CN103841759B - 多层布线板及其制造方法 - Google Patents

多层布线板及其制造方法 Download PDF

Info

Publication number
CN103841759B
CN103841759B CN201310587248.8A CN201310587248A CN103841759B CN 103841759 B CN103841759 B CN 103841759B CN 201310587248 A CN201310587248 A CN 201310587248A CN 103841759 B CN103841759 B CN 103841759B
Authority
CN
China
Prior art keywords
film
resistor
pattern
protecting
protecting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310587248.8A
Other languages
English (en)
Other versions
CN103841759A (zh
Inventor
深见美行
大森利则
三国胜志
今法香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Publication of CN103841759A publication Critical patent/CN103841759A/zh
Application granted granted Critical
Publication of CN103841759B publication Critical patent/CN103841759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

提供了一种多层布线板及其制造方法，能够抑制电阻值的变化。根据本发明的方法是用于制造多层布线板的方法。所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的电阻分布；根据所述电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，其中所述保护膜的图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜。采用本申请提供的方法，能够抑制电阻值的平面内变化。

Description

多层布线板及其制造方法
技术领域
本发明涉及一种多层布线板及其制造方法。
背景技术
探针卡(probe card)用于测试半导体器件等。例如，设置到探针卡上的多个探针与半导体器件的电极(焊盘)接触，从而将来自测试器等的电力供应至半导体器件。
日本未审查专利申请公开号2010-151497公开了一种包括多层布线板的探针卡。在日本未审查专利申请公开号2010-151497中公开的探针卡包括陶瓷基板以及还包括多个供电路径。在该陶瓷基板中，包括加热元件的第一层和包括导电路径的第二层被层叠。
在这样的探针卡中，具有预定电阻值的电阻器可以用于阻抗匹配等。当电阻器形成至用于探针卡的多层布线板时，存在将电阻值的平面内变化减小至小于或等于标准值的电阻值的需求。然而，存在的问题是，电阻值的变化可能无法满足标准值。
发明内容
鉴于上述的问题而提出本发明，并且本发明的一个目的在于提供一种能够抑制电阻值变化的多层布线板及该多层布线板的制造方法。
本发明的一个方案提供一种多层布线板的制造方法，所述多层布线板包括多个布线层和形成在最顶端布线层上的多个电阻器。所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的电阻分布；根据所述电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，其中所述保护膜的所述图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；以及蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜。
在上述的方法中，在形成所述电镀膜的图案的过程中，可以在所述保护膜和所述电阻器薄膜上方形成抗蚀剂图案，以及可以在所述抗蚀剂图案的开口中形成所述电镀膜。
在上述的方法中，位于所述保护膜正下方(immediately under)的所述电阻器薄膜可以具有根据所述电阻器薄膜的片电阻分布的所述图案宽度。
在上述的方法中，所述电阻器宽度调整率可以调整所述电阻器薄膜的图案宽度，以抵消由于所述电阻器薄膜的膜厚分布导致的片电阻值变化。
在上述的方法中，其中所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘可以几乎匹配。
在上述的方法中，在形成所述保护膜的图案的过程中，在电阻器薄膜上形成待成为所述保护膜的光聚合物膜，并且通过直接写入(direct writing)曝光所述光聚合物膜。
本发明的一个方案提供一种多层布线板，包括多个布线层和形成在最顶端布线层上的多个电阻器。所述多层布线板包括：电阻器薄膜的图案；保护膜，布置在所述电阻器薄膜的图案上；以及电镀膜，布置在所述电阻器薄膜上未形成所述保护膜的位置处。位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布的图案宽度。
在上述的多层布线板中，所述电阻器薄膜可以被形成为具有所述图案宽度，以抵消由于所述电阻器薄膜的膜厚分布导致的片电阻值变化。
在上述的多层布线板中，所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘几乎可以匹配。
如上所述，根据本发明，可以提供一种能够抑制电阻值变化的多层布线板的制造方法及探针卡。
本发明的上述和其他目的、特征和优点将从下文给出的详细说明和附图中变得更加容易理解，以下详细说明和附图仅是以示意性方式给出，因此不应被视为限制本发明。
附图说明
图1示出使用探针卡的测试装置的示例；
图2是示意性示出设置在探针卡最顶层上的电阻器的平面图；
图3是示意性示出电阻器的配置的平面图；
图4是示意性示出电阻器的配置的横截面图；
图5是示意性示出电阻器的配置的横截面图；
图6是示出多层布线板的制造工艺的工艺步骤截面图；
图7是示出多层布线板的制造工艺的工艺步骤截面图；
图8是示出多层布线板的制造工艺的工艺步骤截面图；
图9是示出多层布线板的制造工艺的工艺步骤截面图；以及
图10是示出多层布线板的制造工艺的工艺步骤截面图。
具体实施方式
在下文中，将参照附图对本发明的实施例进行说明。以下说明示出了本发明的优选实施例，然而本发明的范围不限于以下实施例。在以下说明中，用相同的附图标记表示的部件实质上表示相同的部件。
图1示出根据本实施例的使用探针卡的测试装置的配置。应当注意，在以下说明中，使用XYZ轴的笛卡尔坐标系(Cartesian coordinate system)。在图1中，上下方向(垂直方向)被称为Z方向，左右方向被称为X方向，而前后方向被称为Y方向。然而，这些方向依据布置有多个触头的探针基板的姿态和探针卡的状态而不同。
因此，探针卡可以在被连附至测试装置的状态下被使用，而不管上下方向实际上可以是垂直方向、上下颠倒、对角方向还是其它方向。
参见图1，以圆板状半导电晶片12作为被测器件，测试装置10测试或检查在晶片12中形成的多个集成电路一次或多次。每个集成电路可具有位于上表面上的多个电极(未示出)，例如焊盘电极。
测试装置10包括：探针卡16、测试头20、卡固持件(card holder)22、卡控制部24、基台控制部26以及测试器控制部28。探针卡16是设置有多个触头14的板状电连接装置。测试头20电连接到探针卡16。晶片12布置在检验基台18上。卡固持件22的外边缘部容纳探针卡16从而支撑探针卡16。
卡控制部24控制卡固持件22相对于检验基台18的高度或倾斜度。基台控制部26控制检验基台18相对于卡固持件22的位置。测试器控制部28控制测试头20以发出和接收至触头14的测试信号(即，待反馈到集成电路进行测试的反馈信号以及例如对于来自集成电路的反馈信号的应答信号之类的电信号)。
如图1所示，每个触头14可以使用曲柄形板状探针。例如，可以使用如日本未审查专利申请公开号2005-201844中所述的触头14。
然而，每个触头14可以是此前公知的，例如由薄金属线(例如钨线)制成的探针、通过使用光刻技术和沉积技术制成的板状探针、具有形成在电绝缘片(例如聚酰亚胺)的一面上的多个布线且一部分布线用作触头的探针等。
探针卡16包括：加强部件34，具有平坦的底面；圆形平板状布线板36，被支撑在加强部件34的底面上；平板状电连接器38，布置在布线板36的底面上；探针基板40，布置在电连接器38的底面上；以及圆盖42，布置在加强部件34上。这些部件(34到42)可以通过多个螺栓被可分离地且牢固地组装。
加强部件34可以由金属材料(例如不锈钢板)制成。例如，如日本未审查专利申请公开号2008-145238中所述，加强部件34可具有内环形部、外环形部、用于使两个环形部结合的多个连接部、从外环形部分径向向外延伸的多个延伸部以及整体延长到内环形部的内部的中心框架部，并且可以被配置为使得这些部件之间的间隙可以用作朝上和朝下的空间开口。
另外，例如，如日本未审查专利申请公开号2008-145238中所述，可以布置环形热变形控制部件，该环形热变形控制部件用于控制位于加强部件34上侧上的加强部件34的热变形，并且可以布置位于热变形控制部件上的盖42。
作为示例，布线板36可以由电绝缘树脂(例如形状类似盘状的含玻璃环氧树脂)制成，具有用于待将测试信号传送到触头14的多个导电路径，即内部布线(未示出)。
在布线板36上侧的环形边缘部中，可以有待连接到测试头20的多个连接器44。每个连接器44可具有电连接到内部布线的多个端子(未示出)。
加强部件34和布线板36可以通过多个螺栓部件(未示出)被同轴地结合，其中，加强部件34的底面和布线板36的上侧彼此接触。
例如，电连接器38可以是如日本未审查专利申请公开号2008-145238中所述的电连接器。电连接器38可以设置有公知的诸如弹簧销(pogo pin)之类的多个连接销(pin)50(每个连接销可具有分别向上和向下延伸的上销部件和下销部件，其中，在上销部件和下销部件之间的电绝缘销固持件中有弹簧)。布线板36的内部布线通过连接销50分别电连接到稍后将进行说明的探针基板40的导电路径。
电连接器38可以通过多个螺栓部件和适合的部件(均未示出)在销固持件处与布线板36的底面结合，使得销固持件的上侧紧靠在布线板36的底面上。
此外，每个连接销50可具有上销部件和下销部件，上销部件和下销部件之间有弹簧。上销部件可以被抵压在延续到布线板36的内部布线下端的端子部(未示出)上，而下销部件可以被抵压在设置于探针基板40上侧上的另一个端子部上。
作为示例，探针基板40可以是用于结合使用的基板，该基板具有位于多层陶瓷基板56的底面上、由电绝缘树脂(例如聚酰亚胺树脂)制成的柔性多层片54，以及悬吊在多层片54的底面上的触头14。
多层片54可具有各种配置，包括：位于内部的多个内部布线(未示出)以及电连接到内部布线的多个探针焊盘(未示出)，并且可以与陶瓷基板56一体形成。陶瓷基板56具有垂直穿透陶瓷基板56的穿透布线。
通过导电接合(例如焊接、激光焊接等)，每个触头14可以被悬吊在探针焊盘上，其中触头14的前端(尖端)向下突出。
卡固持件22可以由电绝缘材料制成，并且可具有环状边缘部22a(例如，向内的凸缘)以及从边缘部22a的下端部向内延伸的向上基台部22b。基台部22b可以是类似环的形状，例如向内的凸缘，并且可以容纳布线板36的外缘部分的下表面。
探针卡16可以通过位于加强部件34的延伸部内的多个螺栓部(未示出)和布线板36的外缘部连附到卡固持件22的基台部22b，使得布线板36的外缘部被基台部22b容纳，并且使得探针卡16位于测试头20的壳体下方。
卡固持件22可以连附到测试装置10的框架或壳体，卡支撑机构(未示出)***其间，其中卡支撑机构改变卡固持件22相对于检验基台18的倾斜度。
由卡控制部24控制的上述卡支撑机构，在测试之前，尤其是在测试一批或一个晶片之前，改变卡固持件22相对于检验基台18的高度或倾斜度，并最终改变探针卡16相对于检验基台18的高度或倾斜度。因此，探针卡16可以位于相对于晶片12的预定高度位置，其中通过触头14的尖端形成的虚设顶面被容纳在吸盘顶部76中。
例如，在日本未审查专利申请公开号2002-14047和2007-183194中对上述卡支撑机构进行了描述。
检验基台18可具有：基台(即吸盘顶部76)，用于以真空方式(vacuum-wise)可释放地吸附晶片12；以及吸盘顶部移动机构78，用于在纵向方向、横向方向和垂直方向上相对于探针卡16三维地移动吸盘顶部76，也用于围绕在垂直方向上延伸的θ轴成角度地旋转。
检验基台18通过基台移动机构(未示出)相对于探针卡16纵向和横向移动。因此，在测试晶片12期间防止了检验基台18纵向和横向移动，但检验基台18可以被基台移动机构纵向和横向移动来针对一批待测晶片进行晶片替换。
此外，检验基台18可以在测试一批晶片12期间每当晶片12的测试完成时被基台移动机构纵向和横向移动来进行待测晶片的替换。然而，在测试一批晶片12期间，可以在无需移动检验基台18的情况下替换待测晶片12。
可以使用用于纵向和横向移动吸盘顶部76的吸盘顶部移动机构78的功能来替代提供这种如上所述的基台移动机构。
在测试晶片12之前，由基台控制部26控制的吸盘顶部移动机构78使检验基台18三维地移动，并使其围绕θ轴成角度地旋转。因此，可以将通过吸盘顶部76接收到的晶片12布置为使得设置在晶片12内的集成电路的电极与触头14的尖端相对。
当替换待测晶片时，在被上述的基台移动机构纵向和横向移动之前，检验基台18可以保持在如下状态：吸盘顶部76被吸盘顶部移动机构78降低到晶片12未与触头14接触的位置。
测试头20可以包括多个电路板，其中完成的集成电路被布设在类似布线板的支撑板和用于容纳这些电路板的框体上，并且可以被布置在探针卡16上方。
在示例中，每个电路板的集成电路通过布线80和连接器44电连接到布线板36的内部布线。因此，在实际测试时被测试器控制部28控制的每个电路板的集成电路通过探针卡16将测试信号传送到晶片12的集成电路上。
这里，电阻器被设置在上述的多层片54上。使用图2对电阻器的配置进行说明。图2是示出设置在多层片54上的电阻器的配置的平面图，其中没有触头14。图2示出的是设置有多层片54的触头14的平面，即位于图1中的底面。
多个电阻器100形成在多层片54的表面上方。电阻器100形成在多层片54(其为多层布线板)的最顶端的布线层上。多个电阻器100的图案形成为散布在多层片54上。设置电阻器100是为了与阻抗匹配。因此，形成了电阻器100的图案以获得电阻器100的期望的电阻值。电阻器100被连接到由电镀膜等制成的布线。例如，电阻器100形成在布线的端部附近。
这里，参照图3对电阻器100的配置进行说明。图3是示意性示出电阻器100的配置的平面图。如图3所示，电阻电极部件100b形成在电阻器100的两侧，其中Y方向为纵向方向。电阻器100被连接到位于多层片54的最顶层上的布线。电阻器100经由电阻电极部件100b连接到布线。电阻电极部件100b可以是探针焊盘。这里，电阻器100的中心坐标应为L(x,y)。
形成了如图2所示的多个电阻器100，使得电阻器100的阻值变化在预定标准值内。例如，对于400Ω的参考电阻值而言，形成多个电阻器100，使得制造公差可以为±20％(320Ω到480Ω)。然而，当电阻器薄膜的电阻值的平面内变化增大时，由此产生的电阻器100的电阻值将不满足期望的标准值。因此，调整了电阻器100的宽度W(参见图3)，以抑制电阻器100的电阻值变化。
在下文中，使用图4和图5对用于抑制电阻值变化的方法进行说明。图4和图5示出电阻器100的横截面结构。如图4所示，电阻器100包括电阻器薄膜103和保护膜104。保护膜104被布置在电阻器薄膜103上方。保护膜104形成为具有几乎与电阻器薄膜103相同的宽度。也就是说，电阻器薄膜103和保护膜104的边缘在相同的位置处对齐。
电阻器薄膜103是具有预定电阻率的导体。例如，可以使用Cr、NiP、NiCr、NiB、Ni、Ta、TaN、Ti、TiO或其合金材料作为电阻器薄膜103。保护膜104是由聚酰亚胺等制成的绝缘树脂膜。
通过溅射方法、蒸镀方法等形成电阻器薄膜103。应当注意，本文不限于溅射方法和蒸镀方法，也可以使用非电解电镀方法、电解电镀方法、纳米糊涂布方法，或者这些方法结合起来的方法。电阻器薄膜103的厚度具有平面内变化。也就是说，电阻器薄膜103的厚度根据多层片54的位置(XY坐标)而不同。例如，在图4中，电阻器薄膜103的膜厚小于图5中的电阻器薄膜103。电阻器薄膜103越薄，电阻值越大。
因此，在该实施例中，厚度小的电阻器薄膜103形成为比厚度大的电阻器薄膜103宽。也就是说，为了获得均匀的电阻分布，电阻器薄膜103的宽度根据多层片54上的位置而变化。根据位于多层片54上的电阻器100的XY坐标来调整电阻器薄膜103的宽度。调整了电阻器薄膜103的图案宽度以抵消由膜厚不同而导致的电阻值的变化。接着，可以使电阻器薄膜103的横截面面积恒定，从而抑制电阻值的平面内变化。
接着，使用图6到图10对根据该实施例的用于形成电阻器100的方法进行说明。图6到图10是示出电阻器100的制造工艺的工艺步骤截面图。
如图6所示，多层片54包括：基材101(其为陶瓷基板56)以及设置在基材101上的多层布线层102。多层内部布线107形成在多层布线层102中。例如，通过在陶瓷基板56上层叠无机金属层和有机绝缘层来形成多层片54。如上所述制备了多层片54。在形成电阻器薄膜103之前，可以在多层片54的表面上执行离子束蚀刻(IBE)工艺。这使得多层片54的表面层粗糙，从而提高了电阻器薄膜103的粘附性。
接着，电阻器薄膜103形成在多层布线层102上，如图6所示。如上所述使用溅射方法等形成电阻器薄膜103。电阻器薄膜103几乎形成在多层片54的整个表面上。接着，测量电阻器薄膜103的片电阻分布。例如，以恒定的间隔测量电阻器薄膜103的片电阻。也就是说，在X或Y方向上移动位置的同时测量片电阻从而测量电阻器薄膜103的片电阻的二维分布。
接着，基于电阻器薄膜103的片电阻分布导出用于获得调整率M的算术表达式。调整率M是用于调整电阻器100的图案宽度的值。例如，用于获得调整率M的表达式可以被定义为如下面表达式(1)。
M＝|X|×B+|Y|×C+R×D+X2×E+Y2×F+A…(1)
这里，X和Y分别为X坐标和Y坐标。特别地，|X|是电阻器100的X坐标的绝对值，而|Y|是电阻器100的Y坐标的绝对值。X2是电阻器100的X坐标的平方，而Y2是电阻器100的Y坐标的平方。R是从原点O到电阻器100的中心的距离。应当注意，如图2所示，电阻器100的XY坐标的原点是如图2所示的电阻器100的中心。
A、B、C、D、E和F是任意系数。使用片电阻值的测量结果来计算系数A到F。例如，可以基于片电阻值的测量数据通过回归分析来计算系数A到F。特别地，使用回归表达式由片电阻值计算系数A到F，其中通过(电阻值)/(总电阻值的平均值)来获得表达式(1)中的M。这里，M是表示电阻器薄膜103的电阻值的值，假设电阻宽度是恒定的。例如，可以使用最小二乘法作为回归分析。将XY坐标和在测量片电阻之后获得的片电阻值数据代入到表达式(1)中，并计算出系数A到F，以具有最小的测量结果误差。
在上述的方式中，在计算出系数A到F之后，将在用于形成电阻器100的位置处的XY坐标代入到表达式(1)中，以计算电阻器宽度的调整率M。因此，可以计算出根据电阻器100的XY坐标的调整率M。用这种方法，可以计算针对每个电阻器100的调整率M。使用调整率M和电阻器参考宽度来计算电阻器宽度。这里，可以通过如下表达式来执行计算：电阻器宽度＝调整率M×电阻器参考宽度。电阻器参考宽度为参考电阻器100的图案宽度。接着，基于电阻器参考宽度来增大或减小电阻器宽度。例如，对于55μm的电阻器参考宽度，当电阻器宽度的调整率M为97％时，电阻器宽度为53.4μm，而当电阻器宽度的调整率M为104％时，电阻器宽度为57.2μm。
计算出所有电阻器100的调整率M，并且针对每个电阻器100获得用于调整电阻器宽度的整个区域分配数据。如上所述，电阻器100的膜越薄，则片电阻值越大。因此，在膜厚小于参考膜厚的电阻器中，电阻值将大于参考电阻值，从而增大了调整率M。因此，电阻器宽度变得大于参考电阻器宽度。同时，在厚度大于参考膜厚的电阻器中，电阻值变得更小，从而降低了调整率M。因此，电阻器宽度将小于参考电阻器宽度。用这种方法，可以减小电阻器100的电阻值的平面内变化。也就是说，调整电阻器薄膜103的宽度，以抵消由膜厚不同导致的电阻值的变化。可以根据电阻器100的片电阻分布来获得用于调整电阻器宽度的整个区域分配数据。整个区域分配数据包括针对所有位置的调整率M。应当注意，通过处理单元(例如个人计算机)来计算系数A到F和调整率M。处理单元可以使用测量结果自动地计算系数A到F和调整率M。
在计算出整个区域分配数据之后，保护膜104的图案形成在电阻器薄膜103上(参见图7)。聚酰亚胺膜被用作保护膜104。例如，整个多层片54涂覆有聚酰亚胺(其为感光性树脂)。例如，涂覆的聚酰亚胺膜在烘箱中被固化，并通过直接写入被曝光。这里，直接写入装置基于整个区域分配数据对保护膜104曝光。当曝光后的保护膜104被显影(develop)时，部分被光照射的保护膜104被熔融。接着，形成如图7所示的保护膜104的图案。
保护膜104形成在形成有电阻器100的位置处。这里，形成在电阻器薄膜103上的多个保护膜104的图案中的每一个均具有根据调整率M的图案宽度。也就是说，形成了具有对应于电阻器薄膜103的图案宽度的保护膜104的图案。保护膜104形成在电阻器薄膜103上且形成在未形成稍后将描述的电镀膜106的位置处。
接着，抗蚀剂图案105形成在电阻器薄膜103和保护膜104上(参见图8)。例如，在通过旋转涂布方式涂覆抗蚀剂(抗蚀剂是光聚合物)之后，将抗蚀剂通过直接写入装置曝光。在抗蚀剂被显影之后，形成了如图8所示的抗蚀剂图案105。在抗蚀剂图案105的开口105a中，电阻器薄膜103被暴露。抗蚀剂图案105形成在未形成布线的位置处。抗蚀剂图案105直接形成在保护膜104和电阻器薄膜103上。在形成电阻器100的位置处，抗蚀剂图案105直接形成在保护膜104上。
接着，使用抗蚀剂图案105作为掩模形成电镀膜106(其为位于最顶层上的布线)(参见图9)。电镀膜106直接形成在电阻器薄膜103上且与电阻器薄膜103导通。电镀膜106在抗蚀剂图案105的开口105a中形成为具有预定厚度。电镀膜106比电阻器薄膜103厚。这里，可以通过例如电解电镀方法和非电解电镀方法形成电镀膜106。应当注意，电镀膜106的图案是使用电阻器薄膜103作为电镀工艺的籽晶层形成在电阻器薄膜103上。接着，电镀膜被布置在电阻器薄膜103上未形成保护膜104和电阻器图案105的位置处。用这种方法，形成了待为成位于最顶层的布线的电镀膜106。此外，电镀层106被连接到内部布线107。
在形成电镀膜106的图案之后，去除抗蚀剂图案105。在去除抗蚀剂图案105之后，去除从保护膜104和抗蚀剂105暴露出的电阻器薄膜103。接着，如图10所示，图案化电阻器薄膜103。在未形成保护膜104或电镀膜106的位置处蚀刻电阻器薄膜103。应当注意，电阻器薄膜103可以通过干蚀刻或湿蚀刻被蚀刻。这里，电阻器薄膜103通过不影响电镀膜106和保护膜104的方法被蚀刻。电阻器薄膜103经由电镀膜106连接到内部布线107。
正如到目前为止所解释的，根据片电阻值的分布来调整保护膜104和电阻器薄膜103的宽度。位于保护膜104正下方的电阻器薄膜103具有根据电阻器薄膜103的片电阻分布的图案宽度。换言之，电阻器宽度调整率M调整了电阻器薄膜，从而抵消了由于电阻器薄膜103的膜厚分布导致的片电阻值变化。这能够抑制电阻值的变化。例如，电阻值可以保持在任意参考电阻值的±20％的标准值内。因此，可以抑制电阻器薄膜103的参考电阻值的偏差。
在该实施例中，根据整个区域分配数据图案化保护膜104。接着，抗蚀剂图案105形成在图案化后的保护膜104上。使用抗蚀剂图案105作为掩模形成电镀膜106。使用电镀膜106和保护膜104作为掩模图案化电阻器薄膜103。那么，保护膜104或电镀膜106形成在电阻器薄膜103上。这防止了电阻器薄膜103被暴露到空气中，从而防止了电阻器薄膜103随时间推移而劣化。
在形成保护膜104的图案之后，连续地形成抗蚀剂图案105。接着，通过简单的配置可以形成电阻器薄膜103和电镀膜106。在该过程中，电阻器薄膜103具有几乎与保护膜104相同的宽度。也就是说，保护膜104和位于保护膜104正下方的电阻器薄膜103的图案边缘几乎匹配。此外，电阻器薄膜103位于电镀膜106和保护膜104下方。换言之，电镀膜106和保护膜104布置在电阻器薄膜103上而不会跑出电阻器薄膜103的边缘。
应当注意，用于计算调整率M的表达式不限于表达式(1)。还应当注意，虽然上述的说明中提及用于探针卡16的多层布线板，然而上述的电阻器100也可以形成在用于除探针卡之外的多层布线板上方。
根据如此描述的本发明，显而易见的是，本发明的实施例可以以许多方式被改变。这些改变不应被视为偏离了本发明的精神和范围，并且所有这些对于本领域技术人员而言显而易见的改型都旨在被包括在如下权利要求的范围内。

Claims (6)

1.一种多层布线板的制造方法，所述多层布线板包括多个布线层和形成在最顶端布线层上的多个电阻器，所述方法包括：
形成电阻器薄膜；
测量所述电阻器薄膜的片电阻分布；
根据所述片电阻分布计算所述多个电阻器的电阻器宽度调整率；
在所述电阻器薄膜上方形成保护膜的图案，所述保护膜的图案具有根据所述电阻器宽度调整率的图案宽度；
在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；以及
蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜；
其中位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布而进行调整的图案宽度；
其中所述电阻器宽度调整率调整所述电阻器薄膜的图案宽度，以抵消由于所述电阻器薄膜的膜厚分布不同导致的片电阻值变化。
2.根据权利要求1所述的方法，其中在形成所述电镀膜的图案的过程中，
在所述保护膜和所述电阻器薄膜上方形成抗蚀剂图案，以及
在所述抗蚀剂图案的开口中形成所述电镀膜。
3.根据权利要求1所述的方法，其中所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘匹配。
4.根据权利要求1所述的方法，其中在形成所述保护膜的图案的过程中，在所述电阻器薄膜上形成待成为所述保护膜的光聚合物膜，并且通过直接写入曝光所述光聚合物膜。
5.一种多层布线板，包括多个布线层和形成在最顶端布线层上的多个电阻器，所述多层布线板包括：
电阻器薄膜的图案；
保护膜，布置在所述电阻器薄膜的图案上；以及
电镀膜，布置在所述电阻器薄膜上未形成所述保护膜的位置处，
其中位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布而进行调整的图案宽度；
其中所述电阻器薄膜被形成为具有所述图案宽度，以抵消由于所述电阻器薄膜的膜厚分布不同导致的片电阻值变化。
6.根据权利要求5所述的多层布线板，其中所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘匹配。
CN201310587248.8A 2012-11-20 2013-11-20 多层布线板及其制造方法 Active CN103841759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012254337A JP6110113B2 (ja) 2012-11-20 2012-11-20 多層配線基板、及びその製造方法
JP2012-254337 2012-11-20

Publications (2)

Publication Number Publication Date
CN103841759A CN103841759A (zh) 2014-06-04
CN103841759B true CN103841759B (zh) 2017-03-01

Family

ID=50726845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310587248.8A Active CN103841759B (zh) 2012-11-20 2013-11-20 多层布线板及其制造方法

Country Status (5)

Country Link
US (1) US9095071B2 (zh)
JP (1) JP6110113B2 (zh)
KR (1) KR101529397B1 (zh)
CN (1) CN103841759B (zh)
TW (1) TWI580329B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672982B (zh) 2016-03-22 2019-09-21 慧榮科技股份有限公司 印刷電路板組裝物
TWI626695B (zh) * 2016-07-06 2018-06-11 欣興電子股份有限公司 封裝基板製作方法
CN107743341A (zh) * 2017-09-28 2018-02-27 衢州顺络电路板有限公司 提高内埋电阻信赖性的印制线路板及其制造方法
JP2019212837A (ja) * 2018-06-07 2019-12-12 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
CN114277409B (zh) * 2021-11-24 2023-08-15 泉州市三安集成电路有限公司 一种半导体器件的电镀方法
CN114836904B (zh) * 2022-04-26 2023-11-03 大连华阳新材料科技股份有限公司 自动调整成网两边均匀性***及其调整方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691874A (zh) * 2004-04-30 2005-11-02 诠脑电子（深圳）有限公司 印刷电路板的嵌入式薄膜电阻制造方法
CN101528002A (zh) * 2007-09-19 2009-09-09 日本梅克特隆株式会社 内装电阻元件的印刷线路板的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2473789A1 (fr) * 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
JPH05343280A (ja) * 1992-06-10 1993-12-24 Nec Corp 半導体集積回路の製造方法
JPH06124810A (ja) * 1992-10-09 1994-05-06 Hitachi Ltd 薄膜抵抗体とその製法
JPH0729711A (ja) * 1993-07-09 1995-01-31 Sanken Electric Co Ltd 抵抗の形成方法
US6513227B2 (en) * 2001-01-10 2003-02-04 International Business Machines Corporation Method for measuring fine structure dimensions during manufacturing of magnetic transducers
JP2004193154A (ja) * 2002-12-06 2004-07-08 Alps Electric Co Ltd 薄膜抵抗素子及びその製造方法
TWI266568B (en) * 2004-03-08 2006-11-11 Brain Power Co Method for manufacturing embedded thin film resistor on printed circuit board
JP2007180096A (ja) * 2005-12-27 2007-07-12 Citizen Fine Tech Co Ltd 薄膜抵抗素子の製造方法
JP5012191B2 (ja) * 2007-05-14 2012-08-29 株式会社日本マイクロニクス 多層配線板およびその製造方法並びにプローブ装置
US8240027B2 (en) * 2008-01-16 2012-08-14 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates having film resistors as part thereof
JP5199859B2 (ja) 2008-12-24 2013-05-15 株式会社日本マイクロニクス プローブカード
TW201103384A (en) * 2009-07-03 2011-01-16 Tripod Technology Corp Method of fabricating circuit board with etched thin film resistors
TWI381170B (zh) * 2009-09-17 2013-01-01 Cyntec Co Ltd 電流感測用電阻裝置與製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691874A (zh) * 2004-04-30 2005-11-02 诠脑电子（深圳）有限公司 印刷电路板的嵌入式薄膜电阻制造方法
CN101528002A (zh) * 2007-09-19 2009-09-09 日本梅克特隆株式会社 内装电阻元件的印刷线路板的制造方法

Also Published As

Publication number Publication date
KR20140064657A (ko) 2014-05-28
US9095071B2 (en) 2015-07-28
JP6110113B2 (ja) 2017-04-05
TW201436689A (zh) 2014-09-16
TWI580329B (zh) 2017-04-21
CN103841759A (zh) 2014-06-04
JP2014103255A (ja) 2014-06-05
KR101529397B1 (ko) 2015-06-16
US20140138139A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN103841759B (zh) 多层布线板及其制造方法
CN101673694B (zh) 半导体测试探针卡空间变换器的制造方法
JPH0451535A (ja) 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置
US10201077B2 (en) Suspension board assembly sheet having circuits, method of manufacturing the same and method of inspecting the same
JPH02181946A (ja) ウエハ試験用探触板
JP5012191B2 (ja) 多層配線板およびその製造方法並びにプローブ装置
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
US20140118017A1 (en) Multilayer wiring base plate and probe card using the same
TW201346269A (zh) 用於探針卡之空間變換器及其製造方法
CN108459181A (zh) 集成电路之测试探针卡
US20150181695A1 (en) Suspension board assembly sheet with circuits and manufacturing method of the same
JP4905507B2 (ja) プローブカード
US8435045B2 (en) Electrical connecting apparatus and method for manufacturing the same
KR20080013792A (ko) 전기신호접속용 좌표 변환 장치
TW201929629A (zh) 多晶粒測試介面模組及其製造方法
JP7101457B2 (ja) 電気的接続装置
JP3000557B1 (ja) プロ―ブカ―ド
US20120212858A1 (en) Flexure and head suspension with flexure
KR20140034041A (ko) 전기적 필름 구조체의 제조방법
US20240044942A1 (en) Probe card
TWI413777B (zh) Multi - power circuit board and its application probe card
JP2024506793A (ja) プローブカードを製作するための方法
JP2010025629A (ja) プローブカード
JP2009047566A (ja) 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant