CN103839677B - 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元 - Google Patents

多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元 Download PDF

Info

Publication number
CN103839677B
CN103839677B CN201310058253.XA CN201310058253A CN103839677B CN 103839677 B CN103839677 B CN 103839677B CN 201310058253 A CN201310058253 A CN 201310058253A CN 103839677 B CN103839677 B CN 103839677B
Authority
CN
China
Prior art keywords
electrode
thickness
caldding layer
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310058253.XA
Other languages
English (en)
Other versions
CN103839677A (zh
Inventor
安永圭
金兑弈
朴珉哲
李炳华
朴祥秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103839677A publication Critical patent/CN103839677A/zh
Application granted granted Critical
Publication of CN103839677B publication Critical patent/CN103839677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷本体，该陶瓷本体具有层压于所述陶瓷本体中的多个电介质层；工作层，该工作层包括多个内电极，各个所述电介质层***所述内电极之间；上覆盖层；下覆盖层；外电极；以及多个假电极；其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值（B+C）/A满足1.063≤（B+C）/A≤1.745。

Description

多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结 构以及用于该多层陶瓷电容器的封装单元
相关申请的交叉引用
本申请要求于2012年11月20日在韩国知识产权局申请的韩国专利申请No.10-2012-0131644的优先权，在此通过引用将上述申请公开的内容并入本申请中。
技术领域
本发明涉及一种多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元。
背景技术
多层陶瓷电容器是一种片式层压电子元件，是安装在各种电子产品(例如包括液晶显示器(LCDs)和等离子显示面板(PDPs)的影像设备、计算机、掌上电脑(PDAs)、移动电话等)的印刷电路板上并实现充电和放电的芯片型电容器。
多层陶瓷电容器(MLCC)由于具有体积小、电容大且易于安装的优点，故可以用作为各种电子产品的元件。
多层陶瓷电容器可以具有多个电介质层和与该电介质层极性相反且安装在该电介质层之间的多个内电极彼此交替层压的结构。
由于电介质层可以具有压电性能和电致伸缩性能，在交流或直流电压施加在多层陶瓷电容器上时，在内电极之间可能会产生压电效应，从而产生振动。
这种振动可以通过多层陶瓷电容器的外电极转移至安装该多层电容器的印刷电路板上，并且整个印刷电路板可以形成为产生作为噪声的振动声的声反射表面。
所述振动声可以在20Hz至20000Hz的音频范围内，并且这种使人产生不适感觉的振动声被称作是噪声。
为了降低噪声，已经进行了关于形成在多层陶瓷电容器中的内电极相对于印刷电路板的安装方向的研究。
更具体地，与将多层陶瓷电容器在印刷电路板上安装为使得内电极相对于印刷电路板水平设置的情况相比，当多层陶瓷电容器在印刷电路板上安装为使得内电极相对于印刷电路板垂直定向时，可以进一步降低噪声。
然而，即使将多层陶瓷电容器在印刷电路板上安装为使得内电极相对于印刷电路板水平设置，仍可以测量到噪音并且噪音仍处于一定的水平。因此，需要一种能够降低噪音的方法。
发明内容
本发明的一方面提供了一种能够降低当多层陶瓷电容器安装在印刷电路板上时由于由多层陶瓷电容器中的压电现象引起的振动而产生的噪声。
根据本发明的一个方面，提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷本体，该陶瓷本体具有层压于该陶瓷本体中的多个电介质层；工作层，该工作层包括多个第一内电极和第二内电极，各个所述电介质层***所述第一内电极和所述第二内电极之间以形成电容，所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露；上覆盖层，该上覆盖层形成在所述工作层的上方；下覆盖层，该下覆盖层形成在所述工作层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；第一外电极和第二外电极，所述第一外电极和所述第二外电极覆盖所述陶瓷本体的两个端表面；以及多个第一假电极和第二假电极，在所述工作层中，所述第一假电极和第二假电极分别从所述第一外电极和所述第二外电极沿长度方向向内延伸从而分别与第一内电极和第二内电极相对；其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值(B+C)/A满足1.063≤(B+C)/A≤1.745。
此处，所述上覆盖层的厚度(D)相对于所述下覆盖层的厚度(B)的比值D/B可以满足0.021≤D/B≤0.425。
此处，所述下覆盖层的厚度(B)相对于所述陶瓷本体的总厚度的1/2(A)的比值B/A可以满足0.365≤B/A≤1.523。
此处，所述工作层的总厚度的1/2(C)相对于所述下覆盖层的厚度(B)的比值C/B可以满足0.146≤C/B≤2.176。
所述下覆盖层可以包括假图案，该假图案包括第一假图案和第二假图案，该第一假图案和第二假图案分别从所述第一外电极和所述第二外电极沿长度方向向内延伸以彼此相对。
所述第一假图案和所述第二假图案可以形成为具有相等的长度。
此处，当所述假图案的总厚度定义为E时，所述假图案的总厚度(E)相对于所述下覆盖层的厚度(B)的比值E/B可以满足0.3≤E/B≤1。
此处，由于当施加电压时所述工作层的中心部中产生的变形率与所述下覆盖层中产生的变形率之间的差异，分别形成在所述陶瓷本体的各个端表面上的拐点可以形成为高度等于或者低于所述陶瓷本体的沿厚度方向的中心部的高度。
根据本发明的另一个方面，提供了一种具有多层陶瓷电容器的电路板的安装结构，该安装结构包括：印刷电路板，该印刷电路板上形成有第一电极垫和第二电极垫；以及多层陶瓷电容器，该多层陶瓷电容器安装在所述印刷电路板上，所述多层陶瓷电容器包括：陶瓷本体，该陶瓷本体具有层压于该陶瓷本体中的多个电介质层；工作层，该工作层包括多个第一内电极和第二内电极，各个所述电介质层***所述第一内电极和所述第二内电极之间以形成电容，所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露；上覆盖层，该上覆盖层形成在所述工作层的上方；下覆盖层，该下覆盖层形成在所述工作层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的两个端表面上、与所述第一内电极和所述第二内电极的暴露的部分电连接并且通过焊料与所述第一电极垫和所述第二电极垫连接；以及多个第一假电极和第二假电极，在所述工作层中，所述第一假电极和第二假电极分别从所述第一外电极和所述第二外电极沿长度方向向内延伸从而分别与第一内电极和第二内电极相对；其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值(B+C)/A满足1.063≤(B+C)/A≤1.745。
所述下覆盖层可以包括假图案，所述假图案包括第一假图案和第二假图案，该第一假图案和第二假图案分别从所述第一外电极和所述第二外电极沿长度方向向内延伸以彼此相对。
此处，由于当施加电压时所述工作层的中心部中产生的变形率与所述下覆盖层中产生的变形率之间的差异，分别形成在所述陶瓷本体的各个端表面上的拐点可以形成为高度等于或者低于所述焊料的高度。
根据本发明的另一个方面，提供了一种用于多层陶瓷电容器的封装单元，该封装单元包括：一个或者多个多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷本体，该陶瓷本体具有层压于其中的多个电介质层；工作层，该工作层包括多个第一内电极和第二内电极，各个所述电介质层***所述第一内电极和所述第二内电极之间，并且所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露；上覆盖层，该上覆盖层形成在所述工作层的上方；下覆盖层，该下覆盖层形成在所述工作层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的两个端表面上并且与所述第一内电极和所述第二内电极的暴露的部分电连接；以及多个第一假电极和第二假电极，在所述工作层中，所述第一假电极和第二假电极分别从所述第一外电极和所述第二外电极沿长度方向向内延伸从而分别与第一内电极和第二内电极相对；其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值(B+C)/A满足1.063≤(B+C)/A≤1.745；以及封装片，该封装片包括多个容纳部，所述多层陶瓷电容器分别容纳于所述容纳部中，每个所述多层陶瓷电容器的所述下覆盖层朝向所述容纳部的底表面。
所述封装单元还可以包括封装膜，该封装膜连接至所述封装片的一个表面从而密封分别容纳有所述多层陶瓷电容器的所述容纳部。
所述封装片可以卷绕成卷。
附图说明
本发明的上述和其它方面、特征和优点将在下面结合附图的详细描述中更加清楚地得到理解，其中：
图1是根据本发明实施方式的多层陶瓷电容器的立体示意图，其中多层陶瓷电容器被局部剖开；
图2是图1中的多层陶瓷电容器的沿长度方向截取的截面图；
图3是图1中的多层陶瓷电容器的沿长度方向截取的显示该多层陶瓷电容器中的元件的尺寸关系的截面示意图；
图4是根据本发明的另一种实施方式的多层陶瓷电容器的沿长度方向截取的截面示意图；
图5是显示图1中的多层陶瓷电容器安装在印刷电路板上的状态的立体图；
图6是图5中的多层陶瓷电容器和印刷电路板的沿长度方向截取的截面图；
图7是显示图5中的安装在印刷电路板上的多层陶瓷电容器因被施加电压而发生变形的状态的截面示意图；
图8是显示根据本发明的实施方式的多层陶瓷电容器安装到封装单元内的状态的立体示意图；
图9是显示图8中的封装单元卷绕成卷形的状态的截面示意图。
具体实施方式
以下，将参考附图对本发明的实施方式进行详细描述。但是，本发明可以通过多种不同的形式实现，并且不应该被理解为局限于此处所述的具体实施方式。相反，提供这些具体实施方式的目的在于使得这些公开更加彻底和完整，并将本发明的范围完全传达给本领域的技术人员。在附图中，出于清楚的目的，部件的形状和尺寸可以放大，并且在全部附图中相同的附图标记用于表示相同或相似的部件。
当为了使本发明的实施方式清楚明了，对六面体的方向定义时，附图中标示的L、W和T分别代表长度方向、宽度方向和厚度方向。这里，所述厚度方向可以与层压电介质层的层压方向具有相同的概念。
此外，在这些实施方式中，第一外电极和第二外电极沿陶瓷本体的长度方向所形成在的表面被定义为左端表面和右端表面，垂直穿过所述左表面和所述右表面的表面被定义为左侧表面和右侧表面。
多层陶瓷电容器
参见图1和图2，根据本发明的实施方式的多层陶瓷电容器100可以包括陶瓷本体110、工作层115、上覆盖层112和下覆盖层113以及第一外电极131和第二外电极132，工作层115具有多个第一内电极121和多个第二内电极122，上覆盖层112和下覆盖层113分别形成在工作层115的上方和下方，第一外电极131和第二外电极132覆盖陶瓷本体110的两个端表面形成。
多个第一假电极(dummy electrode)123和第二假电极124可以形成在工作层115中，以使得第一假电极123和第二假电极124分别从第一外电极131和第二外电极132沿长度方向向内延伸从而分别与第一内电极121和第二内电极122相对。
陶瓷本体110可以由多个电介质层111层压并烧制形成。陶瓷本体110的电介质层111的形状、尺寸和数量不受本实施方式中举出的实施例的限制。
组成陶瓷本体110的多个电介质层111处于烧结状态，相邻的电介质层111之间的边界可以彼此形成为一体，从而使得在不使用扫描电子显微镜(SEM)时不易将电介质层111彼此区分开。
陶瓷本体110可以包括有助于电容形成的工作层115以及作为上边缘部和下边缘部分别形成在工作层115的上方和下方的上覆盖层112和下覆盖层113。
工作层115可以通过反复层压多个第一内电极121和第二内电极122并将每个电介质层111***到第一内电极和第二内电极之间而形成。
此处，电介质层111的厚度可以根据多层陶瓷电容器100的电容的设计而视情况改变，烧制后各电介质层111的厚度可以是0.01μm至1.00μm，但是本发明不限于此。
此外，电介质层111可以含有具有高介电常数的陶瓷粉末，例如，钛酸钡(BaTiO3)基粉末和钛酸锶(SrTiO3)基粉末等，但本发明不限于此。
除了是否包括内电极外，上覆盖层112和下覆盖层113可以与电介质层111具有相同材质和构造。
上覆盖层112和下覆盖层113可以分别通过在工作层115的上表面和下表面上沿向上的方向和向下的方向层压单个的电介质层或者层压两个或更多个电介质层而形成。上覆盖层112和下覆盖层113可以主要用于防止第一内电极121和第二内电极122由于物理的或化学的压力而损坏。
此外，与上覆盖层112相比，下覆盖层113可以具有更多数量的层叠的电介质层并且因此比上覆盖层112更厚。
第一内电极121和第二内电极122是一对极性相反的电极，并且可以通过在每个电介质层111上印刷预定厚度的含有导电金属的导电浆料而形成，并且第一内电极121和第二内电极122通过陶瓷本体110的两个端表面沿电介质层111的层压方向交替地暴露。第一内电极121和第二内电极122可以通过设置在它们之间的电介质层111彼此电绝缘。
第一内电极121和第二内电极122可以凭借其通过陶瓷本体110的两个端表面交替地暴露的部分而与第一外电极131和第二外电极132电连接。
因此，当电压施加于第一外电极131和第二外电极132时，电荷储存在彼此相对的第一内电极121和第二内电极122之间。此处，多层陶瓷电容器100的电容与第一内电极121和第二内电极122的重叠区域的面积成比例。
每个第一内电极121和第二内电极122的厚度可以由它们的用途决定，例如，鉴于陶瓷本体110的尺寸，第一内电极121和第二内电极122可以确定为在0.2μm至1.0μm的范围内。然而，本发明不限于此。
此外，包含在用于形成第一内电极121和第二内电极122的导电浆料中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或者是它们的合金，但是本发明不限于此。
并且，导电浆料可以通过丝网印刷法、凹版印刷法等印刷，但本发明不仅限于此。
在工作层115中，第一假电极123与第一内电极121位于一个平面，第二假电极124与第二内电极122位于另一个平面。与第一内电极121和第二内电极122的形成方式相同，第一假电极123和第二假电极124可以通过在电介质层111上印刷含有导电金属的导电浆料直至具有预定的厚度而形成。此处，第一假电极123和第二假电极124可以通过电介质层111的第一内电极121和第二内电极122暴露所凭借的一个侧表面和电介质层111的另一个侧表面交替地暴露。
因此，第一内电极121和第一假电极123之间的间隙以及第二内电极122和第二假电极124之间的间隙可以沿其层压方向抵消。
当电场施加于多层陶瓷电容器的沿长度方向的边缘部时，由于泊松作用，第一外电极131和第二外电极132的沿长度方向的端部收缩，相反地，第一假电极123和第二假电极124膨胀。因此，所述膨胀可以通过第一外电极131和第二外电极132的收缩而抵消，并且因此在第一外电极131和第二外电极132的端部中产生的振动可以减弱，从而进一步地降低噪声。
第一外电极131和第二外电极132可以由含有导电金属的导电浆料形成。所述导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者是它们的合金，但是本发明并不限于此。
下面，将描述根据本实施方式的多层陶瓷电容器100中包含的元件的尺寸与噪声之间的关系。
参见图3，陶瓷本体110的总厚度的1/2定义为A，下覆盖层113的厚度定义为B，工作层115的总厚度的1/2定义为C，上覆盖层112的厚度定义为D。
此处，陶瓷本体110的总厚度表示从陶瓷本体110的顶表面ST到底表面SB的距离。工作层115的总厚度表示从位于工作层115的最上部的第一内电极121的上表面到位于工作层115的最下部的第二内电极122的下表面的距离。
另外，下覆盖层113的厚度(B)表示位于工作层115的沿厚度方向的最下部的第二内电极122的下表面与陶瓷本体110的底表面SB之间的距离，上覆盖层112的厚度(D)表示位于工作层115的沿厚度方向的最上部的第一内电极121的上表面与陶瓷本体110的顶表面ST之间的距离。
当极性相反的电压施加于形成在多层陶瓷电容器100的两个端表面上的第一外电极131和第二外电极132上时，由于电介质层111的逆压电效应，陶瓷本体110可以沿其厚度方向膨胀或收缩，并且与陶瓷本体110的膨胀和收缩相反，由于泊松效应，第一外电极131和第二外电极132的两个端部可以膨胀和收缩。
此处，从第一外电极131和第二外电极132的沿长度方向的两个端部，工作层115的中心部最大地膨胀和收缩，从而造成噪声。
换言之，在本实施方式中，由于施加电压而导致的工作层115的中心部CLA中产生的变形率和下覆盖层113中产生的变形率之间的差异，为了降低噪声，形成在陶瓷本体110的两个端表面上的拐点(PI)可以形成为高度等于或者低于陶瓷本体110的沿厚度方向的中心部CLC的高度。
此处，为了进一步地降低噪声，工作层115的中心部CLA和陶瓷本体110的中心部CLC之间的偏差比值(B+C)/A可以满足1.063≤(B+C)/A≤1.745。
另外，上覆盖层112的厚度(D)相对于下覆盖层113的厚度(B)的比值D/B可以满足0.021≤D/B≤0.425。
并且，下覆盖层113的厚度(B)相对于陶瓷本体110的厚度的1/2(A)的比值B/A可以满足0.365≤B/A≤1.523。
此外，工作层115的厚度的1/2(C)相对于下覆盖层113的厚度(B)的比值C/B可以满足0.146≤C/B≤2.176。
多层陶瓷电容器的变型
图4显示了根据本发明的另一种实施方式的多层陶瓷电容器。
参见图4，本实施方式的多层陶瓷电容器还可以包括沿其厚度方向位于下覆盖层113中的多个假图案(dummy pattern)125。
假图案125可以包括分别从第一外电极131和第二外电极132沿长度方向向内延伸从而沿厚度方向以预定间隔彼此相对的第一假图案125a和第二假图案125b。
此处，各个第一假图案125a和第二假图案125b可以具有相等的长度，并且在下覆盖层113的中心形成沿厚度方向的间隙。
当假图案125进一步形成在下覆盖层113上时，可以有效地防止多层陶瓷电容器100中产生的振动传递到印刷电路板，从而进一步降低噪声。
实验例
根据本发明的实施例和对比例的各个多层陶瓷电容器通过如下步骤制成。
将包括例如钛酸钡(BaTiO3)等粉末的浆料涂抹在载体膜上，然后干燥以制备多个厚度为1.8μm的陶瓷基片。
接着，通过使用网筛在陶瓷基片上涂敷用于镍内电极的导电浆料，以形成内电极。
将大约三百七十(370)个陶瓷基片层压，将比其上形成有内电极的陶瓷基片数量更多的其上不具有内电极的陶瓷基片层压在其上形成有内电极的陶瓷基片的下方。将上述层压体在85℃下以1000kgf/cm2的压力条件均衡地施压。
然后，将受压后的陶瓷层压体切割成单独的基片，并通过将切割的基片保持在230℃的空气气氛中60个小时来进行去粘合(debinding)处理。
之后，将合成的基片在1200℃下在低于Ni/NiO平衡氧分压以使得内电极下不会氧化的氧分压为10-11atm至10-10atm的还原气氛的条件下进行烧结。
此处，烧结后的多层陶瓷电容器的基片尺寸大约为2.03mm×1.26mm(L×W，2012尺寸)。此处，制造公差在长×宽上小于±0.1mm的范围，且在实验中测量满足制造公差的基片的噪声。
表1
上面的表1显示的多层陶瓷电容器100的各个部分的尺寸数据是基于使用扫描电子显微镜(SEM)扫描在多层陶瓷电容器100中在陶瓷本体110沿宽度(W)方向的中心沿长度方向(L)和厚度方向(T)截取的陶瓷本体110的截面(如图3所示)而获得的图像进行测量得到的。
此处，如上所述，陶瓷本体110的总厚度的1/2定义为A，下覆盖层113的厚度定义为B，工作层115的总厚度的1/2定义为C，上覆盖层112的厚度定义为D。
此外，在下覆盖层113中设置有假图案125的另一种实施方式中，假图案125的总厚度定义为E。
为了测量噪声，将作为用于测量噪声的单个基材的单个样本(多层陶瓷电容器)安装在印刷电路板上，并且样本的上下方向彼此区分开，然后将印刷电路板安装在测量夹具上。
另外，通过使用直流供电电源和信号发生器将直流电压和电压波动(voltagevariation)施加在安装在测量夹具上的样品的两端。
并且，噪声通过直接安装在印刷电路板正上方的扩音器来测量。
在上面的表1中，样品1-1至1-3为具有对称的覆盖结构的对比例，所述对称的覆盖结构是指下覆盖层113的厚度(B)与上覆盖层112的厚度(D)基本相等。样品1-4至1-14为具有上覆盖层112的厚度(D)大于下覆盖层113的厚度(B)的结构的对比例。
另外，样本1-15为具有下覆盖层113的厚度(B)大于上覆盖层112的厚度(D)的厚度但是比值D/B为0.552(偏离本实施方式中的上限0.425)的结构的对比例。此外，样本1-35至1-37是具有下覆盖层113的厚度(B)大于上覆盖层112的厚度(D)的厚度但是比值D/B小于0.021的结构的对比例。
此外，样本1-38和样本1-39是包括在多层陶瓷电容器中的元件之间的尺寸关系满足根据本发明的实施方式的数值范围但是工作层115中未形成有假电极123和124的对比例。
此外，样本1-16至1-34是根据本发明的实施方式的工作层115中形成有假电极123和124并且包括在本发明的多层陶瓷电容器中的元件的所有尺寸关系满足数值范围的本发明的实施例。
样本2-1至2-6是根据本发明的另一种实施方式的具有工作层115中形成有假电极123和124并且下覆盖层113中形成有假电极125的多层陶瓷电容器。在上述样本中，样本2-1和2-2是假图案125的总厚度相对于下覆盖层113的厚度的比值偏离本实施方式的数值范围的下限0.4的对比例。样本2-2至2-6假图案125的总厚度相对于下覆盖层113的厚度的比值满足本实施方式的数值范围的本发明的实施例。
此处，如果比值(B+C)/A大约为1，意味着工作层115的中心部不是很大程度地偏离陶瓷本体110的中心部。
能够看出，在具有下覆盖层113的厚度(B)与上覆盖层112的厚度(D)基本相等的对称的覆盖结构的样本1-1至1-3中，其比值(B+C)/A大约为1，并且噪声较高，噪声为30dB或者更高。
此处，如果比值(B+C)/A大于1，意味着工作层115的中心部向上偏离于陶瓷本体110的中心部，而如果比值(B+C)/A小于1，意味着工作层115的中心部向下偏离于陶瓷本体110的中心部。参见上面的表1，可以确认，在作为本发明的实施例的样本1-16至1-34中，工作层115的中心部和陶瓷本体110的中心部之间偏离的比值(B+C)/A满足1.063≤(B+C)/A≤1.745，噪声大大降低至30dB以下。
此外，在工作层115的中心部与陶瓷本体110的中心部之间偏离的比值(B+C)/A小于1.063的样本1-1至1-15中，具有工作层115的中心部几乎不偏离陶瓷本体110的中心部或者工作层115的中心部向下偏离陶瓷本体110的中心部的结构。
此处，能够看出，在(B+C)/A比值小于1.063的样本1-1至1-15中，噪声为30dB或者更高，并且因此与作为根据本发明的实施例的样本1-16至1-34相比，几乎没有降低噪声的效果。
另外，在工作层115的中心部与陶瓷本体110的中心部之间偏离的比值(B+C)/A大于1.745的样本1-35至1-37中，噪声稳定为30dB或者更低，但是电容相对于目标电容较低，造成电容缺陷。
在上面的表1中，如果在样本1-35至1-37中在“电容实现率”(即电容相对于目标电容的比率)一栏中标有“NG”，这意味着电容缺陷，即当目标电容为100％时，电容相对于目标电容的比值小于80％。
而且，能够看出该结果适于上覆盖层112的厚度与下覆盖层113的厚度之间的比值。
换言之，能够看出，在上覆盖层112的厚度(D)相对于下覆盖层113的厚度(B)的比值D/B满足0.021≤D/B≤0.425的实施例中，噪声显著地降低。
反之，能够看出，在上覆盖层112的厚度(D)相对于下覆盖层113的厚度(B)的比值D/B大于0.425的作为对比例的样本1-1至1-15中，降低噪声的效果很弱。
如果上覆盖层112的厚度(D)相对于下覆盖层113的厚度(B)的比值D/B小于0.021，上覆盖层112的厚度(D)远大于下覆盖层113的厚度(B)，以至于会发生开裂或者分层，并且电容相对于目标电容较低，造成电容缺陷。
可以看出，在下覆盖层113的厚度(B)相对于陶瓷本体110的总厚度的1/2(A)的比值B/A以及工作层115的总厚度的1/2(C)相对于下覆盖层113的厚度(B)的比值C/B分别满足0.365≤B/A≤1.523和0.146≤C/B≤2.176的作为实施例的样本1-20至1-34中，噪声低于28.5dB，与样本1-16至1-19中的相比进一步降低。
反之，在下覆盖层113的厚度(B)相对于陶瓷本体110的总厚度的1/2(A)的比值B/A大于1.523或者工作层115的总厚度的1/2(C)相对于下覆盖层113的厚度(B)的比值C/B小于0.146的样本1-35至1-37中，电容相对于目标电容较小，造成电容缺陷。
而且，能够看出，在根据本发明的另一种实施方式的第一假电极123和第二假电极124形成在工作层115中并且假图案125形成在下覆盖层113中的样本2-1至2-6中，噪声值为30dB，相对于前述的对比例(样本1-1至1-15)降低。
具体地，可以看出，在假图案125的总厚度(E)相对于下覆盖层113的厚度(B)的比值是0.3或者更大的样本2-3至2-6中，噪声值小于25dB，相对于样本2-1和2-2进一步降低。
因此，可以看出，当假图案125形成在下覆盖层113中并且假图案125的总厚度(E)相对于下覆盖层113的厚度(B)的比值是0.3或者更大时，噪声可以更有效地改善。
具有多层陶瓷电容器的电路板的安装结构
参见图5和图6，根据本实施方式的用于多层陶瓷电容器的安装板200可以包括印刷电路板210以及第一电极垫221和第二电极垫222，多层陶瓷电容器100水平地安装在印刷电路板210上，第一电极垫221和第二电极垫222彼此间隔地设置在印刷电路板210的上表面上。
此处，多层陶瓷电容器100可以通过焊料230与印刷电路板210电连接且下覆盖层113位于下方，并且第一外电极131和第二外电极132分别置于第一电极垫221和第二电极垫222上并且分别与第一电极垫221和第二电极垫222接触。
当多层陶瓷电容器以如上所述的方式安装在印刷电路板210上时，施加电压时可以产生噪声。
此处，第一电极垫221和第二电极垫222的尺寸可以作为确定连接多层陶瓷电容100的第一外电极131和第二外电极132与第一电极垫221和第二电极垫222的焊料230的量的指标，并且噪声水平可以根据焊料230的量控制。
参见图7，当多层陶瓷电容器100安装在印刷电路板210上并且极性相反的电压施加在形成在多层陶瓷电容器100的两个端部的第一外电极131和第二外电极132时，由于电介质层111的逆压电效应，陶瓷本体110沿其厚度方向膨胀或收缩，并且与陶瓷本体110沿厚度方向的膨胀和收缩相反，由于泊松效应，第一外电极131和第二外电极132的两端膨胀和收缩。
此处，工作层115的中心部显著地从第一外电极131和第二外电极132的沿长度方向的两端部膨胀和收缩，从而导致噪声。
当多层陶瓷电容器100的沿长度方向的两个端表面显著膨胀时，由于膨胀，产生允许将焊料230的上部推出至外部的力(①)，并且由于力(①)产生允许将焊料230的下部推至外电极的收缩力(②)。
因此，当由于工作层115的中心部CLA中产生的变形率与下覆盖层113中产生的变形率之间的差异而形成在陶瓷本体110的各个端表面上的拐点形成为高度等于或者低于焊料23的高度时，在施加电压的过程中噪声可以进一步地降低。
此外，当在多层陶瓷电容器的沿长度方向的边缘部施加电场时，与第一外电极131和第二外电极132沿长度方向的端部由于泊松效应产生的收缩相反，第一假电极123和第二假电极124膨胀。因此，上述膨胀通过第一外电极131和第二外电极132的收缩抵消，并且因此在第一外电极131和第二外电极132的端部中产生的振动减少，并且使得噪声进一步降低。
用于多层陶瓷电容器的封装单元
参见图8，根据本实施方式的用于多层陶瓷电容器的封装单元300可以包括具有多个容纳部311的封装片310，且该多个容纳部311分别形成为与多层陶瓷电容器100相对应以用于容纳多层陶瓷电容器100。
此处，各个多层陶瓷电容器100通过电子产品排列设备420保持以使得第一内电极121和第二内电极122水平地排列，并且可以通过使用转移设备410转移至封装片310。
这样转移的多层陶瓷电容器100可以容纳于容纳部311中以使得多层陶瓷电容器100的下覆盖层113朝向容纳部311的底表面311a。
另外，封装膜320可以连接至封装片310的一个表面从而密封分别容纳多层陶瓷电容器100的容纳部311。
而且，参见图9，形成的封装片310可以连续地卷绕成卷。
如上所述，根据本发明的实施方式，假电极形成在工作层中以使得多层陶瓷电容器中产生的振动能够通过假电极沿长度方向的膨胀而得到抑制，并且因此显著地降低印刷电路板中产生的噪声。
虽然结合实施方式展示并描述了本发明，但是在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，对本发明作出修改和变化对本领域技术人员来说是明显的。

Claims (14)

1.一种多层陶瓷电容器，该多层陶瓷电容器包括：
陶瓷本体，该陶瓷本体具有层压于该陶瓷本体中的多个电介质层；
工作层，该工作层包括多个第一内电极和第二内电极，各个所述电介质层***所述第一内电极和所述第二内电极之间以形成电容，所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露；
上覆盖层，该上覆盖层形成在所述工作层的上方；
下覆盖层，该下覆盖层形成在所述工作层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；
第一外电极和第二外电极，所述第一外电极和所述第二外电极覆盖所述陶瓷本体的两个端表面；以及
多个第一假电极和第二假电极，在所述工作层中，所述第一假电极和第二假电极分别从所述第一外电极和所述第二外电极沿长度方向向内延伸从而分别与所述第一内电极和所述第二内电极相对；
其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值（B+C）/A满足1.063≤（B+C）/A≤1.745。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述上覆盖层的厚度（D）相对于所述下覆盖层的厚度（B）的比值D/B满足0.021≤D/B≤0.425。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述下覆盖层的厚度（B）相对于所述陶瓷本体的总厚度的1/2（A）的比值B/A满足0.365≤B/A≤1.523。
4.根据权利要求1所述的多层陶瓷电容器，其中，所述工作层的总厚度的1/2（C）相对于所述下覆盖层的厚度（B）的比值C/B满足0.146≤C/B≤2.176。
5.根据权利要求1所述的多层陶瓷电容器，其中，所述下覆盖层包括假图案，该假图案包括第一假图案和第二假图案，该第一假图案和第二假图案分别从所述第一外电极和所述第二外电极沿长度方向向内延伸以彼此相对。
6.根据权利要求5所述的多层陶瓷电容器，其中，所述第一假图案和所述第二假图案形成为具有相等的长度。
7.根据权利要求5所述的多层陶瓷电容器，其中，当所述假图案的总厚度定义为E时，所述假图案的总厚度（E）相对于所述下覆盖层的厚度（B）的比值E/B满足0.3≤E/B≤1。
8.根据权利要求1所述的多层陶瓷电容器，其中，由于当施加电压时所述工作层的中心部中产生的变形率与所述下覆盖层中产生的变形率之间的差异，分别形成在所述陶瓷本体的各个端表面上的拐点形成为高度等于或者低于所述陶瓷本体的沿厚度方向的中心部的高度。
9.一种具有多层陶瓷电容器的电路板的安装结构，该安装结构包括：
印刷电路板，该印刷电路板上形成有第一电极垫和第二电极垫；以及
多层陶瓷电容器，该多层陶瓷电容器安装在所述印刷电路板上，
所述多层陶瓷电容器包括：陶瓷本体，该陶瓷本体具有层压于该陶瓷本体中的多个电介质层；工作层，该工作层包括多个第一内电极和第二内电极，各个所述电介质层***所述第一内电极和所述第二内电极之间以形成电容，所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露；上覆盖层，该上覆盖层形成在所述工作层的上方；下覆盖层，该下覆盖层形成在所述工作层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的两个端表面上、与所述第一内电极和所述第二内电极的暴露的部分电连接并且通过焊料与所述第一电极垫和所述第二电极垫连接；以及多个第一假电极和第二假电极，在所述工作层中，所述第一假电极和第二假电极分别从所述第一外电极和所述第二外电极沿长度方向向内延伸从而分别与所述第一内电极和所述第二内电极相对；
其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值（B+C）/A满足1.063≤（B+C）/A≤1.745。
10.根据权利要求9所述的安装结构，其中，所述下覆盖层包括假图案，该假图案包括第一假图案和第二假图案，该第一假图案和第二假图案分别从所述第一外电极和所述第二外电极沿长度方向向内延伸以彼此相对。
11.根据权利要求9所述的安装结构，其中，由于当施加电压时所述工作层的中心部中产生的变形率与所述下覆盖层中产生的变形率之间的差异，分别形成在所述陶瓷本体的各个端表面上的拐点形成为高度等于或者低于所述焊料的高度。
12.一种用于多层陶瓷电容器的封装单元，该封装单元包括：
一个或者多个多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷本体，该陶瓷本体具有层压于该陶瓷本体中的多个电介质层；工作层，该工作层包括多个第一内电极和第二内电极，各个所述电介质层***所述第一内电极和所述第二内电极之间，并且所述第一内电极和所述第二内电极通过所述陶瓷本体的两个端表面交替地暴露；上覆盖层，该上覆盖层形成在所述工作层的上方；下覆盖层，该下覆盖层形成在所述工作层的下方，并且该下覆盖层的厚度大于所述上覆盖层的厚度；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的两个端表面上并且与所述第一内电极和所述第二内电极的暴露的部分电连接；以及多个第一假电极和第二假电极，在所述工作层中，所述第一假电极和第二假电极分别从所述第一外电极和所述第二外电极沿长度方向向内延伸从而分别与所述第一内电极和所述第二内电极相对；其中，当所述陶瓷本体的总厚度的1/2定义为A，所述下覆盖层的厚度定义为B，所述工作层的总厚度的1/2定义为C，所述上覆盖层的厚度定义为D时，所述工作层的中心部与所述陶瓷本体的中心部之间偏离的比值（B+C）/A满足1.063≤（B+C）/A≤1.745；以及
封装片，该封装片具有多个容纳部，所述多层陶瓷电容器分别容纳于所述容纳部中，每个所述多层陶瓷电容器的所述下覆盖层朝向所述容纳部的底表面。
13.根据权利要求12所述的封装单元，其中，该封装单元还包括封装膜，该封装膜连接至所述封装片的一个表面从而密封分别容纳有所述多层陶瓷电容器的所述容纳部。
14.根据权利要求12所述的封装单元，其中，所述封装片卷绕成卷。
CN201310058253.XA 2012-11-20 2013-02-25 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元 Active CN103839677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120131644A KR101444540B1 (ko) 2012-11-20 2012-11-20 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR10-2012-0131644 2012-11-20

Publications (2)

Publication Number Publication Date
CN103839677A CN103839677A (zh) 2014-06-04
CN103839677B true CN103839677B (zh) 2016-12-28

Family

ID=50726842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310058253.XA Active CN103839677B (zh) 2012-11-20 2013-02-25 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元

Country Status (5)

Country Link
US (1) US9099249B2 (zh)
JP (3) JP2014103371A (zh)
KR (1) KR101444540B1 (zh)
CN (1) CN103839677B (zh)
TW (1) TWI488199B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101630051B1 (ko) * 2014-07-29 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6361570B2 (ja) * 2015-05-11 2018-07-25 株式会社村田製作所 積層セラミックコンデンサの姿勢判別方法、積層セラミックコンデンサの姿勢判別装置、および積層セラミックコンデンサ連の製造方法
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP6705567B2 (ja) 2017-11-30 2020-06-03 株式会社村田製作所 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
KR102427928B1 (ko) * 2017-12-15 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2019161212A (ja) * 2018-03-09 2019-09-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102500116B1 (ko) * 2018-04-19 2023-02-15 삼성전기주식회사 복합 전자부품
CN108831765B (zh) * 2018-07-18 2023-12-12 常州华威电子有限公司 一种铝电解电容器组立装配机
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
KR102586071B1 (ko) * 2018-10-31 2023-10-05 삼성전기주식회사 전자 부품
DE112020000543T5 (de) * 2019-01-28 2021-10-07 Avx Corporation Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistungsfähigkeit
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102682733B1 (ko) * 2021-12-16 2024-07-08 주식회사 아모텍 세라믹 커패시터
KR20230100941A (ko) 2021-12-29 2023-07-06 주식회사 아모텍 세라믹 커패시터
WO2024075691A1 (ja) * 2022-10-05 2024-04-11 太陽誘電株式会社 積層セラミック電子部品、包装体及び回路基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183913A (ja) * 1985-02-08 1986-08-16 株式会社村田製作所 積層コンデンサ
JPH01281717A (ja) * 1988-05-09 1989-11-13 Murata Mfg Co Ltd Ｃｒ複合部品
JP2874380B2 (ja) * 1991-03-28 1999-03-24 三菱マテリアル株式会社 チップ型積層セラミックコンデンサ
JPH0547591A (ja) * 1991-08-09 1993-02-26 Murata Mfg Co Ltd 積層セラミツク電子部品の製造方法
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH07329915A (ja) * 1994-06-10 1995-12-19 Rohm Co Ltd 電子部品の連続式テーピング装置
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2000243657A (ja) * 1999-02-18 2000-09-08 Nec Corp 積層チップコンデンサ
JP2000243647A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
US6587327B1 (en) * 2002-05-17 2003-07-01 Daniel Devoe Integrated broadband ceramic capacitor array
JP4501437B2 (ja) * 2004-01-27 2010-07-14 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
CN101401177B (zh) * 2006-01-13 2011-03-30 株式会社村田制作所 层叠电容器
JP4302118B2 (ja) 2006-04-17 2009-07-22 株式会社東芝 不揮発性半導体記憶装置
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5998724B2 (ja) * 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2014103371A (ja) 2014-06-05
TWI488199B (zh) 2015-06-11
TW201421501A (zh) 2014-06-01
CN103839677A (zh) 2014-06-04
US20140138136A1 (en) 2014-05-22
JP6259061B2 (ja) 2018-01-10
JP2018085517A (ja) 2018-05-31
KR20140064373A (ko) 2014-05-28
JP6673573B2 (ja) 2020-03-25
KR101444540B1 (ko) 2014-09-24
US9099249B2 (en) 2015-08-04
JP2017076813A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
CN103839677B (zh) 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元
CN103811178B (zh) 多层陶瓷电容器、电路板的安装结构以及封装单元
CN103787001B (zh) 封装单元
CN103854850B (zh) 多层陶瓷电容器和用于安装该电容器的板件
CN103811171B (zh) 多层陶瓷电容器、电路板的安装结构以及封装单元
US10242804B2 (en) Multilayer ceramic capacitor and mounting board therefor
CN103915254B (zh) 多层陶瓷电容器和用于该多层陶瓷电容器的安装板
CN103887068B (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的板
CN103871740B (zh) 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板
US20140290998A1 (en) Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor
US9288906B2 (en) Mounting circuit board of multilayer ceramic capacitor
CN103854858B (zh) 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板
CN103871737B (zh) 多层陶瓷电容器和用于安装该多层陶瓷电容器的板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant