CN103811411A - 通孔的制作方法 - Google Patents

通孔的制作方法 Download PDF

Info

Publication number
CN103811411A
CN103811411A CN201210453955.3A CN201210453955A CN103811411A CN 103811411 A CN103811411 A CN 103811411A CN 201210453955 A CN201210453955 A CN 201210453955A CN 103811411 A CN103811411 A CN 103811411A
Authority
CN
China
Prior art keywords
layer
hole
manufacture method
tungsten
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210453955.3A
Other languages
English (en)
Other versions
CN103811411B (zh
Inventor
刘善善
费强
李晓远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210453955.3A priority Critical patent/CN103811411B/zh
Publication of CN103811411A publication Critical patent/CN103811411A/zh
Application granted granted Critical
Publication of CN103811411B publication Critical patent/CN103811411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种通孔的制作方法，包括如下步骤：步骤1.深通孔刻蚀；步骤2.第一层阻挡层的形成；具体的为包括Ti层和TiN层，其中Ti层采用金属物理溅射成膜方式形成，在Ti层的形成过程中，在衬底上施加一个变化的偏压，所述偏压由大到小逐步降压直至Ti层完成；步骤3.退火处理；步骤4.通孔钨填充；步骤5.钨和第一层阻挡层刻蚀；步骤6.第二层阻挡层的形成。本发明能减少在溅射过程中高速钛金属离子对钛层损伤，增加金属钛层和衬底的结合强度，达到提高阻挡层与衬底的粘结性。

Description

通孔的制作方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种通孔的制作方法。
背景技术
20世纪60年代以来，随着半导体工业的迅速崛起，溅射技术获得广泛应用，这种技术在集成电路生产工艺中，用于沉积集成电路中晶体管的金属电极层。Ti/TiN复合膜由于具有优质的电学和力学性能，经常作为半导体工艺中的阻挡层使用。
如图1所示，通过正交试验得出，随着衬底负偏压的增加基膜的结合力明显增加，这是因为随着负偏压的增大，增加了沉积离子的能量和数量，使基体表面轰击作用加强，提高伪扩散层的形成和宽化，在高偏压下，随着膜厚的增加基膜结合力有下降的趋势，主要原因就是负偏压越高，等离子获得的能量就越高，从而对衬底表面产生更深的伪扩散层，增加膜结合力和硬度，但是高能量离子在轰击薄膜表面时，会把能量传递给衬底，造成衬底温度升高，造成衬底退火，从而影响衬底硬度下降，导致膜层硬度下降；同时由于轰击离子能量较高，在轰击薄膜表面时会将成膜Ti层造成缺陷，从而降低Ti层与衬底的结合力。
发明内容
本发明所要解决的技术问题是提供一种通孔的制作方法，能减少高速钛金属离子对钛层损伤，增加金属钛层和衬底的结合强度，达到提高阻挡层与衬底的粘结性。
为解决上述技术问题，本发明提供的一种通孔的制作方法，包括如下步骤：
步骤1、深通孔刻蚀；
步骤2、第一层阻挡层的形成；具体的为包括Ti层和TiN层，其中Ti层采用金属物理溅射成膜方式形成，在Ti层的形成过程中，在衬底上施加一个变化的偏压，所述偏压由大到小逐步降压直至Ti层完成；
步骤3、退火处理；
步骤4、通孔钨填充；
步骤5、钨和第一层阻挡层刻蚀；
步骤6、第二层阻挡层的形成。
进一步的，步骤2中所述的偏压，其最大偏压值为100-500V，持续时间为5-60S，最小偏压值为40-100V，持续时间为5-60S。
进一步的，步骤2中所述的偏压为直流、交流或者脉冲电压中的一种或几种。
进一步的，步骤2中所述的降压，其降压方式为电阻降压或程序降压。
进一步的，步骤2中所述TiN层采用金属有机化学气相沉积工艺形成，沉积温度为200-600℃，压力为1-10托；所述金属物理溅射成膜方式，溅射温度为100-500℃，压力在1-10托。
进一步的，步骤2中所述Ti层的厚度为500-1000nm；所述TiN层的厚度为10-200nm。
进一步的，步骤3中所述退火处理，具体为采用快速热处理工艺，热处理温度为500-800℃，压力为500-1000托，处理时间为10-60S。
进一步的，步骤4中所述通孔钨填充，具体为采用金属有机化学气相沉积工艺进行钨填充，沉积温度200-500℃，压力为20-200托。
进一步的，步骤5中所述钨和第一层阻挡层刻蚀，具体为采用化学机械研磨工艺除去层间介质膜表面钨及其层间介质膜表面第一层阻挡层即停止刻蚀。
进一步的，步骤6中所述第二层阻挡层的形成，具体为包括Ti层及TiN层，其中所述Ti层采用金属物理溅射成膜工艺形成，所述Ti层厚度为10-200nm，溅射温度为100-500℃，压力在1-10托；其中所述TiN层的厚度为10-200nm，采用金属有机化学气相沉积工艺，沉积温度为200-600℃，压力为1-10托。
本发明通孔的制作方法通过对衬底偏压的改造，减少在溅射过程中高速钛金属离子对钛层损伤，增加金属钛层和衬底的结合强度，达到提高阻挡层与衬底的粘结性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是公知的Ti层与衬底结合力正交实验数据图；
图2是本发明通孔的制作方法流程示意图；
图3a-3f是本发明通孔的制作方法每一个步骤后的结构示意图；
图4是利用本发明通孔的制作方法制作的通孔Ti层与衬底结合力正交实验数据图；
图5a-5c是公知的方法与本发明方法制作的通孔Ti层与衬底结合效果图。
主要附图标记说明：
衬底31                          层间介质膜32
Ti层33                           TiN层34
钨35                            Ti层36
TiN层37
具体实施方式
为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
本发明提供一种通孔的制作方法，其具体的流程如图2、图3a-3f所示，包括如下步骤：
步骤1、深通孔刻蚀，该步骤按本领域常规工艺，首先在衬底31上沉积层间介质膜32，然后采用刻蚀工艺刻蚀部分层间介质膜32和衬底31形成深通孔，如图3a所示。
步骤2、第一层阻挡层的形成；具体的为采用Ti层33加TiN层34形成，其中Ti层33的厚度为500-1000mm，采用金属物理溅射成膜方式形成，溅射温度为100-500℃，压力在1-10托(torr)，在Ti层33的形成过程中，在衬底31上施加一个变化的偏压，偏压由大到小逐步降压直至Ti层33工艺完成，其中最大偏压值为100-500V，持续时间为5-60S，最小偏压值为40-100V，持续时间为5-60S，所述偏压可以为直流、交流或者脉冲电压中的一种或几种，其降压方法包括但不限于电阻降压及程序降压等手段，如图3b所示；其中TiN层34的厚度为10-200nm，采用金属有机化学气相沉积工艺，沉积温度为200-600℃，压力为1-10托(torr)，如图3c所示。
步骤3、退火处理；具体为采用快速热处理工艺，热处理温度为500-800℃，压力为500-1000托(torr)，处理时间为10-60S。
步骤4、通孔钨填充；具体为采用金属有机化学气相沉积工艺进行钨35填充，沉积温度200-500℃，压力为20-200托(torr)，如图3d所示。
步骤5、钨和第一层阻挡层刻蚀；具体为采用化学机械研磨工艺除去层间介质膜32表面钨及层间介质膜32表面第一层阻挡层即停止刻蚀，如图3e所示。
步骤6、第二层阻挡层的形成，具体为采用Ti层36加TiN层37形成，其中Ti层36采用金属物理溅射成膜工艺形成，Ti层36厚度为10-200nm，溅射温度为100-500℃，压力在1-10torr；其中TiN层37的厚度为10-200nm，采用金属有机化学气相沉积工艺，沉积温度为200-600℃，压力为1-10torr，如图3f。
如图4所示，为利用本发明通孔的制作方法制作的通孔Ti层与衬底结合力正交实验数据图；其中，实验1为对衬底施加偏压300v维持10s，然后减小为100v维持20s；实验2为对衬底施加偏压400v维持10s，然后减小为100v维持20s；可以看出其中Ti层与衬底的结合力相对于图1中的数据有了较大的增加，达到了提高第一层阻挡层与衬底的粘结性的目的。此处所述的Ti层为第一层阻挡层中的Ti层。
如图5a-5c所示，分别表示对衬底施加低偏压、高偏压时Ti层与衬底的结合示意图及本发明Ti层与衬底的结合示意图。对比图5a-5c可以看出，利用本发明方法形成的通孔，其Ti层与衬底的结合效果较好。此处所述的Ti层为第一层阻挡层中的Ti层。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种通孔的制作方法，其特征在于，包括如下步骤：
步骤1、深通孔刻蚀；
步骤2、第一层阻挡层的形成；具体的为包括Ti层和TiN层，其中Ti层采用金属物理溅射成膜方式形成，在Ti层的形成过程中，在衬底上施加一个变化的偏压，所述偏压由大到小逐步降压直至Ti层完成；
步骤3、退火处理；
步骤4、通孔钨填充；
步骤5、钨和第一层阻挡层刻蚀；
步骤6、第二层阻挡层的形成。
2.如权利要求1所述的通孔的制作方法，其特征在于，步骤2中所述的偏压，其最大偏压值为100-500V，持续时间为5-60S，最小偏压值为40-100V，持续时间为5-60S。
3.如权利要求1所述的通孔的制作方法，其特征在于，步骤2中所述的偏压为直流、交流或者脉冲电压中的一种或几种。
4.如权利要求1所述的通孔的制作方法，其特征在于，步骤2中所述的降压，其降压方式为电阻降压或程序降压。
5.如权利要求1所述的通孔的制作方法，其特征在于，步骤2中所述TiN层采用金属有机化学气相沉积工艺形成，沉积温度为200-600℃，压力为1-10托；所述金属物理溅射成膜方式，溅射温度为100-500℃，压力在1-10托。
6.如权利要求1所述的通孔的制作方法，其特征在于，步骤2中所述Ti层的厚度为500-1000nm；所述TiN层的厚度为10-200nm。
7.如权利要去1所述的通孔的制作方法，其特征在于，步骤3中所述退火处理，具体为采用快速热处理工艺，热处理温度为500-800℃，压力为500-1000托，处理时间为10-60S。
8.如权利要去1所述的通孔的制作方法，其特征在于，步骤4中所述通孔钨填充，具体为采用金属有机化学气相沉积工艺进行钨填充，沉积温度200-500℃，压力为20-200托。
9.如权利要去1所述的通孔的制作方法，其特征在于，步骤5中所述钨和第一层阻挡层刻蚀，具体为采用化学机械研磨工艺除去层间介质膜表面钨及其层间介质膜表面第一层阻挡层即停止刻蚀。
10.如权利要去1所述的通孔的制作方法，其特征在于，步骤6中所述第二层阻挡层的形成，具体为包括Ti层及TiN层，其中所述Ti层采用金属物理溅射成膜工艺形成，所述Ti层厚度为10-200nm，溅射温度为100-500℃，压力在1-10托；其中所述TiN层的厚度为10-200nm，采用金属有机化学气相沉积工艺，沉积温度为200-600℃，压力为1-10托。
CN201210453955.3A 2012-11-13 2012-11-13 通孔的制作方法 Active CN103811411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210453955.3A CN103811411B (zh) 2012-11-13 2012-11-13 通孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210453955.3A CN103811411B (zh) 2012-11-13 2012-11-13 通孔的制作方法

Publications (2)

Publication Number Publication Date
CN103811411A true CN103811411A (zh) 2014-05-21
CN103811411B CN103811411B (zh) 2016-08-17

Family

ID=50707995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210453955.3A Active CN103811411B (zh) 2012-11-13 2012-11-13 通孔的制作方法

Country Status (1)

Country Link
CN (1) CN103811411B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481926A (zh) * 2017-08-31 2017-12-15 长江存储科技有限责任公司 一种金属钨的填充方法
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
CN110144556A (zh) * 2019-04-12 2019-08-20 北京北方华创微电子装备有限公司 一种沟槽中溅射薄膜层填充方法和器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09209138A (ja) * 1996-01-30 1997-08-12 Nec Kansai Ltd スパッタリング方法
CN1184335A (zh) * 1996-11-28 1998-06-10 现代电子产业株式会社 半导体器件和用于形成半导体器件的互连线的方法
CN1351369A (zh) * 2000-10-26 2002-05-29 松下电器产业株式会社 半导体装置及其制造方法
CN101123207A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 凹槽的填充方法及其结构
CN102412186A (zh) * 2011-03-08 2012-04-11 上海华虹Nec电子有限公司 一种大尺寸通孔的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09209138A (ja) * 1996-01-30 1997-08-12 Nec Kansai Ltd スパッタリング方法
CN1184335A (zh) * 1996-11-28 1998-06-10 现代电子产业株式会社 半导体器件和用于形成半导体器件的互连线的方法
CN1351369A (zh) * 2000-10-26 2002-05-29 松下电器产业株式会社 半导体装置及其制造方法
CN101123207A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 凹槽的填充方法及其结构
CN102412186A (zh) * 2011-03-08 2012-04-11 上海华虹Nec电子有限公司 一种大尺寸通孔的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481926A (zh) * 2017-08-31 2017-12-15 长江存储科技有限责任公司 一种金属钨的填充方法
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
CN110144556A (zh) * 2019-04-12 2019-08-20 北京北方华创微电子装备有限公司 一种沟槽中溅射薄膜层填充方法和器件
CN110144556B (zh) * 2019-04-12 2020-08-21 北京北方华创微电子装备有限公司 一种沟槽中溅射薄膜层填充方法和器件

Also Published As

Publication number Publication date
CN103811411B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
JP5956153B2 (ja) タッチスクリーン及びその製造方法
WO2009134840A3 (en) Selective cobalt deposition on copper surfaces
Min et al. Atomic layer etching of Al2O3 using BCl3/Ar for the interface passivation layer of III–V MOS devices
WO2012050770A3 (en) Method of mitigating substrate damage during deposition processes
WO2010025696A3 (de) Verfahren zur herstellung eines organischen strahlungsemittierenden bauelements und organisches strahlungsemittierendes bauelement
WO2017158551A3 (en) High efficiency large area perovskite solar cells and process for producing the same
WO2012174260A3 (en) Pinhole-free dielectric thin film fabrication
CN103231570B (zh) 一种薄膜层及其制作方法、显示用基板、液晶显示器
CN103811411A (zh) 通孔的制作方法
WO2011092017A8 (de) Verfahren zur herstellung eines beschichteten gegenstands mit texturätzen
EP3796365A3 (de) Vorrichtung und verfahren zum bonden von substraten
JP2013038404A5 (zh)
WO2017062355A3 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
JP2013538295A5 (zh)
WO2017100393A3 (en) Photovoltaic devices and method of manufacturing
CN107910371A (zh) 一种改善GaN HEMT表面电子束直写电荷积累的方法
WO2010102089A3 (en) Methods for depositing layers having reduced interfacial contamination
WO2015069894A3 (en) Method for depositing metal layers on germanium-containing films using metal chloride precursors
CN100585800C (zh) 粘结的晶片的制造方法
WO2011133417A3 (en) Coated graphite article and reactive ion etch manufacturing and refurbishment of graphite article
GB2501872A8 (en) Coated structured surfaces
CN103993287A (zh) 一种金电极的制备方法
TW201714318A (en) Solar cell structure and method for manufacturing the same
Kim et al. Damage-free and atomically precise surface preparation of SrTiO3
WO2014126633A3 (en) Spallation-resistant thermal barrier coating

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant