CN103810044A - 用于控制多核处理器的门控端的***和多核处理器 - Google Patents

用于控制多核处理器的门控端的***和多核处理器 Download PDF

Info

Publication number
CN103810044A
CN103810044A CN201210445948.9A CN201210445948A CN103810044A CN 103810044 A CN103810044 A CN 103810044A CN 201210445948 A CN201210445948 A CN 201210445948A CN 103810044 A CN103810044 A CN 103810044A
Authority
CN
China
Prior art keywords
square wave
processing engine
control square
status information
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210445948.9A
Other languages
English (en)
Inventor
徐爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Priority to CN201210445948.9A priority Critical patent/CN103810044A/zh
Priority to US13/747,023 priority patent/US10038430B2/en
Priority to DE102013018385.5A priority patent/DE102013018385B4/de
Priority to TW102140104A priority patent/TWI626588B/zh
Publication of CN103810044A publication Critical patent/CN103810044A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microcomputers (AREA)
  • Control Of Eletrric Generators (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

本发明公开了一种用于控制多核处理器的门控端的***和一种多核处理器。该***包括：脉冲调制发生器，其用于生成控制方波；以及移相器，其用于对所述控制方波进行移相以生成具有不同相位的控制方波，并用于将所述具有不同相位的控制方波分别输入至所述多核处理器中的多个处理引擎的每一个的门控端。该多核处理器包括：多个处理引擎，其中每个处理引擎包括门控端；以及，用于控制所述门控端的***。上述用于控制多核处理器的门控端的***，使得当多核处理器上负载变化时，在不同处理引擎上负载变化可以不是同时发生。相应地，对于多核处理器，在一个工作周期内的某时间段的负载处理被均匀到一个工作周期内更长的时间段内完成。从而减小负载变化所引起的电流和电压噪声以及温度上升。

Description

用于控制多核处理器的门控端的***和多核处理器
技术领域
本发明总体涉及多核处理器，并且，更具体地涉及多核处理器和图形处理单元（GPU）中的门控端的控制技术。
背景技术
随着计算机技术的发展，用户在使用计算机过程中通常会涉及到多任务环境，其中游戏等多媒体任务对处理器的性能要求越来越高。传统的单核通用处理器由于存在性能以及制造工艺等方面的瓶颈，无法满足日益增长的新业务的计算性能要求。多核处理器在处理能力上相对单核处理器具有明显优势。多核处理器技术引入“横向扩展”方法，将应用划分为多线程提交给多核处理器中的很多个处理引擎来并行执行，从而为性能问题提供了新的解决方案。GPU是典型的多核处理器，例如Nvidia的GPU构架中具有上千个并行处理引擎（CUDA Core）。
在多核处理器运行期间，随着处理任务的不同其上加载的负载会随着变化。由于多核处理器包括上亿个晶体管，因此负载的变化将导致多核处理器中显著的电流瞬态。通常GPU电流瞬态频率可能在1KHz~16KHz的范围内，随后其导致DC-DC电源稳压器输出电感器在对应频率上抖动。这样的抖动将由印刷电路板（PCB）放大并转换成听觉噪声。另外，负载突变时可能会导致多核处理器芯片温度每秒上升6℃。由于这种温度的急剧上升，多核处理器的芯片封装可能会因为材料的不同温度膨胀而破裂。此外，上述产生的电流瞬态还会导致多核处理器中的电压噪声。为了解决上述问题，目前通常采用的技术是降低多核处理器的时钟频率来降低负载变化的幅度，从而减小相应的影响。但降低多核处理器的时钟频率的同时也降低了其处理性能。
因此，本技术领域所需要的是，当多核处理器上的负载发生变化时，可以在保持其处理性能的同时减小负载变化幅度的技术，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决上述问题，本发明公开了一种用于控制多核处理器的门控端的***，包括：脉冲调制发生器，其用于生成控制方波；以及移相器，其用于对所述控制方波进行移相以生成具有不同相位的控制方波，并用于将所述具有不同相位的控制方波分别输入至所述多核处理器中的多个处理引擎的每一个的门控端。
可选地，所述具有不同相位的控制方波具有彼此不同的相位。
优选地，所述具有不同相位的控制方波的所述相位成等差序列。
在本发明一个优选实施例中，所述***还包括：状态监测器，其用于监测所述多核处理器的状态并根据所监测的状态生成状态信息；其中，所述控制方波根据所述状态信息生成。
在本发明一个优选实施例中，所述状态监测器包括温度监测器，其用于监测所述多核处理器的温度并根据所监测的温度生成所述状态信息；并且所述脉冲调制发生器进一步用于根据所述状态信息计算温度增长率；其中，当所述温度增长率高于阈值时，所述控制方波的占空比减小；当所述温度增长率等于或低于所述阈值时，所述控制方波的所述占空比增大。
在本发明一个优选实施例中，所述状态监测器包括负载监测器，其用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成所述状态信息；其中，所述控制方波的占空比根据所述状态信息调整，以用于使所述多核处理器的利用率保持在期望值。
在本发明一个优选实施例中，所述状态监测器包括温度监测器和负载监测器；其中所述温度监测器用于监测所述多核处理器的温度并根据所监测的温度生成第一状态信息；所述负载监测器用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成第二状态信息；并且所述脉冲调制发生器进一步用于根据所述第一状态信息计算温度增长率；其中，当所述温度增长率等于或者低于阈值时，所述控制方波的占空比根据所述第二状态信息调整，以用于使所述多核处理器的利用率保持在期望值；当所述温度增长率高于所述阈值时，所述控制方波的占空比减小。
优选地，所述负载监测器进一步包括：活动处理引擎计数器，其用于监测所述多个处理引擎中的至少两个处理引擎的利用率并根据所述至少两个处理引擎的所述利用率计算所述多核处理器的综合利用率；利用率控制器，其用于根据所述综合利用率生成所述第二状态信息。
在本发明一个优选实施例中，所述多个处理引擎划分为多个分组，所述具有不同相位的控制方波的每一个用于分别输入至相应分组内的处理引擎的门控端。
优选地，所述分组为8个；并且所述移相器进一步用于对所述控制方波进行移相以生成8个相位成公差为45°的等差序列的控制方波，并用于将所述8个相位成公差为45°的等差序列的控制方波的每一个输入至相应分组内的处理引擎的门控端。
根据本发明另一个方面，提供一种多核处理器，包括：
多个处理引擎，其中每个处理引擎包括门控端；
用于控制所述门控端的***，其进一步包括：
脉冲调制发生器，其用于生成控制方波；以及
移相器，其用于对所述控制方波进行移相以生成具有不同相位的控制方波，并将所述具有不同相位的控制方波分别输入至所述每个处理引擎的所述门控端。
可选地，所述具有不同相位的控制方波具有彼此不同的相位。
优选地，所述具有不同相位的控制方波的所述相位成等差序列。
在本发明一个优选实施例中，所述用于控制所述门控端的***还包括：状态监测器，其用于监测所述多核处理器的状态并根据所监测的状态生成状态信息；其中，所述控制方波根据所述状态信息生成。
在本发明一个优选实施例中，所述状态监测器包括温度监测器，其用于监测所述多核处理器的温度并根据所监测的温度生成所述状态信息；并且所述脉冲调制发生器进一步用于根据所述状态信息计算温度增长率；其中，当所述温度增长率高于阈值时，所述控制方波的占空比减小；当所述温度增长率等于或低于所述阈值时，所述控制方波的所述占空比增大。
在本发明一个优选实施例中，所述状态监测器包括负载监测器，其用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成所述状态信息；其中，所述控制方波的占空比根据所述状态信息调整，以使所述多核处理器的利用率保持在期望值。
在本发明一个优选实施例中，所述状态监测器包括温度监测器和负载监测器；其中所述温度监测器用于监测所述多核处理器的温度并根据所监测的温度生成第一状态信息；所述负载监测器用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成第二状态信息；并且所述脉冲调制发生器进一步用于根据所述第一状态信息计算温度增长率；其中，当所述温度增长率等于或者低于阈值时，所述控制方波的占空比根据所述第二状态信息调整，以使所述多核处理器的利用率保持在期望值；当所述温度增长率高于所述阈值时，所述控制方波的占空比减小。
优选地，所述负载监测器进一步包括：活动处理引擎计数器，其用于监测所述多个处理引擎中的至少两个处理引擎的利用率并根据所述至少两个处理引擎的所述利用率计算所述多核处理器的综合利用率；利用率控制器，其用于根据所述综合利用率生成所述第二状态信息。
在本发明一个优选实施例中，所述多个处理引擎划分为多个分组，所述具有不同相位的控制方波的每一个分别输入至相应分组内的处理引擎的门控端。
优选地，所述分组为8个；并且所述移相器进一步用于对所述控制方波进行移相以生成8个相位成公差为45°的等差序列的控制方波，并将所述8个相位成公差为45°的等差序列的控制方波的每一个输入至相应分组内的处理引擎的门控端。
本发明所提供的上述用于控制多核处理器的门控端的***和多核处理器使得当多核处理器上负载变化时，在不同处理引擎上负载变化可以不是同时发生。相应地，对于多核处理器，在一个工作周期内的某时间段的负载处理被均匀到一个工作周期内更长的时间段内完成。从而减小负载变化所引起的电流和电压噪声以及温度上升。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1示意出根据本发明一个实施例的用于控制多核处理器的门控端的***100；以及
图2示意出未经移相控制的具有8个处理引擎的多核处理器上的利用率；
图3示意出根据本发明一个实施例的、经移相控制的具有8个处理引擎的多核处理器上的利用率；
图4示意出根据本发明另一个实施例的用于控制多核处理器的门控端的***400；
图5示意出根据本发明又一个实施例的用于控制多核处理器的门控端的***500；
图6示意出根据本发明再一个实施例的用于控制多核处理器的门控端的***600；
图7示意出根据本发明一个实施例的多核处理器700。
具体实施方式
现在，将更为详细地描述本发明的优选实施方式，其示例在附图中示出。本领域普通技术人员应认识到，下面的描述仅仅是示例性的而并非意图进行任何方式的限定。
为了彻底了解本发明，将在下列的描述中提出详细的结构。显然，本发明的施行并不限定于本领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1示意出根据本发明一个实施例的、用于控制多核处理器的门控端的***100。如图1所示，用于控制多核处理器的门控端的***100包括脉冲调制发生器120和移相器130。
脉冲调制发生器120用于生成控制方波。移相器130用于对控制方波进行移相以生成具有不同相位的控制方波，并用于将具有不同相位的控制方波分别输入至多核处理器中的多个处理引擎的每一个的门控端。
脉冲调制发生器120所生成的控制方波的频率优选为大于20KHz且小于30KHz。由于人可以听到声音的频率约为20Hz至20KHz，因此采用大于20KHz且小于30KHz频率的控制方波可以避免电路工作时产生听觉噪声。
可选地，具有不同相位的控制方波可以具有彼此不同的相位。由于不同控制方波具有彼此不同的时域相位，因此控制方波经由处理引擎的门控端可以使得每个处理引擎均在不同的时间被使能，从而多核处理器上的负载处理可以尽可能地分布在整个工作周期的不同时间段上进行。负载变化也相应地体现在整个工作周期上，从而避免了负载在某些时间上的显著变化。
图2示出未经移相控制的具有8个处理引擎的多核处理器上的利用率。从图中可以得知多核处理器中8个处理引擎各自的利用率S1至S8以及8个处理引擎利用率的和S9。处理引擎的利用率是处理引擎的工作时间与使能时间的比值。如图2所示，如果没有对多个处理引擎的门控端进行移相控制，那么在0.5至2.5以及7.5至10.5所表示的时间期间，8个处理引擎同时工作，使得8个处理引擎的利用率S1至S8的和S9约为60%。图3示出经移相控制的具有8个处理引擎的多核处理器上的利用率。如图3所示，如果对8个处理引擎的门控端进行移相控制，那么8个处理引擎在0.5至2.5所表示的时间期间内完成的工作将均匀到0至8表示的工作周期内完成，7.5至10.5所表示的时间期间内完成的工作将均匀到8至16所表示的工作周期内完成。从而，利用率S1至S8的和S9在0.5至2.5以及7.5至10.5所表示的时间期间减小至0.2左右。结合图2和图3可知，通过移相器130对控制方波进行移相以生成具有不同相位的控制方波来对多个处理引擎的门控端进行控制，使得8个处理引擎的利用率的和在工作周期内的某时间段明显减小。也就是说，对于多核处理器来说，在一个工作周期内的某时间段的负载处理被均匀到一个工作周期内更长的时间段内完成。从而，减小负载变化所引起的电流和电压噪声以及温度上升。
优选地，具有不同相位的控制方波的相位可以成等差序列。不同相位的控制方波的相位成等差序列分布可以使多核处理器上的负载处理更平均地分布在整个工作周期的不同时间段上。具体地，如图1所示，如果移相器130输出8个不同相位的控制方波，那么其中每个控制方波之间具有45度的相位差。例如，假设所生成的控制方波的频率为25KHz，那么时域上45度的相位差将产生每个控制方波之间5微秒的时间差。具有5微秒时间差的控制方波经由处理引擎的门控端可以使得每个处理引擎相比前一个使能的处理引擎延后5微秒使能。
上述用于控制多核处理器的门控端的***100可使多个处理引擎在不同的时间使能，从而对于多核处理器来说，在整个工作周期内的更多的时间其将是非满负载工作的。也就是说，当其中一些处理引擎正进行工作时，另一些处理引擎可能处于空闲状态。因此，当多核处理器上负载变化时，在每个处理引擎上该负载变化可以不是同时发生。对于多核处理器，在一个工作周期内的某时间段的负载处理被均匀到一个工作周期内更长的时间段内完成。从而减小负载变化所引起的电流和电压噪声以及温度上升。
如图4示意出根据本发明另一个实施例的用于控制多核处理器的门控端的***400。***400不仅包括脉冲调制发生器420和移相器430，还包括状态监测器440，其用于监测多核处理器的状态并根据所监测的状态生成状态信息。其中，控制方波根据状态信息生成。
从上述控制方波的生成过程可以知道，所生成的控制方波的占空比与多核处理器的状态相关联。而控制方波经移相处理后进一步输出至多核处理器的每个处理引擎的门控端来调整处理引擎的使能时间。通过调整处理引擎的使能时间，多核处理器的状态发生改变。反过来，改变后的状态又影响控制方波的占空比，从而形成类似反馈控制的循环过程。经过一段时间的循环控制，可以使得多核处理器的状态到达预期的值。多核处理器的状态可以是诸如多核处理器的温度、温度增长率和利用率等等。
优选地，状态监测器440可以包括温度监测器，其用于监测多核处理器的温度并根据所监测的温度生成状态信息。脉冲调制发生器420进一步用于根据状态信息计算温度增长率。其中，当温度增长率高于阈值时，控制方波的占空比减小；当温度增长率等于或低于阈值时，控制方波的占空比增大。
根据温度监测器所监测的温度生产的状态信息可以是诸如温度的数字值。脉冲调制发生器420根据所输入的温度的数值可以进一步计算出每秒温度的增长率。当温度增长率高于阈值时，说明多核处理器上负载处理变化较大。在这样的情况下，可以通过减小处理器上的负载处理量来控制温度增长率。因此，通过减小控制方波的占空比，以使得由处理引擎门控端使能的处理引擎的使能时间减小。从而多核处理器上进行处理的负载量降低，以使得温度增长率随之减小。这样，可以将温度增长率控制在合适的范围内。优选地，温度增长率范围为0.3℃~0.6℃/每秒，其可以避免温度迅速上升使多核处理器的封装容易老化甚至破裂，以及其他相关不利影响。同样，当控制方波的占空比增大时，由处理引擎门控端使能的处理引擎的使能时间增大。从而，在需要处理大量负载时，多核处理器上同时进行处理的负载量可以升高。控制方波的占空比最大可以升高到100%以充分满足负载处理的需要。
优选地，状态监测器440可以包括负载监测器，其用于监测多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成状态信息。其中，控制方波的占空比根据状态信息调整，以用于使多核处理器的利用率保持在期望值。
如上所述，处理引擎的利用率是处理引擎的工作时间与使能时间的比值。多核处理器的利用率可以通过监测一个处理引擎的利用率直接得出或者监测多个处理引擎的利用率求平均得出。处理器引擎的使能时间通过控制方波经由门控端来控制，而工作时间随实际的负载情况变化。因此，可以通过改变处理器引擎的使能时间来提高利用率。也就是说，可以通过改变控制方波的占空比来提高利用率。因为控制方波的占空比由来自利用率的状态信息控制，所以控制方波的占空比可以跟随实际利用率而变化。通过对控制方波的调整可将利用率保持在期望的值。优选地，多核处理器的利用率保持在约90%。在这样的情况下，使能时间与工作时间非常接近以充分节省电能；而在需要处理更多负载时，可以有10%左右的使能时间余量供使用。
图5示意出根据本发明又一个实施例的用于控制多核处理器的门控端的***500。该***500中包括脉冲调制发生器520、移相器530以及状态监测器540，其包括温度监测器541和负载监测器542。其中温度监测器541用于监测多核处理器的温度并根据所监测的温度生成第一状态信息。负载监测器542用于监测多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成第二状态信息。脉冲调制发生器520进一步用于根据第一状态信息计算温度增长率。当温度增长率等于或者低于阈值时，控制方波的占空比根据第二状态信息调整，以用于使多核处理器的利用率保持在期望值；当温度增长率高于阈值时，控制方波的占空比减小。
当温度增长率等于或者低于阈值时，说明多核处理器上的负载处理没有造成明显的温度上升。因此，不需要减小处理引擎的使能时间来限制负载处理。如上所述，控制方波的占空比可以通过所监测的实际利用率而生成的第二状态信息来调整，从而将利用率保持在期望的值。如上所述，当温度增长率高于阈值时，可以减小控制方波的占空比，以使得由处理引擎门控端使能的处理引擎的使能时间减小。从而多核处理器上进行处理的负载量降低，使得温度增长率随之减小，以将温度增长率控制的合适范围内。
优选地，负载监测器542进一步包括活动处理引擎计数器和利用率控制器。活动处理引擎计数器用于监测多个处理引擎中的至少两个处理引擎的利用率并根据至少两个处理引擎的利用率计算多核处理器的综合利用率。利用率控制器用于根据综合利用率生成第二状态信息。通过监测多个处理引擎的利用率来计算处理器的综合利用率可以将处理器引擎的利用率更精确地调整为期望的值。
图6示意出根据本发明另一个实施例的用于控制多核处理器的门控端的***600。该***600包括脉冲调制发生器620和移相器630。优选地，多个处理引擎划分为多个分组，具有不同相位的控制方波的每一个用于分别输入至相应分组内的处理引擎的门控端。多核处理器中可能有上千个处理引擎。如果每个处理引擎均由不同相位的控制方波控制，那么用于控制多核处理器的门控端的***的实现将会非常复杂而且成本昂贵。因此，在有很多处理引擎的情况下，可以采用对多核处理器进行分组控制的方法。
优选地，分组为8个。移相器630进一步用于对控制方波进行移相以生成8个相位成公差为45°的等差序列的控制方波，并用于将8个相位成公差为45°的等差序列的控制方波的每一个输入至相应分组内的处理引擎的门控端。由于处理引擎的数量通常为8的整数倍，因此将处理引擎分为8个组使得用于控制多核处理器的门控端的***更容易实现。图6中示出了8个分组，但是本领域普通技术人员可以理解，并且分组的个数不限于8个。
上述用于控制多核处理器的门控端的***可以被提供为分立的组件或芯片，也可以集成到多核处理器芯片中。
根据本发明的另一个方面，提供一种多核处理器。图7示意出根据本发明一个实施例的多核处理器700。多核处理器700包括多个处理引擎710和用于控制门控端的***。每个处理引擎包括门控端711。用于控制门控端的***进一步包括脉冲调制发生器720和移相器730。脉冲调制发生器720用于生成控制方波。移相器730用于对控制方波进行移相以生成具有不同相位的控制方波，并将具有不同相位的控制方波分别输入至每个处理引擎的门控端。本领域普通技术人员可以理解，多核处理器中的该用于控制门控端的***可以是上述参考图1以及图4至图6描述的任意一个***。为了简洁，在此不再赘述。本领域普通技术人员参考图1至图6以及以上相关描述，可以理解其具体结构和功能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种用于控制多核处理器的门控端的***，包括：
脉冲调制发生器，其用于生成控制方波；以及
移相器，其用于对所述控制方波进行移相以生成具有不同相位的控制方波，并用于将所述具有不同相位的控制方波分别输入至所述多核处理器中的多个处理引擎的每一个的门控端。
2.如权利要求1所述的***，其特征在于，所述具有不同相位的控制方波具有彼此不同的相位。
3.如权利要求2所述的***，其特征在于，所述具有不同相位的控制方波的所述相位成等差序列。
4.如权利要求1所述的***，其特征在于，所述***还包括：
状态监测器，其用于监测所述多核处理器的状态并根据所监测的状态生成状态信息；
其中，所述控制方波根据所述状态信息生成。
5.如权利要求4所述的***，其特征在于，
所述状态监测器包括温度监测器，其用于监测所述多核处理器的温度并根据所监测的温度生成所述状态信息；并且
所述脉冲调制发生器进一步用于根据所述状态信息计算温度增长率；
其中，当所述温度增长率高于阈值时，所述控制方波的占空比减小；当所述温度增长率等于或低于所述阈值时，所述控制方波的所述占空比增大。
6.如权利要求4所述的***，其特征在于，
所述状态监测器包括负载监测器，其用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成所述状态信息；
其中，所述控制方波的占空比根据所述状态信息调整，以用于使所述多核处理器的利用率保持在期望值。
7.如权利要求4所述的***，其特征在于，所述状态监测器包括温度监测器和负载监测器；
其中所述温度监测器用于监测所述多核处理器的温度并根据所监测的温度生成第一状态信息；
所述负载监测器用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成第二状态信息；并且
所述脉冲调制发生器进一步用于根据所述第一状态信息计算温度增长率；
其中，当所述温度增长率等于或者低于阈值时，所述控制方波的占空比根据所述第二状态信息调整，以用于使所述多核处理器的利用率保持在期望值；当所述温度增长率高于所述阈值时，所述控制方波的占空比减小。
8.如权利要求7所述的***，其特征在于，所述负载监测器进一步包括：
活动处理引擎计数器，其用于监测所述多个处理引擎中的至少两个处理引擎的利用率并根据所述至少两个处理引擎的所述利用率计算所述多核处理器的综合利用率；
利用率控制器，其用于根据所述综合利用率生成所述第二状态信息。
9.如权利要求1所述的***，其特征在于，所述多个处理引擎划分为多个分组，所述具有不同相位的控制方波的每一个用于分别输入至相应分组内的处理引擎的门控端。
10.如权利要求9所述的***，其特征在于，所述分组为8个；
并且所述移相器进一步用于对所述控制方波进行移相以生成8个相位成公差为45°的等差序列的控制方波，并用于将所述8个相位成公差为45°的等差序列的控制方波的每一个输入至相应分组内的处理引擎的门控端。
11.一种多核处理器，包括：
多个处理引擎，其中每个处理引擎包括门控端；
用于控制所述门控端的***，其进一步包括：
脉冲调制发生器，其用于生成控制方波；以及
移相器，其用于对所述控制方波进行移相以生成具有不同相位的控制方波，并将所述具有不同相位的控制方波分别输入至所述每个处理引擎的所述门控端。
12.如权利要求11所述的多核处理器，其特征在于，所述具有不同相位的控制方波具有彼此不同的相位。
13.如权利要求12所述的多核处理器，其特征在于，所述具有不同相位的控制方波的所述相位成等差序列。
14.如权利要求11所述的多核处理器，其特征在于，所述用于控制所述门控端的***还包括：
状态监测器，其用于监测所述多核处理器的状态并根据所监测的状态生成状态信息；
其中，所述控制方波根据所述状态信息生成。
15.如权利要求14所述的多核处理器，其特征在于，
所述状态监测器包括温度监测器，其用于监测所述多核处理器的温度并根据所监测的温度生成所述状态信息；并且
所述脉冲调制发生器进一步用于根据所述状态信息计算温度增长率；
其中，当所述温度增长率高于阈值时，所述控制方波的占空比减小；当所述温度增长率等于或低于所述阈值时，所述控制方波的所述占空比增大。
16.如权利要求14所述的多核处理器，其特征在于，
所述状态监测器包括负载监测器，其用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成所述状态信息；
其中，所述控制方波的占空比根据所述状态信息调整，以使所述多核处理器的利用率保持在期望值。
17.如权利要求14所述的多核处理器，其特征在于，所述状态监测器包括温度监测器和负载监测器；
其中所述温度监测器用于监测所述多核处理器的温度并根据所监测的温度生成第一状态信息；
所述负载监测器用于监测所述多个处理引擎中的至少一个处理引擎的利用率并根据所监测的利用率生成第二状态信息；并且
所述脉冲调制发生器进一步用于根据所述第一状态信息计算温度增长率；
其中，当所述温度增长率等于或者低于阈值时，所述控制方波的占空比根据所述第二状态信息调整，以使所述多核处理器的利用率保持在期望值；当所述温度增长率高于所述阈值时，所述控制方波的占空比减小。
18.如权利要求17所述的多核处理器，其特征在于，所述负载监测器进一步包括：
活动处理引擎计数器，其用于监测所述多个处理引擎中的至少两个处理引擎的利用率并根据所述至少两个处理引擎的所述利用率计算所述多核处理器的综合利用率；
利用率控制器，其用于根据所述综合利用率生成所述第二状态信息。
19.如权利要求11所述的多核处理器，其特征在于，所述多个处理引擎划分为多个分组，所述具有不同相位的控制方波的每一个分别输入至相应分组内的处理引擎的门控端。
20.如权利要求19所述的多核处理器，其特征在于，所述分组为8个；
并且所述移相器进一步用于对所述控制方波进行移相以生成8个相位成公差为45°的等差序列的控制方波，并将所述8个相位成公差为45°的等差序列的控制方波的每一个输入至相应分组内的处理引擎的门控端。
CN201210445948.9A 2012-11-09 2012-11-09 用于控制多核处理器的门控端的***和多核处理器 Pending CN103810044A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210445948.9A CN103810044A (zh) 2012-11-09 2012-11-09 用于控制多核处理器的门控端的***和多核处理器
US13/747,023 US10038430B2 (en) 2012-11-09 2013-01-22 System for controlliing gatings of a multi-core processor
DE102013018385.5A DE102013018385B4 (de) 2012-11-09 2013-11-04 Mehrkern-Prozessor
TW102140104A TWI626588B (zh) 2012-11-09 2013-11-05 控制多核心處理器之閘控和多核心處理器的系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210445948.9A CN103810044A (zh) 2012-11-09 2012-11-09 用于控制多核处理器的门控端的***和多核处理器

Publications (1)

Publication Number Publication Date
CN103810044A true CN103810044A (zh) 2014-05-21

Family

ID=50621799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210445948.9A Pending CN103810044A (zh) 2012-11-09 2012-11-09 用于控制多核处理器的门控端的***和多核处理器

Country Status (3)

Country Link
US (1) US10038430B2 (zh)
CN (1) CN103810044A (zh)
TW (1) TWI626588B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213297A (zh) * 2017-06-30 2019-01-15 瑞萨电子株式会社 半导体装置以及半导体装置的控制方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618999B1 (en) 2015-11-17 2017-04-11 International Business Machines Corporation Idle-aware margin adaption
US10613611B2 (en) * 2016-06-15 2020-04-07 Intel Corporation Current control for a multicore processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073838A (en) * 1989-12-04 1991-12-17 Ncr Corporation Method and apparatus for preventing damage to a temperature-sensitive semiconductor device
US6141762A (en) * 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
CN1854958A (zh) * 2005-04-20 2006-11-01 精拓科技股份有限公司 脉冲宽度调制控制模块及其调整脉冲宽度调制信号的方法
US20090265498A1 (en) * 2008-04-21 2009-10-22 Hiroaki Yamaoka Multiphase Clocking Systems with Ring Bus Architecture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7685458B2 (en) * 2006-12-12 2010-03-23 Kabushiki Kaisha Toshiba Assigned task information based variable phase delayed clock signals to processor cores to reduce di/dt

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073838A (en) * 1989-12-04 1991-12-17 Ncr Corporation Method and apparatus for preventing damage to a temperature-sensitive semiconductor device
US6141762A (en) * 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
CN1854958A (zh) * 2005-04-20 2006-11-01 精拓科技股份有限公司 脉冲宽度调制控制模块及其调整脉冲宽度调制信号的方法
US20090265498A1 (en) * 2008-04-21 2009-10-22 Hiroaki Yamaoka Multiphase Clocking Systems with Ring Bus Architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213297A (zh) * 2017-06-30 2019-01-15 瑞萨电子株式会社 半导体装置以及半导体装置的控制方法
CN109213297B (zh) * 2017-06-30 2022-09-06 瑞萨电子株式会社 半导体装置以及半导体装置的控制方法

Also Published As

Publication number Publication date
TWI626588B (zh) 2018-06-11
TW201432563A (zh) 2014-08-16
US20140125401A1 (en) 2014-05-08
US10038430B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
Du et al. Closed-form solution of time-varying model and its applications for output current harmonics in two-stage PV inverter
CN104615415B (zh) 一种信息处理方法及电子设备
CN110011295B (zh) 一种分布式直流电网的稳定性分析方法及***
CN101655699A (zh) 用于模拟装置操作的***和方法
US9047140B2 (en) Independently timed multiplier
CN103810044A (zh) 用于控制多核处理器的门控端的***和多核处理器
Buso et al. Rapid prototyping of digital controllers for microgrid inverters
CN104216500A (zh) 嵌入式控制器及省电控制方法
CN107132904A (zh) 一种ddr***的控制***及控制方法
Velazquez et al. Design of an FPGA-based full-state feedback controller using high level synthesis tools
KR101655030B1 (ko) 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체
CN104182203B (zh) 真随机数的产生方法和装置
CN105425898A (zh) 一种低功耗嵌入式***
Kawaguchi et al. Adaptive power efficiency control by computer power consumption prediction using performance counters
CN110245109A (zh) 实现***级芯片soc低功耗控制的方法及soc
CN104377975A (zh) 一种基于模型预测控制的三相逆变器装置
CN114924641A (zh) 振动阵列***、驱动方法和存储介质
CN106452059B (zh) 一种驱动电路和电荷泵电路
CN100456620C (zh) 风扇控制***
WO2021114701A1 (zh) 处理器及降低电源纹波的方法
Cuma et al. Experimental architecture of a DSP based signal generation for PWM inverter
CN206226395U (zh) 一种高开关频率脉冲生成装置
US11929129B2 (en) Control circuitry and methods for converters
CN204012709U (zh) 有源电力滤波器
CN111475366B (zh) 一种i2s模拟pwm输出的方法、装置、设备和介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140521