CN103776907A - 基于sinc插值的超声相控阵接收信号精延时方法 - Google Patents

Abstract

本发明公布了一种基于sinc插值的超声相控阵接收信号精延时方法。鉴于超声相控阵接收信号的时间延迟精度对***性能有重要影响，在综合考虑信号延迟的精度、处理速度和***优化柔性等的基础上，本发明提出一种基于sinc插值的精延时方法，本发明结合sinc函数复原信号的特点与汉宁窗具有较小旁瓣和较大衰减速度的优势，得到准确的插值系数。利用FPGA强大的实时并行处理能力和存储能力，以流水线方式快速准确地进行sinc插值，完成采样信号任意步长的精确延时。本发明具有较高的精度和处理效率，能够明显提高超声相控阵接收信号的时间延迟精度，改善检测***的对比度分辨率和空间分辨率。

Description

基于sinc插值的超声相控阵接收信号精延时方法

技术领域

本发明属于工业超声无损检测技术领域，涉及一种基于sinc插值的超声相控阵接收信号精延时方法。

背景技术

超声相控阵检测技术是一种先进的超声无损检测技术，由于其显著的优点，已在航空、核能、机械、电力、石化和铁道等领域得到广泛的应用，创造了巨大的社会效益和经济效益。超声相控阵检测***使用阵列换能器，通过调整各阵元发射/接收信号的时间延迟实现相位延迟，可以控制合成波阵面的曲率、指向、孔径等，达到波束聚焦、偏转、波束形成等多种相控效果，形成清晰的图像。时间延迟精度决定了相位延迟精度，对检测***的对比度分辨率和空间分辨率有重要影响，是衡量***的重要指标之一。

数字延时的精度高，控制方便、稳定性好，可以大大提高超声相控阵成像质量。数字延时的实现可以分为粗延时和精延时，粗延时基于采样时钟计数，实现起来比较简单，精度可以达到10ns，而精延时要求能达到10ns以内，实现起来比较困难。目前实现精延时主要有两种方法，一种是每一个通道使用一个专用的采样时钟采样，这些时钟的相位互相错开，值为各通道延迟之差。当***的独立通道增多至32通道甚至更多，***将无法提高这么多时钟资源。另一种是先对全部通道用同一时钟进行采样，再对各个通道的信号进行插值来增加采样的点数，以提高精延时的精度，称为信号复原。sinc插值是一种无偏差的信号复原方法，根据Shannon采样定理，在满足采样定理的条件下，任何频率有限信号都可以由其离散时间样本实现精确重构，因此利用sinc插值实现信号的精延时是一种行之有效的方法。不过，sinc插值需要无穷项求和，在具体实现时要进行截断处理，通常限制在8点以下，这样不可避免的会产生一些误差，如Gibbs效应。为了减小这种影响，应对插值核进行加窗锐化处理。

近年来FPGA（field programmable gate arrays，FPGA）在速度和容量上的飞速发展使其在高速数字信号处理领域得到广泛的应用，由于超声相控阵***具有大数据量、运算复杂、流程相对固定等特点，因此FPGA成为超声相控阵***数据实时处理的最佳选择。

发明内容

本发明针对现有技术的不足，提供了一种基于sinc插值的超声相控阵接收信号精延时方法。

本发明通过sinc插值可以得到任意时刻的复原信号，实现任意步长的接收信号精延时。为了避免直接截断sinc函数而引起Gibbs现象，对sinc函数进行加窗处理，以得到更加精确的延迟信号。利用FPGA强大的实时并行处理能力，以流水线方式快速地进行sinc插值，直接输出原始采样信号精延时之后的信号。本发明可以明显提高超声相控阵接收信号的时间延迟精度，且具有较高的处理效率，大大改善检测***的对比度分辨率和空间分辨率。

本发明的技术问题通过以下的技术方案予以解决：

步骤一：主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sinc插值系数，得到采样周期内各个延时值对应的8个插值系数。

步骤二：将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口RAM。

步骤三：根据精延时生成相应读取插值系数双口RAM的地址。

步骤四：FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储。

步骤五：以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据。

步骤六：对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。

本发明的有益效果主要表现在：

（1）利用sinc函数具有复原信号的功能特点，并用汉宁窗对其进行加窗处理，得到准确的插值系数。

（2）利用FPGA快速的实时处理能力设计sinc插值模块，高效地实现信号的精延时。

（3）高精度的信号延迟决定信号的相位延迟，能够更加精确的控制合成波阵面的曲率、指向、孔径等，达到波束聚焦、偏转、波束形成等多种相控效果，形成更加清晰的图像。

（4）大大改善检测***的对比度分辨率和空间分辨率。

附图说明

图1是sinc插值实现超声相控阵接收信号精延迟的操作流程图。

图2是sinc函数和加汉宁窗sinc函数示意图。

图3是sinc插值实现超声相控阵接收信号精延时的MATLAB仿真示意图。

图4是sinc插值实现超声相控阵接收信号精延迟的FPGA功能框图。具体实施方式

以下结合附图对本发明作进一步说明。

如图1所示，本发明利用sinc插值实现超声相控阵接收信号精延时的操作流程可以分为以下几个步骤：

步骤一：主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sinc插值系数，得到采样周期内各个延时值对应的8个插值系数。

步骤二：将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口RAM。

步骤三：根据精延时生成相应读取插值系数双口RAM的地址。

步骤四：FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储。

步骤五：以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据。

步骤六：对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。

步骤一种所述的计算采样周期内各个延时值对应的8个插值系数，是通过对sinc函数加窗截断得到的。超声相控阵接收精延时的实质是通过数字信号处理的方法来实现信号的插值，这一过程可以用一个理想低通滤波器来实现，而sinc函数一直被当做理想低通滤波器，其插值公式为

$\hat{x}\left(t\right)=\underset{n=-\∞}{\overset{+\∞}{\mathrm{\Σ}}}x\left(\mathrm{nT}\right)\frac{\sin [\mathrm{\π}(t-\mathrm{nT})/T]}{\mathrm{\π}(t-\mathrm{nT})/T}=\underset{n=-\∞}{\overset{+\∞}{\mathrm{\Σ}}}x\left(\mathrm{nT}\right)\sin c(t/T-n)$

式中，为延迟后的信号，t为延迟时间，x(nT)为原始采样信号，n为采样点序号，T为采样周期，sinc函数表达式为sinc(t)＝sin(πt)/πt，可以看到，实现某一个点的sinc插值需要无穷项求和，这在实际使用中是不可行的。其实，对信号进行延迟只是需要得出在原始信号之后某个时刻的信号值，并不需要完全恢复信号，可以对sinc函数做有限长度的截断来进行插值，每个插值点只使用邻近几个点的信息，一般使用8点插值，以待插值点的整周期点为中心，选择其前三个点和其后四个点。因此，sinc插值的公式变为

$\hat{x}\left(t\right)==\underset{m=-3}{\overset{4}{\mathrm{\Σ}}}x\left(\mathrm{nT}\right)\sin c(t/T-n)$

但当使用直接截断的sinc函数对存在陡峭边缘的信号进行插值时，会出现一种称为Gibbs效应的振铃现象。为了减少Gibbs效应的影响，需要对sinc函数加窗处理。由于汉宁窗具有较小的旁瓣和较大的衰减速度，因此对sinc函数进行加汉宁窗处理，根据延时值计算出相应的8个插值系数。图2为sinc函数和加汉宁窗sinc函数的示意图，对sinc函数加汉宁窗后可以使旁瓣快速衰减，减少能量的泄漏，从而减少Gibbs效应的影响。图3为sinc插值实现超声相控阵接收信号精延时的MATLAB仿真示意图，输入信号是频率为100MHz的采样时钟采集的真实数据，利用sinc插值算法在MATLAB软件里进行精延时仿真，对采样信号分别进行3ns和8ns的精延时仿真，得到的仿真效果非常好。

步骤二中所述的将插值系数转换成32位浮点数，分别存储至FPGA内的8个双口RAM。图4为sinc插值实现超声相控阵接收信号精延迟的FPGA功能框图。由于插值系数均为小于1的小数，FPGA内不能存储小数格式的数据，故将插值系数全部转换成32位浮点数，既能直接存储至FPGA，又能保持精度。FPGA内的8个双口RAM的深度为100，可以根据延时精度使用部分或全部双口RAM的空间，延时精度最高可以达到采样周期的1/100。

步骤三中所述的根据精延时生成相应读取插值系数双口RAM的地址，精延时除以设置的延时精度，商作四舍五入处理，即为该延时下插值系数的存储地址，同时读出8个双口RAM中的插值系数。

步骤四中所述将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器传递存储。由于插值系数是32位浮点型，为了运算数据类型统一，将输入数据转换成32位浮点型。采样数据按照先后顺序，以流水方式依次在8个数据缓存寄存器传递存储。

步骤五中所述的输入数据分别和各自的插值系数相乘并累加求和，流水输出一连串插值后的数据。根据8点sinc插值的公式，计算某个数据延时某个时间的插值数据需要前面3个数据和后面4个数据，共8个数据分别与插值系数相乘累加，由于输入数据是在8个数据缓存寄存器中以流水方式传递存储，因此插值后的数据是连续输出的。需要注意的，采样开始的几个待插值点有可能取不到其前面全部的三个点，此时将取不到的数据点全部置零。最后几个插值点取不到其后全部的四个点，此时也要将取不到的数据都全部置零。

步骤六中所述的对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。由于相乘累加后的插值数据是浮点型，为了后续处理的需要，将插值数据转换成整型，输出信号，即完成了接收信号的精延时。

Claims (2)

1. 基于sinc插值的超声相控阵接收信号精延时方法，其特征在该方法包括以下步骤：

步骤一：主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sinc插值系数，得到采样周期内各个延时值对应的8个插值系数；

步骤二：将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口RAM；

步骤三：根据精延时生成相应读取插值系数双口RAM的地址；

步骤四：FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储；

步骤五：以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据；

步骤六：对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。

2.根据权利要求1所述的基于sinc插值的超声相控阵接收信号精延时方法，其特征在于：

步骤一中所述的采样周期内各个延时值对应的8个插值系数，是通过对sinc函数加窗截断得到的。

Images