CN103762242B - 压应变GeSn p沟道金属氧化物半导体场效应晶体管 - Google Patents
压应变GeSn p沟道金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN103762242B CN103762242B CN201410015476.2A CN201410015476A CN103762242B CN 103762242 B CN103762242 B CN 103762242B CN 201410015476 A CN201410015476 A CN 201410015476A CN 103762242 B CN103762242 B CN 103762242B
- Authority
- CN
- China
- Prior art keywords
- gesn
- compressive strain
- sigesn
- relaxation
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种压应变GeSn?p沟道MOSFET。该MOSFET(10)结构包括:衬底(101)、弛豫SiGeSn缓冲层(107),源和漏(102,103)、GeSn沟道(104)、栅电极绝缘介电质层(105)以及栅电极(106)。SiGeSn缓冲层(107)层的晶格常数比GeSn沟道(104)晶格常数小,GeSn沟道形成XY面内的双轴压应变。这种应变可提高GeSn沟道(104)空穴迁移率,从而提高MOSFET性能。
Description
技术领域
本发明涉及一种双轴压应变GeSn p沟道 MOSFET(Metal-oxide-semiconductor Field-effect Transistor:金属氧化物半导体场效应晶体管)。
背景技术
随着集成电路技术的快速及深入发展,晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和***集成化的要求。根据国际半导体技术蓝图(International Technology Roadmap for Semiconductors,ITRS)2012的预测,当集成电路技术节点到10纳米以下的时候,应变Si材料已经不能满足需要,要引入高载流子迁移率材料MOSFET来提升芯片性能。纯Ge材料具有比Si更高的空穴迁移率,当在Ge沟道引入双轴压应变后,空穴迁移率会进一步的提高(International Electron Devices Meeting, pp.150-153, 2010)。
双轴压应变GeSn具有比纯Ge材料更高的空穴迁移率,是制备p沟道MOSFET器件的理想材料(International Electron Devices Meeting, pp.402-403, 2011;International Electron Devices Meeting, pp.375-378, 2012)。实验和理论都证明在GeSn沟道在引入的压应变越大,器件的空穴迁移率就越高,器件电学性能就越好(IEEE Electron Device Letters, vol. 34, no.7, pp.831-833, 2013;Physical Review B, vol. 75, no. 4, pp. 045208, 2007)。
目前报道的压应变GeSn p沟道MOSFET器件都是GeSn沟道生长在Ge衬底或者Ge缓冲层上面,提高GeSn沟道压应变的方法就是提高Sn的组分。但是Sn组分太高就会引起GeSn材料热稳定性变差,易出现Sn原子的偏析。提高GeSn沟道压应变的另外一个方法就是减小GeSn沟道下面缓冲层的晶格常数。利用外延生长的技术,在弛豫SiGeSn缓冲层上面生长高压应变的GeSn沟道。弛豫SiGeSn缓冲层可以通过外延生长在衬底上或者键合的技术键合在衬底上面。如果Sn的组分为0,弛豫缓冲层就是SiGe,其通式为Si1-x Ge x (0≤x<1)。SiGe晶格常数可以通过减小Ge组分而减小,而弛豫SiGe在Si衬底上面的外延生长技术已经非常成熟(Journal of Applied Physics, v.90, no.6, pp.2730, 2001; Materials Science in Semiconductor Processing, v.8, pp.149-153, 2005)。对于SiGeSn缓冲层,通式为Si1-x-y Ge x Sn y (0≤x<1, 0≤y < 0.30)。可以通过降低Ge和Sn的组分减小SiGeSn缓冲层的晶格常数。目前,已经有报道在Si衬底上外延生长弛豫SiGeSn缓冲层(Applied, Physics, Letters, v.103, pp.072111, 2013)。
发明内容
本发明的目的是提出一种压应变GeSn p沟道金属氧化物半导体场效应晶体管(MOSFET)的结构。其中弛豫SiGeSn缓冲层的晶格常数比GeSn沟道晶格常数小,在平行沟道的平面内形成双轴压应变。这种应变状态有利于提高GeSn沟道空穴迁移率,提高器件电学性能。
本发明所提出的金属氧化物半导体场效应晶体管具有:
一衬底;
一弛豫SiGeSn缓冲层,位于衬底上;
一GeSn沟道,位于所述 SiGeSn层上;
一栅电极绝缘介电质层,位于沟道上;
一栅电极,位于所述栅电极绝缘介电质层上。
一源极与一漏极,分别位于所述栅电极的两侧;
所述弛豫SiGeSn缓冲层晶格常数比GeSn沟道层晶格常数小。
本发明MOSFET中,由于弛豫SiGeSn缓冲层的晶格常数比GeSn沟道晶格常数小,由此在平行沟道的平面内形成双轴压应变,这种应变状态有利于提高GeSn沟道空穴迁移率,提高器件电学性能。
附图说明
图1 为本发明MOSFET的截面模式图。
图2 为本发明MOSFET的俯视模式图。
图3为MOSFET制造的第一步。
图4为MOSFET制造的第二步。
图5为MOSFET制造的第三步。
图6为MOSFET制造的第四步。
图7为MOSFET制造的第五步。
具体实施方式
为了更为清晰地了解本发明的技术实质,以下结合附图详细说明本发明的结构和工艺实现(本例中衬底材料选用Si材料):
参见图1,MOSFET10包括以下结构:一GeSn沟道104、一衬底101、一弛豫SiGeSn缓冲层107,一源极102、一漏极103、一栅电极绝缘介电质层105、一栅电极106。
在Si衬底101上具有一弛豫SiGeSn缓冲层107,GeSn 沟道104位于所述 SiGeSn层107上,栅电极绝缘介电质层105位于所述 GeSn 沟道104上,栅电极106位于所述栅电极绝缘介电质层105上,一源极102与一漏极103分别位于所述栅电极106的两侧。
其中,弛豫SiGeSn缓冲层为单晶SiGeSn材料,其通式为Si1-x-y Ge x Sn y (0≤x<1, 0≤y < 0.30)。沟道GeSn材料通式为Ge1-z Sn z (0≤z≤0.25)。弛豫SiGeSn缓冲层晶格常数要比GeSn沟道层晶格常数小。源和漏为p型掺杂。
参见图3-图7,压应变GeSn p沟道MOSFET10的制造过程如下:
第一步如图3所示,在 Si 衬底101上,利用外延生长的技术,生长一层弛豫SiGeSn材料,形成弛豫SiGeSn缓冲层107。
第二步如图4所示,利用外延生长的技术,在弛豫SiGeSn缓冲层107上生长一层压应变的 GeSn 材料,作为 GeSn 沟道104。
第三步如图5所示,在 GeSn 沟道104上面依次沉积绝缘介电质薄膜和栅极材料。
第四步如图6所示,利用光刻和刻蚀形成栅电极绝缘介电质层105和栅电极106。
第五步如图7所示,利用离子注入和热退火技术形成源极102和漏极103。
虽然本发明已以实例公开如上,然其并非用以限定本分明,本分明的保护范围当视权利要求为准。
Claims (5)
1.一种双轴压应变GeSn p沟道金属氧化物半导体场效应晶体管,其特征在于,包括:
一衬底(101);
一弛豫SiGeSn缓冲层(107),位于衬底上;其中弛豫SiGeSn缓冲层为单晶SiGeSn材料,其通式为Si1-x-y Ge x Sn y (0≤x<1, 0≤y < 0.30);
一GeSn沟道(104),位于所述 SiGeSn层(107)上的压应变的 GeSn 材料层中段;
一栅电极绝缘介电质层(105),位于沟道上;
一栅电极(106),位于所述栅电极绝缘介电质层上;
一源极(102)与一漏极(103),分别位于所述栅电极(106)的两侧,是在压应变的 GeSn 材料层上利用离子注入和热退火技术形成,源极和漏极材料与沟道材料一致;
所述弛豫SiGeSn缓冲层晶格常数比GeSn沟道层晶格常数小。
2.如权利要求1所述的双轴压应变GeSn p沟道金属氧化物半导体场效应晶体管,其特征在于,其中衬底是半导体材料,或者绝缘体材料。
3.如权利要求1所述的双轴压应变GeSn p沟道金属氧化物半导体场效应晶体管,其特征在于,SiGeSn缓冲层利用外延生长技术生长在衬底上,或者利用键合的技术键合在衬底上。
4.如权利要求1所述的双轴压应变GeSn p沟道金属氧化物半导体场效应晶体管,其特征在于,沟道GeSn材料通式为Ge1-z Sn z (0≤z≤0.25),采用外延生长技术生长在弛豫SiGeSn缓冲层上。
5. 如权利要求1所述的双轴压应变GeSn p沟道金属氧化物半导体场效应晶体管,其特征在于,源和漏为p型掺杂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410015476.2A CN103762242B (zh) | 2014-02-19 | 2014-02-19 | 压应变GeSn p沟道金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410015476.2A CN103762242B (zh) | 2014-02-19 | 2014-02-19 | 压应变GeSn p沟道金属氧化物半导体场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103762242A CN103762242A (zh) | 2014-04-30 |
CN103762242B true CN103762242B (zh) | 2015-04-29 |
Family
ID=50529451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410015476.2A Expired - Fee Related CN103762242B (zh) | 2014-02-19 | 2014-02-19 | 压应变GeSn p沟道金属氧化物半导体场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103762242B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037072A (zh) * | 2014-10-30 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
CN105762178A (zh) * | 2016-03-04 | 2016-07-13 | 西安电子科技大学 | 基于GeSn材料的铁电场效应晶体管及其制备方法 |
CN105789283A (zh) * | 2016-03-28 | 2016-07-20 | 西安电子科技大学 | 基于新型High-K材料的GeSn沟道场效应晶体管 |
CN107818978B (zh) * | 2016-08-25 | 2020-07-31 | 西安电子科技大学 | 应变GeSn NMOS器件及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7902032B2 (en) * | 2008-01-21 | 2011-03-08 | Texas Instruments Incorporated | Method for forming strained channel PMOS devices and integrated circuits therefrom |
US8647937B2 (en) * | 2012-06-26 | 2014-02-11 | Globalfoundries Singapore Pte. Ltd. | Deep depleted channel MOSFET with minimized dopant fluctuation and diffusion levels |
CN103311306A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 |
-
2014
- 2014-02-19 CN CN201410015476.2A patent/CN103762242B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103762242A (zh) | 2014-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102820253B (zh) | 一种基于soi衬底的高迁移率双沟道材料的制备方法 | |
KR20110025075A (ko) | 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법 | |
CN103311306A (zh) | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 | |
CN102201335A (zh) | 一种应力稳定的mos晶体管的栅的制造方法 | |
Rooyackers et al. | Ge-source vertical tunnel FETs using a novel replacement-source integration scheme | |
CN103762242B (zh) | 压应变GeSn p沟道金属氧化物半导体场效应晶体管 | |
US8062952B2 (en) | Strain transformation in biaxially strained SOI substrates for performance enhancement of P-channel and N-channel transistors | |
KR20100099047A (ko) | 저전력 실리콘-온-인슐레이터 디바이스들을 위한 비대칭 소스/드레인 접합들 | |
CN103730507B (zh) | 双轴张应变GeSn n沟道金属氧化物半导体场效应晶体管 | |
CN103681868B (zh) | 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管 | |
US20180047642A1 (en) | Air gap spacer implant for nzg reliability fix | |
CN103824880A (zh) | 双轴张应变GeSn n沟道隧穿场效应晶体管 | |
US10103064B2 (en) | Transistor structure including epitaxial channel layers and raised source/drain regions | |
CN103985635B (zh) | 一种mos晶体管的制备方法 | |
CN102290352B (zh) | 一种mos晶体管局部应力的引入技术 | |
CN104022152A (zh) | 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法 | |
Simoen et al. | Factors influencing the leakage current in embedded SiGe source/drain junctions | |
CN103811557A (zh) | 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管 | |
CN103311307A (zh) | 带有InAlP盖层的Ge沟道金属氧化物半导体场效应晶体管 | |
Pai et al. | Numerical study of performance comparison between junction and junctionless thin-film transistors | |
Kim et al. | Concurrent NBTI and hot-carrier degradation in p-channel MuGFETs | |
Nayfeh | Heterojunction tunneling transistors using gate-controlled tunneling across silicon–germanium/silicon epitaxial thin films | |
King et al. | Optimization of sub-5-nm multiple-thickness gate oxide formed by oxygen implantation | |
KR20150122087A (ko) | 무도핑 채널을 갖는 mosfet을 제조하는 방법 | |
CN102270598B (zh) | 一种用于集成电路制造的场区隔离方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C53 | Correction of patent for invention or patent application | ||
CB03 | Change of inventor or designer information |
Inventor after: Liu Yan Inventor after: Han Genquan Inventor after: Zhao Bin Inventor before: Han Genquan Inventor before: Liu Yan Inventor before: Zhao Bin |
|
COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: HAN GENQUAN LIU YAN ZHAO BIN TO: LIU YAN HAN GENQUAN ZHAO BIN |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150429 Termination date: 20180219 |