CN103745963B - 铜基引线及载有铜基引线的半导体封装结构 - Google Patents

铜基引线及载有铜基引线的半导体封装结构 Download PDF

Info

Publication number
CN103745963B
CN103745963B CN201410040778.5A CN201410040778A CN103745963B CN 103745963 B CN103745963 B CN 103745963B CN 201410040778 A CN201410040778 A CN 201410040778A CN 103745963 B CN103745963 B CN 103745963B
Authority
CN
China
Prior art keywords
cuprio
coating
wire
core
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410040778.5A
Other languages
English (en)
Other versions
CN103745963A (zh
Inventor
崔圭南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ming Kai electronic (Kunshan) Limited by Share Ltd
Original Assignee
Ming Electronics (kunshan) Co Ltd Kaiyi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ming Electronics (kunshan) Co Ltd Kaiyi filed Critical Ming Electronics (kunshan) Co Ltd Kaiyi
Priority to CN201410040778.5A priority Critical patent/CN103745963B/zh
Publication of CN103745963A publication Critical patent/CN103745963A/zh
Application granted granted Critical
Publication of CN103745963B publication Critical patent/CN103745963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种铜基引线,包括芯材和包覆于所述芯材外表面上的被覆层,其中,所述芯材为由含杂质的铜、以及微量合金元素组合制成的合金体,该微量合金元素可以为Ag、Au、Pd和Pt中的任意一种或多种组合,也可以为Al和Mg中的任意一种或两种组合;所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,另位于同一方向上的所述被覆层的截面积为占该铜基引线截面积的0.04%~0.2%,且所述被覆层外表面上含有的铜浓度为20at%~70at%,所述被覆层的RMS表面光洁度为1.0nm~4.0nm,从而使该铜基引线不仅具有良好的高温高湿可靠性、粘合性,而且还能够有效防止芯片损坏现象,大大提高了铜基引线以及半导体封装结构的产品良率。

Description

铜基引线及载有铜基引线的半导体封装结构
技术领域
本发明涉及半导体封装技术领域,具体提供一种关于粘合特性及高湿可靠性得以显著提高的铜基引线及载有铜基引线的半导体封装。
背景技术
通常而言,半导体封装是指利用引线,将包含于封装内部的半导体芯片电气连接于印制电路板上。所述引线的主要材料多采用黄金,但由于使用黄金的引线价格过于昂贵,因此迫切需要研发出一种能够取代黄金引线的廉价引线。据此,出现了利用相对廉价的铜制成的引线,但由于铜会产生表面氧化现象,故难长期使用和储藏,且在进行粘合时,还会出现源自基板的热传导现象,从而导致引线氧化,最终导致粘合特性下降。为了解决所述问题,又研发出表面被覆耐蚀性金属的铜线,但铜线线端上的结球(free air ball:无空气球、自由球)形状不均衡,不适合进行粘合处理,且会导致粘合性能及高湿可靠性下降。
发明内容
为了克服所述缺陷,本发明提供了一种铜基引线及载有铜基引线的半导体封装结构,该铜基引线不仅具有良好的高温高湿可靠性、粘合性,而且还能够有效防止芯片损坏现象,大大提高了铜基引线以及半导体封装结构的产品良率。
本发明为了解决其技术问题所采用的技术方案是:一种铜基引线,包括芯材,所述芯材为由含杂质的铜、以及微量合金元素组合制成的合金体;按重量百分比计,该微量合金元素为0.1wt%~3.5wt%的A组合金元素和0.03wt%~0.7wt%的B组合金元素中的一种,其中,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合,该B组合金元素为Al和Mg中的任意一种或两种组合。
作为本发明的进一步改进,所述芯材具有以下组份,按重量百分比计:A组合金元素0.3wt%~2.0wt%,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合;铜余量。
作为本发明的进一步改进,所述芯材具有以下组份,按重量百分比计:A组合金元素0.5wt%~1.5wt%,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合;铜余量。
作为本发明的进一步改进,所述芯材具有以下组份,按重量百分比计:A组合金元素0.8wt%~1.2wt%,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合;铜余量。
作为本发明的进一步改进,该A组合金元素为Pd元素。
作为本发明的进一步改进,按重量百分比计,该A组合金元素为0.3wt%Ag、0.3wt%Au、0.3wt%Pd和0.3wt%Pt的组合。
作为本发明的进一步改进,所述芯材具有以下组份,按重量百分比计:B组合金元素0.05wt%~0.5wt%,该B组合金元素为Al和Mg中的任意一种或两种组合;铜余量。
作为本发明的进一步改进,在所述芯材的外表面上还包覆有一层被覆层,所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合;另位于同一方向上的所述被覆层的截面积占该铜基引线截面积的0.04%~0.2%,且所述被覆层外表面上含有的铜浓度为20at%~70at%。
作为本发明的进一步改进,所述被覆层的RMS(root mean square)表面光洁度为1.0nm~4.0nm;所述被覆层的材质为Pd。
作为本发明的进一步改进,位于该半导体封装结构中的铜基引线包括芯材和包覆于所述芯材外表面上的被覆层,所述芯材为由含杂质的铜、以及微量合金元素组合制成的合金体,按重量百分比计,该微量合金元素为0.1wt%~3.5wt%的A组合金元素和0.03wt%~0.7wt%的B组合金元素中的一种,其中,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合,该B组合金元素为Al和Mg中的任意一种或两种组合;
另所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,位于同一方向上的所述被覆层的截面积占该铜基引线截面积的0.04%~0.2%,且所述被覆层外表面上含有的铜浓度为20at%~70at%,所述被覆层的RMS(root mean square)表面光洁度为1.0nm~4.0nm。
本发明的有益效果是:本发明中的铜基引线包括芯材和包覆于所述芯材外表面上的被覆层,其中,所述芯材为由含杂质的铜、以及微量合金元素组合制成的合金体,该微量合金元素可以为Ag、Au、Pd和Pt中的任意一种或多种组合,也可以为Al和Mg中的任意一种或两种组合;所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,另位于同一方向上的所述被覆层的截面积为占该铜基引线截面积的0.04%~0.2%,且所述被覆层外表面上含有的铜浓度为20at%~70at%,所述被覆层的RMS表面光洁度为1.0nm~4.0nm,从而使该铜基引线不仅具有良好的高温高湿可靠性、粘合性,而且还能够有效防止芯片损坏现象,大大提高了铜基引线以及半导体封装结构的产品良率。
附图说明
图1为本发明所述铜基引线的制造方法流程图;
图2(a~d)为本发明所述铜基引线的结球表面在扫描电子显微镜下的形状图片;
图3(a~d)为本发明所列举的部分实施例中的铜基引线的特性变化图表。
具体实施方式
下面参照附图对本发明的优选实施例进行详细说明。本发明的实施例旨在更全面地为在该技术领域中拥有常规知识的技术人员详解本发明的技术思想,且本发明的实施例可以变形为多种不同形态,并不局限于如下实施例。
一、制作铜基引线
图1示出了本发明所述铜基引线的制造方法流程;表1示出了本发明实施例1~30和对比例1~5中所述芯材的组份;表2示出了本发明实施例31~53和对比例6~7中包覆有被覆层的铜基引线的结构。
所述铜基引线的制造方法由如下几个阶段组成:即,S10:准备芯材的阶段;S12:对所述芯材的外表面进行预处理的阶段;S14:在所述芯材的外表面上形成被覆层的阶段;S16:对形成有所述被覆层的所述芯材进行拉丝处理,以形成引线的阶段。
S10:准备芯材的阶段,所述芯材可选用为纯度为99.999%的铜材;也可选用为本发明中所述的由含杂质的铜、以及微量合金元素组合制成的合金体,其中,所述合金元素可以是银(Ag)、黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素,也可以是铝(Al)和镁(Mg)中的至少一种元素。当所述合金元素为银(Ag)、黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素时,其含量可占整个芯材的约0.1wt%~3.5wt%范围内;当所述合金元素为铝(Al)和镁(Mg)中的至少一种元素时,其含量可占整个芯材的约0.03wt%~0.7wt%范围内。
S12:对所述芯材的外表面进行预处理的阶段,可利用等离子清洗所述芯材的外表面,而上述等离子则可利用真空等离子装置或利用大气压等离子装置得以形成,且为了生成这种等离子所使用的电力范围约在5W~100W范围内。
除利用等离子清洗外,所述芯材也可通过脱脂工序或酸洗工序予以清洗。
在本发明所列举的实施例和对比例中,对所述芯材的外表面进行预处理的阶段,当所述芯材外表面上包覆有被覆层时,所述被覆层中可含有一定浓度的铜元素。例如:利用大气压等离子装置在所述芯材的外表面上实施等离子蚀刻处理,以去除所述芯材外表面上存留的氧化膜或不纯物质,便于调整被覆层与芯材之间的扩散,并调整铜元素在被覆层表面上的扩散程度。所述被覆层外表面上的铜浓度可通过此后说明的热处理工序效果的上升作用达到20at%~70at%。当所述被覆层的外表面具有一定的铜浓度时,可诱导铜及所述合金元素与被覆层之间的完全固溶,以在形成结球时便于熔融,进而使熔融的结球形状具有突出的陈旧性能,并在1次粘合时,与芯片之间具有均匀的接触面,以提高粘合性能的均衡性。
S14:在所述芯材的外表面上形成被覆层的阶段,所述被覆层可环绕包覆在所述芯材的外表面上。
所述被覆层可通过电解镀金、无电解镀金、蒸发(evaporation)或蒸镀(deposition)等方法得以形成。在此,所述被覆层中可具有黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素和不可避免的杂质。例如:被覆层中可仅含有钯(Pd)元素。再如,还可采用含有钯元素的弱碱性镀金溶液实施镀金工序,在芯材外表面上形成一定厚度的被覆层。在本发明所列举的实施例中,所述被覆层的厚度可达5nm~15nm。
S16:对形成有所述被覆层的所述芯材进行拉丝处理,以形成引线的阶段,可利用拉丝装置对形成有所述被覆层的所述芯材进行拉丝处理,以减少所述芯材及所述被覆层的截面积。据此,最终形成的铜基引线直径可达12μm~25μm,而被覆层则可占铜基引线截面积的0.04%~0.2%。
S18:对所述引线的表面进行预处理的阶段,可增加引线的表面光洁度。利用大气压等离子装置在所述引线的表面实施等离子蚀刻处理,以增加所述引线表面的光洁度,使所述引线可拥有约1.0nm~4.0nm的RMS表面光洁度。当所述铜基引线具有一定的表面光洁度时,与具有光滑表面的引线相比,可提供更大的表面面积,故在将引线粘合于印制电路板等机板上的2次粘合工序中,能够增加引线与印制电路板之间的摩擦力,进而能够减少2次粘合不良率,并能够提高2次粘合的作业效率。
此外,所述铜基引线的制造方法还可包括有对选择性拉丝的引线进行热处理的阶段。该热处理阶段中的温度可达400℃~700℃。该热处理工序可缓解通过拉丝工序拉丝的引线加工硬化现象。如上所述,该热处理工序可彻底地去除残留在引线表面上的不纯物质。另在该热处理工序中被覆层内的钯(Pd)等元素可扩散至芯材内部,因此随着实施该热处理工序的热处理时间、周边气体及温度的不同,被覆层外表面上的铜浓度也会有所不同。
通过上述工序的实施,形成本发明所述的铜基引线。此外,还可根据本发明中所列举的实施例和对比例条件,选择性地适用上述工序阶段。例如,本发明对比例2~5中的引线制造工序,可略去在所述芯材的外表面上形成被覆层的阶段(S14)。同样,在本发明对形成有被覆层的实施例的引线制造工序,也可略去对拉丝引线进行热处理的阶段。
表1制作所述芯材的各实施例及对比例中的组份
单位:重量百分比(wt%)
表2形成有被覆层的铜基引线的结构
表1所示的实施例1~30和对比例1~5中,引线芯材可采用纯度为99.999%的铜材;也可采用本发明所述的由含杂质的铜、以及微量合金元素组合制成的合金体,所述合金元素可以是银(Ag)、黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素,也可以是铝(Al)和镁(Mg)中的至少一种元素。
表2所示的实施例31~53和对比例6~7中,所述被覆层为具有截面积比率约0.025%~0.3%的黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素,这相当于最终形成的铜基引线直径约为12μm~25μm,而被覆层的厚度则为5nm~15nm时的多种截面积比率。
二、铜基引线的性能测试结果及说明
下面将对表1和2中本发明所列举实施例和对比例的高湿可靠性及粘合特性测试方法及结果进行详细说明。
本发明所采用的测试方法为:①对根据不同条件制成的引线线端进行电弧加热处理,以形成直径为铜线直径的2倍大小的结球,并将所述结球粘合于衬垫上,然后利用键合拉力测试仪(bond pull tester、Dage 4000)对1次粘合的性能进行测量。②通过超声波粘合处理的方式,将引线粘合在引线框架上,然后利用键合拉力测试仪,对其进行50000次的测量,以完成2次粘合的不良率。③同时在进行1次粘合测试时,又通过对半导体芯片表面或衬垫上部出现剥离、芯片成坑(chipcratering)现象等物理性损毁的现象,以共计500次的发生损毁现象的比率,体现出了芯片损坏率。④还通过将不同条件的引线浸泡于酸性溶液当中,经过一定时间后,达到初始重量的70%时测量其性能的方法,对引线的耐氧化性进行了测量。⑤对于引线的高湿可靠性,将不同条件的引线粘合而成的半导体封装装入uHAST(unbiased Highly Accelerated temperature and humidity Stress Test、130℃/85%相对湿度)室内,在分别经过96个小时、300个小时及500个小时后,通过电气测试的接触测试(open-short),将电阻值比初始电阻值上升
20%以上的引线定为不良产品。⑥对于结球陈旧性,按不同条件,形成直径为铜线直径的2倍大小的结球后,利用光学显微镜及扫描电子显微镜(SEM)进行观测,并根据结球的球形程度及表面形状,划分为A(最高)、B(高)、C(中)及D(低)的等级。
表3示出了对表1中所述芯材的各实施例及对比例进行各种性能测试的结果;表4示出了对表2中形成有被覆层的铜基引线的各实施例及对比例进行性能测试的结果。
表3表1中所述芯材的各实施例及对比例的性能测试结果
表4表2中形成有被覆层的铜基引线的各实施例及对比例的性能测试结果
如表1所示,铜基引线的芯材可以为由含杂质的铜、以及微量合金元素组合制成的合金体,在本发明列举的实施例中,所述合金元素可以是银(Ag)、黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素,也可以是铝(Al)和镁(Mg)中的至少一种元素。当所述合金元素为银(Ag)、黄金(Au)、钯(Pd)和白金(Pt)中的至少一种元素时,其含量可占整个芯材的约0.1wt%~3.5wt%范围内;当所述合金元素为铝(Al)和镁(Mg)中的至少一种元素时,其含量可占整个芯材的约0.03wt%~0.7wt%范围内。例如:所述合金元素可以为1种元素,如芯材中含有0.5wt%的白金(Pt),铜余量(如表1中的实施例3所示);所述合金元素可以是多种元素组合,如芯材中含有银(Ag)0.3wt%、黄金(Au)0.3wt%、钯(Pd)0.3wt%及白金(Pt)0.3wt%,铜余量(如表1中的实施例14)。
与芯材仅含有铜元素相比(对比例2~5),包含约0.3wt%~2.0wt%范围的合金元素会更能提高芯材的化学稳定性,故在高温、高湿条件下,也能成功防止芯材腐蚀,进而提高整体铜基引线的可靠性能。此外,形成于半导体芯片上的衬垫,如在铝垫上粘合铜基引线的工序中,可形成稳定的中间化合物,据此增加衬垫和结球(free air ball)之间的粘合强度,并能有效提高1次粘合特性。关于合金元素含量对高温、高湿特性及1次粘合特性的作用将在此后予以更详细的说明。
但是,当芯材仅含有铜元素时,该芯材可具有约为1.0nm~4.0nm的RMS(root meansquare)表面光洁度(如表2中的对比例2~5),例如,当芯材中含有99.999%的铜时,其具有3.0nm的RMS表面光洁度;当芯材具有约为1.0nm~4.0nm的RMS表面光洁度时,其与本发明所述具有约小于1.0nm的RMS表面光洁度的芯材相比(如表1中的实施例1~30),其表面更加粗糙,并会加大芯材的表面积,据此,在将铜基引线粘合于印制电路板等机板上的2次粘合工序中,会增加铜基引线与印制电路板之间的摩擦力,以减少2次粘合的不良率,并提高2次粘合的作业效率。
因此,本发明所述含有合金元素的芯材的外表面上还可包覆有一被覆层(如表2所示),所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,表4提供了在本发明表2所示的包覆有被覆层的铜基引线的性能测试结果。
在本发明中,所述被覆层均匀环绕包覆于芯材的外表面上,且位于同一方向上的所述被覆层的截面积占铜基引线截面积的0.04%~0.2%(最佳),例如:当芯材采用直径为12μm~25μm的线状材料时,所述被覆层的厚度可达约5nm~15nm。在此,所述被覆层的截面积比率越大,环绕芯材的被覆层就会越厚,而被覆层的截面积比率越小,则被覆层就会越薄。当被覆层以所定的厚度环绕于芯材外表面上时,铜基引线表面上将会分布化学稳定性高的金属,故能有效提高铜基引线的高湿可靠性及耐氧化性。但是,当被覆层过厚时,在形成1次粘合所需结球的过程中,铜及被覆层将会很难形成稳定的固溶体,因此会减少结球陈旧性,并会降低1次粘合性能。本发明中的铜基引线采用具有0.04%~0.2%截面积比率的被覆层,不仅能够提高所述铜基引线的高湿可靠性能,同时还能够提高1次粘合特性。
此外,从表4中可示出,所述被覆层外表面上含有的铜浓度最佳为20at%~70at%。例如:当所述被覆层中含有钯(Pd)元素时,钯(Pd)的浓度可以是30at%,而铜浓度则可以是70at%。当由钯(Pd)等元素组成的被覆层完全环绕芯材,且被覆层表面上的铜浓度为0at%~20at%时,不完全固溶体的形成会导致熔融的结球陈旧性能不够明显。但当如本发明实施例所示,当被覆层外表面含有约为20at%~70at%的铜浓度时,在1次粘合所需的引线熔融工序中,可诱导铜及所述合金元素的完全固溶,以在形成结球时便于熔融,进而使熔融的结球形状具有突出的陈旧性能。
图2(a~d)是本发明所述铜基引线的结球表面在扫描电子显微镜(scanningelectron microscopy)下的形状图片。
如图2(a)是因结球陈旧性突出而被划分为“A(最高)”级的结球表面示意图,这种结球的表面光滑,其形状近似球形。图2(b)中所示的结球被划分为结球陈旧性“B(高)”级,它具有相对光滑的表面及相对类似于球形的形状。图2(c)中所示的结球被划分为结球陈旧性“C(中)”级,其部分表面带有凹痕(dent)或凹处(recess)。图2(d)中所示的结球被划分为结球陈旧性“D(低)”级,其部分表面带有突出部(protrusion),形状多少偏离了球形。
如表5所示,本发明实施例14及实施例46被划分为结球陈旧性O|“A(最高)”级,并呈现出极为突出的结球陈旧性能。实施例14及实施例46的引线芯材中含有0.3wt%的银(Ag)、0.3wt%的黄金(Au)、0.3wt%的钯(Pd)以及0.3wt%的白金(Pt)的合金元素,其余为铜及不可避免的杂质。如上所述,当本发明中的引线芯材包含银(Ag)、黄金(Au)、钯(Pd)及白金(Pt)等合金元素时,结球的形状近似球形,其结球陈旧性能得以提高,进而使1次粘合性能也得到明显提高。
此外,本发明实施例46的引线芯材中含有0.3wt%的银(Ag)、0.3wt%的黄金(Au)、0.3wt%的钯(Pd)以及0.3wt%的白金(Pt)等合金元素,其余为铜及不可避免的杂质,并将截面积比率为0.1%的钯(Pd)用作被覆层。此时,引线芯材呈现出最高级别的突出结球陈旧性能,而且其2次粘合不良率及耐氧化性均比对比例1或实施例14中的引线芯材提高了许多。即实施例46中的引线结球陈旧性、1次粘合特性、2次粘合不良率耐氧化性、高湿可靠性特性均呈现出极为突出的结果,这是因为引线的芯材乃至被覆层中均分布有化学稳定性能突出的金属,据此遏制包括铜元素的芯材氧化,并有效提高了芯材的可靠性能。
表5
图3(a~d)是在本发明所列举的实施例和对比例当中,关于各种引线的特性变化图表。图3(a~d)中的实验数据为表1-4中记载的实施例和对比例的特性示例,在此将以实验数据为基础,审议芯材及被覆层在不同条件下的特性变化。
图3a是在本发明所列举的实施例和对比例当中,根据引线表面光洁度的2次粘合不良率及结球陈旧性示意图。如图3a所示,本发明的对比例2~5的芯材中不含有其它合金元素,而只含有铜及不可避免的杂质。对比例2~5中的引线分别拥有2、3、4及5nm的RMS表面光洁度,而对比例1中的引线则拥有0.9nm的RMS表面光洁度。
如图3a所示,随着表面光洁度的提高,2次粘合的不良率就会随之下降。这是因为在对引线实施等离子处理以提高其表面光洁度时,引线与粘合衬垫之间的摩擦力就会增加,以至于在引线的直径和工序利差变小的情况下,仍能减少作业不良率。此外,当RMS表面光洁度为1nm~4nm时,其结球陈旧性能突出,但在RMS表面光洁度为5nm时,引线的结球陈旧性能反而会降低。据此,本发明中的引线可具有1.0nm~4.0nm的表面光洁度。据此,使得所述引线的结球陈旧性突出,降低2次粘合不良率,并拥有突出的粘合特性。
图3b是根据芯材中含有的合金元素种类及形成模式的高湿可靠性及芯片损坏率示意图。在图3b中,图示了通过改变芯材的形成模式,仅添加1种合金元素的本发明实施例1~13及对比例1。例如,含有0.1wt%的钯(Pd)及其余成分为铜元素的本发明实施例1与“Pd0.1”同时予以图示。
如图3b所示,芯材中含有银(Ag)、黄金(Au)、钯(Pd)及白金(Pt)中的至少一种元素时,其高湿可靠性能得到明显提高。例如,芯材中含有0.3wt%以上的钯(Pd)元素时,在高温、高湿可靠性测试条件下经过96个小时后,不良发生率为0%。此外,在高温、高湿可靠性测试条件下经过300、500个小时后,不良发生率均达到0%,这意味着芯材中分别含有0.5wt%、0.8wt%以上的钯(Pd)元素。同时,在合金元素的含量增至2.0wt%以上时,会发生芯片成坑等的芯片毁损现象,并会导致芯片损坏率上升。如上所述,这是因为合金元素与铜元素共同形成稳定的固溶体,以提高高温、高湿特性,但在合金元素的含量过大时,结球陈旧性能反而会降低,并增加结球的硬度,致使在进行粘合处理时,底部的衬垫与结球之间的粘合效果不佳或造成底部的衬垫损坏。如实施例9~13所示,当芯材中含有1.5wt%以上的钯(Pd)元素时,可减少1次粘合性能,而从含有2.5wt%以上的钯(Pd)元素时起,将会发生芯片损坏现象。本发明实施例的引线中含有约为0.3wt%~2.0wt%的合金元素,可在96个小时内拥有突出的高湿可靠性,并能有效防止芯片损坏现象;而在含有0.5wt%~1.5wt%的合金元素时,则可在300个小时内拥有突出的高温、高湿可靠性,并拥有4.0gf以上的1次粘合性能;且在含有0.8wt%~1.2wt%的合金元素时,将会在500个小时内拥有突出的高温、高湿可靠性,并拥有5.0gf以上的1次粘合性能。
图3c是根据形成被覆层的引线表面铜浓度的2次粘合不良率及结球陈旧性示意图。在图3c中,图示了本发明实施例33~35、实施例38~41中引线的2次粘合不良率及结球陈旧性测量数据。图示的引线芯材含有铜及不纯物质,而被覆层内则含有钯元素,且被覆层的截面积相当于引线截面积的0.1%,分别在被覆层表面拥有0at%、10at%、20at%、45at%、70at%、80at%及90at%的铜浓度。在此,通过AES深度剖面分析法,测量了被覆层表面的铜浓度。
如图3c及表6所示,当被覆层表面的铜浓度增至70at%时,引线的2次粘合不良率将会维持一定水准,其范围在100ppm~160ppm内,与对比例1的9980ppm相比,2次粘合不良率得以明显降低。此外,当被覆层表面的铜浓度增至80at%以上时,引线的2次粘合不良率将会增至780ppm。这与对比例1相比,虽然是明显低的水准,但由于被覆层表面的铜浓度过多,且外皮层的金属浓度过少,从而导致表面上留存外皮层,以至表面的硬度上升,继而导致2次粘合性能下降。
此外,被覆层表面铜浓度的增加,可提高结球的陈旧性和1次粘合性能。这仍旧是因为铜浓度的增加,便于铜与合金元素之间形成完全熔融体,进而在形成结球时,更加近似于球形。在此,芯片损坏率及高湿可靠性不受芯片表面铜浓度变化的影响,在所有的本发明实施例当中,均呈现出突出的特性,且在表面铜浓度为0%~80%时,其耐氧化性能极为突出。本发明中的引线被覆层表面在拥有约为20at%~70at%的铜浓度时,其结球陈旧性、粘合特性及高湿可靠性极为突出。
表6
表7是关于根据被覆层厚度的粘合特性及高湿可靠性的列表。如表7所示,被覆层的截面积比率越大,即随着被覆层厚度的增加,2次粘合不良率会随之减少,且耐氧化性及高湿可靠性会得以增加。但当被覆层的截面积比率为0.3%以上时,芯片损坏率将会增至1.4%,并会导致1次粘合性能降低。如上所述,当被覆层中形成厚厚的化学稳定性大的钯(Pd)等金属元素时,其硬度将会增加,且高湿可靠性得以提高,但若被覆层过厚,就会在形成结球时,对形成完全固溶体起到妨碍作用,以至降低1次粘合特性,并会导致芯片成坑等芯片损坏现象。本发明中的引线拥有截面积比率约为0.04%~0.2%的被覆层,其粘合特性极为突出,且高湿可靠性得到了明显提高。
表7
图3d是引线中添加铝(Al)及镁(Mg)元素时的高湿可靠性及1次粘合性能示意图。在图3d中,图示了本发明实施例16~21中的引线。
如图3d所示,铝(Al)及镁(Mg)的添加量越大,就越能提高高湿可靠性及1次粘合性能。同时,在铝(Al)及镁(Mg)的添加量达到0.5wt%以上时,即可减低1次粘合性能。由于本发明中的引线含有约为0.05wt%~0.5wt%的铝(Al)或镁(Mg),因此拥有极为突出的高湿可靠性及粘合特性。
以上所举的实施例仅用以说明本发明的组成及功效,并非因此来拘限本发明的专利范围,故举凡所有等效结构的改变及不脱离本发明的类似修改,均隶属于本发明的专利范畴。

Claims (9)

1.一种铜基引线,包括芯材,所述芯材为由含杂质的铜、以及微量合金元素组合制成的合金体;其特征在于:按重量百分比计,该微量合金元素为0.1wt%~3.5wt%的A组合金元素和0.03wt%~0.7wt%的B组合金元素中的一种,其中,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合,该B组合金元素为Al和Mg中的任意一种或两种组合;在所述芯材的外表面上还包覆有一层被覆层,所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,另位于同一方向上的所述被覆层的截面积占该铜基引线截面积的0.04%~0.2%,所述被覆层外表面上含有的铜浓度为20at%~70at%,且所述被覆层的RMS表面光洁度为1.0nm~4.0nm;
所述铜基引线的制造方法,由如下几个阶段组成:
S10:准备芯材的阶段:所述芯材选用为由含杂质的铜、以及微量合金元素组合制成的合金体,其中,所述合金元素为Ag、Au、Pd和Pt中的至少一种元素,或者所述合金元素为Al和Mg中的至少一种元素;当所述合金元素为Ag、Au、Pd和Pt中的至少一种元素时,其含量占整个芯材的0.1wt%~3.5wt%范围内;当所述合金元素为Al和Mg中的至少一种元素时,其含量占整个芯材的0.03wt%~0.7wt%范围内;
S12:对所述芯材的外表面进行预处理的阶段:利用等离子或者脱脂工序或酸洗工序清洗所述芯材的外表面,上述等离子利用真空等离子装置或利用大气压等离子装置得以形成;
S14:在所述芯材的外表面上形成被覆层的阶段:通过电解镀金、无电解镀金或蒸镀方法在所述芯材的外表面上包覆有一层被覆层,所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,所述被覆层的厚度达到5nm~15nm;
S16:对形成有所述被覆层的所述芯材进行拉丝处理,以形成铜基引线的阶段:利用拉丝装置对形成有所述被覆层的所述芯材进行拉丝处理,以减少所述芯材及所述被覆层的截面积,最终形成的铜基引线直径达12μm~25μm,且位于同一方向上的所述被覆层的截面积占该铜基引线截面积的0.04%~0.2%,所述被覆层外表面上含有的铜浓度为20at%~70at%;
S18:对所述铜基引线的表面进行预处理的阶段:利用大气压等离子装置在所述铜基引线的表面实施等离子蚀刻处理,以增加所述铜基引线表面的光洁度,使所述铜基引线拥有1.0nm~4.0nm的RMS表面光洁度。
2.根据权利要求1所述的铜基引线,其特征在于:所述芯材具有以下组份,按重量百分比计:A组合金元素0.3wt%~2.0wt%,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合;铜余量。
3.根据权利要求2所述的铜基引线,其特征在于:所述芯材具有以下组份,按重量百分比计:A组合金元素0.5wt%~1.5wt%,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合;铜余量。
4.根据权利要求3所述的铜基引线,其特征在于:所述芯材具有以下组份,按重量百分比计:A组合金元素0.8wt%~1.2wt%,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合;铜余量。
5.根据权利要求1-4中任一项所述的铜基引线,其特征在于:该A组合金元素为Pd元素。
6.根据权利要求1-4中任一项所述的铜基引线,其特征在于:按重量百分比计,该A组合金元素为0.3wt%Ag、0.3wt%Au、0.3wt%Pd和0.3wt%Pt的组合。
7.根据权利要求1所述的铜基引线,其特征在于:所述芯材具有以下组份,按重量百分比计:B组合金元素0.05wt%~0.5wt%,该B组合金元素为Al和Mg中的任意一种或两种组合;铜余量。
8.根据权利要求4或7所述的铜基引线,其特征在于:所述被覆层的材质为Pd。
9.一种载有铜基引线的半导体封装结构,其特征在于:位于该半导体封装结构中的铜基引线包括芯材和包覆于所述芯材外表面上的被覆层,所述芯材为由含杂质的铜、以及微量合金元素组合制成的合金体,按重量百分比计,该微量合金元素为0.1wt%~3.5wt%的A组合金元素和0.03wt%~0.7wt%的B组合金元素中的一种,其中,该A组合金元素为Ag、Au、Pd和Pt中的任意一种或多种组合,该B组合金元素为Al和Mg中的任意一种或两种组合;
另所述被覆层的材质为Au、Pd和Pt中的任意一种或多种组合,位于同一方向上的所述被覆层的截面积占该铜基引线截面积的0.04%~0.2%,且所述被覆层外表面上含有的铜浓度为20at%~70at%,所述被覆层的RMS表面光洁度为1.0nm~4.0nm。
CN201410040778.5A 2014-01-28 2014-01-28 铜基引线及载有铜基引线的半导体封装结构 Active CN103745963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410040778.5A CN103745963B (zh) 2014-01-28 2014-01-28 铜基引线及载有铜基引线的半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410040778.5A CN103745963B (zh) 2014-01-28 2014-01-28 铜基引线及载有铜基引线的半导体封装结构

Publications (2)

Publication Number Publication Date
CN103745963A CN103745963A (zh) 2014-04-23
CN103745963B true CN103745963B (zh) 2016-09-28

Family

ID=50502973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410040778.5A Active CN103745963B (zh) 2014-01-28 2014-01-28 铜基引线及载有铜基引线的半导体封装结构

Country Status (1)

Country Link
CN (1) CN103745963B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925992A (zh) * 2009-03-17 2010-12-22 新日铁高新材料株式会社 半导体用接合线
CN102130067A (zh) * 2010-12-31 2011-07-20 四川威纳尔特种电子材料有限公司 一种表面镀钯键合铜丝
TW201207129A (en) * 2010-08-05 2012-02-16 jin-yong Wang Cooper bonding wire used in encapsulation and manufacturing method thereof
CN103219246A (zh) * 2013-03-01 2013-07-24 溧阳市虹翔机械制造有限公司 一种镀钯镀银的双镀层键合铜丝的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610291B2 (en) * 2006-08-31 2013-12-17 Nippon Steel & Sumikin Materials Co., Ltd. Copper alloy bonding wire for semiconductor device
JP4904252B2 (ja) * 2007-12-03 2012-03-28 新日鉄マテリアルズ株式会社 半導体装置用ボンディングワイヤ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925992A (zh) * 2009-03-17 2010-12-22 新日铁高新材料株式会社 半导体用接合线
TW201207129A (en) * 2010-08-05 2012-02-16 jin-yong Wang Cooper bonding wire used in encapsulation and manufacturing method thereof
CN102130067A (zh) * 2010-12-31 2011-07-20 四川威纳尔特种电子材料有限公司 一种表面镀钯键合铜丝
CN103219246A (zh) * 2013-03-01 2013-07-24 溧阳市虹翔机械制造有限公司 一种镀钯镀银的双镀层键合铜丝的制造方法

Also Published As

Publication number Publication date
CN103745963A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
US8299356B2 (en) Bonding wire for semiconductor devices
US8815019B2 (en) Bonding wire for semiconductor
JP4554724B2 (ja) 半導体装置用ボンディングワイヤ
US7820913B2 (en) Bonding wire for semiconductor device
KR101742450B1 (ko) 반도체 장치용 본딩 와이어
JP5497360B2 (ja) 半導体用ボンディングワイヤー
US20120118610A1 (en) Bonding wire for semiconductor
JPWO2009072525A1 (ja) 半導体装置用ボンディングワイヤ
JP4885117B2 (ja) 半導体装置用ボンディングワイヤ
KR101633414B1 (ko) 반도체 장치용 본딩 와이어 및 그 제조 방법
JP5417647B2 (ja) 複合銀ワイヤ
JP5222340B2 (ja) 半導体装置用ボンディングワイヤ
KR101366688B1 (ko) 구리계 본딩 와이어 및 이를 포함하는 반도체 패키지
CN103745963B (zh) 铜基引线及载有铜基引线的半导体封装结构
KR101251011B1 (ko) 구리계 본딩 와이어 및 이를 포함하는 반도체 패키지
EP3007216B1 (en) Bonding wire for use with semiconductor devices and method for manufacturing said bonding wire
TW201348466A (zh) 用於製造供測試針使用之線材的銠合金
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP5293728B2 (ja) ボンディングワイヤ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215301 room 5, 138 Chenghu Road, Kunshan Development Zone, Suzhou, Jiangsu.

Patentee after: Ming Kai electronic (Kunshan) Limited by Share Ltd

Address before: 215301 Kunshan Development Zone, Suzhou City, Jiangsu Province, north side of Peng Long Honghu Road, west of Xinxing road.

Patentee before: Ming Electronics (Kunshan) Co., Ltd. Kaiyi