CN103703559B - 配线基板及封装件、以及电子装置 - Google Patents

配线基板及封装件、以及电子装置 Download PDF

Info

Publication number
CN103703559B
CN103703559B CN201380002166.0A CN201380002166A CN103703559B CN 103703559 B CN103703559 B CN 103703559B CN 201380002166 A CN201380002166 A CN 201380002166A CN 103703559 B CN103703559 B CN 103703559B
Authority
CN
China
Prior art keywords
substrate
base plate
plate bottom
dyke
bellying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380002166.0A
Other languages
English (en)
Other versions
CN103703559A (zh
Inventor
有川秀洋
寺尾慎也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN103703559A publication Critical patent/CN103703559A/zh
Application granted granted Critical
Publication of CN103703559B publication Critical patent/CN103703559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种配线基板及具备该配线基板的封装件、以及电子装置，即便在向配线基板接合盖体之际，也能够防止在配线基板上产生裂缝。配线基板具有：在一方的主面具有电子部件(9)的搭载面(1aa)的基板底部(1a)；以围绕搭载面(1aa)的方式设置在基板底部(1a)上的基板堤部(1b)；设置在基板底部(1b)的主面与基板堤部(1b)的侧面相交的部位(角部(1c))且与基板底部(1a)及基板堤部(1b)形成为一体的鼓出部(5)。

Description

配线基板及封装件、以及电子装置
技术领域
本发明涉及一种需要气密密封的配线基板及封装件、以及电子装置。
背景技术
作为需要气密密封的电子部件的例子，可举出晶体振荡器等晶体适用产品、闪速存储器等半导体元件或者MEMS(Micro Electro Mechanical Systems)、SAW(SurfaceAccoustic Wave(表面弹性波))器件等。上述各产品均是为了保护元件免于受到外部空气的影响而收纳在陶瓷封装件等的箱体中并进行气密密封。
图11是表示用于搭载显示电子部件的现有的陶瓷制的封装件(以下，存在称为陶瓷封装件的情况。)的一例的分解立体图。用于搭载晶体适用产品等电子部件的陶瓷封装件构成为，在陶瓷基板101的表面形成有导体102而构成配线基板，且用于对实装于该导体102的表面的电子部件(例如，晶体振荡器)105进行气密密封的金属构件107(此处为盖体107)借助涂敷于包镀金属层103的银焊料等接合构件109而被接合。
近年来，便携式电话、IC卡等电子装置正在普及，但这些电子装置越来越要求小型化、薄型化或者高性能化，为此，组装在这些电子装置中的电子部件105、用于收纳该电子部件105的陶瓷封装件也要求进一步的小型化、薄型化(例如，参考专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2001-196485号公报
发明概要
发明要解决的课题
但是，在使陶瓷封装件小型化的情况下，需要使构成陶瓷基板101的基板底部101A的厚度t、将陶瓷基板101与盖体107接合起来的部分的宽度(图11中为陶瓷基板101的基板堤部101B的宽度W)变窄，但当陶瓷基板101的基板底部101A、基板堤部101B的厚度变薄时，陶瓷基板101本身的强度降低，例如在向陶瓷基板101接合盖体107之际等，存在由于因陶瓷基板101与盖体107之间的热膨胀系数差产生的热应力而导致在陶瓷基板101上容易产生裂缝这样的问题。
发明内容
因而，本发明的目的在于提供一种配线基板及具备该配线基板的封装件、以及电子装置，即便在向配线基板接合盖体之际，也能够抑制在配线基板上产生裂缝。
解决方案
本发明的配线基板的特征在于，所述配线基板具有：基板底部，其在一方的主面具有电子部件的搭载面；基板堤部，其以围绕所述搭载面的方式设置在所述基板底部上；鼓出部，其设置在所述基板底部的所述主面与所述基板堤部的侧面相交的部位，且与所述基板底部及所述基板堤部形成为一体。
本发明的封装件的特征在于，所述封装件具备盖体和上述的配线基板。
本发明的电子装置的特征在于，所述电子装置在上述的封装件中的所述搭载面搭载有电子部件而成，所述盖体以覆盖所述电子部件的方式与所述基板堤部的上表面接合。
发明效果
根据本发明，能够获得一种配线基板及具备该配线基板的封装件、以及电子装置，即便在向配线基板接合盖体之际，也能够抑制在配线基板上产生裂缝。
附图说明
图1是表示本发明的配线基板的一实施方式的立体图。
图2中，(a)是图1所示的配线基板的俯视示意图，(b)是(a)的A-A线剖面示意图。
图3表示本实施方式的陶瓷配线基板的另一方式，是表示使基板底部的角部中的鼓出部的最大宽度比角部间的中央的宽度宽的状态的俯视示意图。
图4表示本实施方式的陶瓷配线基板的另一方式，是表示使基板底部的角部中的鼓出部的宽度比角部间的中央宽且同时将鼓出部的搭载面侧的侧面设为圆弧状的状态的俯视示意图。
图5表示本实施方式的陶瓷配线基板的另一方式，是表示基板底部的角部中的鼓出部的形状在搭载面侧的侧面呈圆弧状的俯视示意图。
图6表示本实施方式的陶瓷配线基板的另一方式，是表示将从基板堤部的侧面到基板底部的主面的鼓出部的表面设为凸状的曲面的状态的剖面示意图。
图7表示本实施方式的陶瓷配线基板的另一方式，是表示基板堤部的内侧的侧面以被覆方式向搭载面侧倾斜的状态的剖面示意图。
图8表示本实施方式的陶瓷配线基板的另一方式，是表示基板堤部的上表面朝向上侧而呈凸状的状态的剖面示意图。
图9是表示本发明的电子装置的一实施方式的分解立体图。
图10是用于制造本实施方式的配线基板的工序图。
图11是表示由陶瓷制的配线基板构成的现有的封装件的一例的分解立体图。
具体实施方式
图1是表示本发明的配线基板的一实施方式的立体图。图2(a)是图1所示的配线基板的俯视示意图，图2(b)是图2(a)的A-A线剖面示意图。作为本发明的配线基板，以下以陶瓷配线基板为例进行详细的说明。
本实施方式的陶瓷配线基板由以下所示的陶瓷基板1构成。
陶瓷基板1由矩形的基板底部1a和设于该基板底部1a的周缘部的基板堤部1b构成，在基板底部1a的表面(搭载面1aa)形成有用于实装电子部件的导体2。
在本实施方式的陶瓷配线基板中，在基板堤部1b的侧面1bb与基板底部1a的搭载面1aa相交的角部1c处沿着搭载面1aa的周缘而形成有鼓出部5，另外，该鼓出部5与基板底部1a及基板堤部1b形成为一体。需要说明的是，该鼓出部5也由陶瓷烧结体形成。
由此，即便向陶瓷配线基板例如对盖体进行接合时那样施加热应力，也能够抑制在陶瓷基板1上产生裂缝。
在该陶瓷配线基板中，在基板底部1a与基板堤部1b大致呈直角相交的部位1c(以下，存在称为角部1c的情况。)设有与基板底部1a及基板堤部1b形成为一体的鼓出部5。因此，作为基板底部1a及基板堤部1b这两者的接合部分的角部1c的厚度变厚。例如，因对盖体进行接合之际的加热而导致陶瓷基板1及盖体的尺寸发生变化，即便基板底部1a欲朝向基板堤部1b侧呈凸出地翘曲、与此同时地基板堤部1b欲向上侧打开地发生变形，由于使作为基板底部1a与基板堤部1b的接合部的角部1c从基板底部1a侧及基板堤部1b两者增厚，因此，该角部1c的强度增加，变形受到抑制，另外，由于能够缓和向角部1c的应力集中，故能够抑制裂缝的产生。
在此，基板堤部1b的侧面1bb与基板底部1a的搭载面1aa相交的部位(角部1c)是指基板底部1a的搭载面1aa的周缘的整个周围的范围。
另外，鼓出部5与基板底部1a及基板堤部1b形成为一体是指构成各部位的陶瓷烧结体烧结而成的状态。在这种情况下，鼓出部5以将角部1c埋入的方式形成。
此外，矩形不局限于长方形等多边形，也包含角部稍稍带有圆角的形状。
图3表示本实施方式的陶瓷配线基板的另一方式，是表示使基板底部1b的角部C中的鼓出部5的最大宽度WC比角部C间的中央处的宽度WL宽的状态的剖面示意图。通常而言，在陶瓷配线基板中，例如在对盖体进行接合之际，在俯视观察陶瓷配线基板时的方向上沿着x方向及Y方向发生变形，但此时，因来自两者的热应力而导致应力集中在角部C。在这样的状态下，在图3所示那样的陶瓷配线基板中，由于基板底部1a的角部C中的鼓出部5的最大宽度WC比角部C间的中央部中的宽度WL宽，因此，陶瓷基板1的基板底部1a的角部C中的角部1c的强度进一步地提高，由此能够进一步地抑制裂缝的产生。
图4表示本实施方式的陶瓷配线基板的另一方式，是表示使基板底部1a的角部C中的鼓出部5的宽度WC比基板底部1a的边L的中央部宽且同时将鼓出部5的搭载面1aa侧的侧面设为圆弧状的状态的剖面示意图。图5表示本实施方式的陶瓷配线基板的另一方式，是表示基板底部1a的角部C中的鼓出部5的宽度WC比基板底部1a的边L的中央部宽且同时基板底部的角部中的鼓出部的形状在搭载面侧的侧面呈圆弧状的剖面示意图。
如图4所示，当使基板底部1a的角部C中的鼓出部5的宽度WC比基板底部1a的边L的中央部宽且同时将鼓出部5的搭载面侧设为圆弧状时，角部C中的鼓出部5的最大宽度WC从角部C朝向边一侧平缓地变窄，从而能够使由鼓出部5产生的约束力从角部C间的边的方向朝向角部C平缓地变化，因此能够更加缓和角部C处的应力集中。进而，如图5所示，不仅是鼓出部5，当还将构成陶瓷基板1的基板底部1a及基板堤部1b的外形设为圆弧状时，能够进一步地缓和向陶瓷配线基板的应力集中，从而能够进一步地减少裂缝的产生。
图6表示本实施方式的陶瓷配线基板的另一方式，是表示将从基板堤部1b的侧面到基板底部1a的主面的鼓出部5的表面S设为凸状的曲面的状态的剖面示意图。在该陶瓷配线基板中，优选鼓出部5以从基板堤部1b的内侧的侧面1bb朝向基板底部1a的搭载面1aa而带有圆角的方式形成。若鼓出部5的表面为带有圆角的状态、换言之鼓出部5的表面为朝上而呈凸状弯曲的曲面时，基板堤部1b的内侧的侧面1bb与鼓出部5的交点的角度θ成为钝角，应力集中得以缓和，因此，能够减小在构成角部5的基板底部1a与基板堤部1b之间产生的应力，从而能够抑制裂缝的产生。
图7表示本实施方式的陶瓷配线基板的另一方式，是表示基板堤部1b的内侧的侧面1bb以被覆方式向搭载面1aa侧倾斜的状态的剖面示意图。
在该陶瓷配线基板中，优选构成陶瓷基板1的基板堤部1b的内侧的侧面1bb从搭载面1aa侧朝向基板堤部1b的上表面侧而以被覆方式向搭载面1aa侧倾斜。若基板堤部1b的内侧的侧面1bb为如此向搭载面1aa侧倾斜的结构，则能够更加抑制基板堤部1b的向外侧的变形。
图8表示本实施方式的陶瓷配线基板的另一方式，是表示基板堤部1bb的上表面U朝向上侧而呈凸状的状态的剖面示意图。在该陶瓷配线基板中，优选基板堤部1b的上表面U朝向上侧而呈凸状。当基板堤部1b的上表面U朝向上侧而呈凸状时，在该基板堤部1b的上表面设有包镀金属层3的情况下，与基板堤部1b的宽度方向的中央部相比，能够使包镀金属层3的厚度在两端侧减薄，因此，能够降低由包镀金属层3带来的热应力的影响，由此能够更加减小基板堤部1b的变形。
本实施方式的陶瓷配线基板能够作为具备图9所示那样的陶瓷制的封装件(以下，称为“陶瓷封装件”)的电子装置的配线基板而适用。在此，本实施方式的陶瓷封装件成为在上述的配线基板设有盖体7的结构。图9是表示本发明的电子装置的一实施方式的分解立体图。本实施方式的电子装置中，在上述的封装件中的搭载面1aa搭载有电子部件9，盖体7以覆盖电子部件9的方式与基板堤部1b的上表面接合。
当作为构成陶瓷封装件的配线基板而适用本实施方式的陶瓷配线基板时，如上所述，本实施方式的陶瓷配线基板具有能够减小由热应力引起的变形这样的效果，因此，在对盖体7进行接合之际，能够相对于陶瓷配线基板而抑制裂缝的产生。
在这种情况下，作为构成陶瓷配线基板的陶瓷基板1、包镀金属层3及盖体7可以采用各种各样的材料，但从机械性强度、耐环境特性等优良的方面考虑，优选在陶瓷基板1中适用氧化铝、在包镀金属层3中适用钼或钨、或者它们的合金、及在盖体7中适用科瓦铁镍钴合金等热膨胀系数比较小的金属构件。
根据本实施方式的陶瓷封装件，能够使包镀金属层3的接合强度和气密性提高，因此，对于构成陶瓷配线基板的陶瓷基板1的基板底部1a及基板堤部1b的厚度较薄且形成于其上表面的包镀金属层3的宽度较窄那样的小型的陶瓷配线基板而言更为适当。其尺寸适于构成陶瓷基板1的基板底部1a及基板堤部1b的平均厚度为0.05～0.15mm的结构。
在此，作为能够搭载于本实施方式的电子装置的电子部件，除了晶体振荡器、闪速存储器等半导体元件以外，还包含SAW器件、MEMS等。
接着，说明制造本实施方式的陶瓷封装件的方法。图10是用于制造本实施方式的陶瓷配线基板的工序图。
首先，在向陶瓷粉末添加有机粘合剂之后，将其通过冲压法、刮刀法、轧制法、注塑法等公知的成形方法，制作成为基板底部1a的生片21a，接着，在该生片21a的表面上形成导体图案23a。
另一方面，对成为基板堤部1b的生片21b实施孔加工，接着，制作在其生片21b的孔22的周围的表面局部地形成导体图案23b的结构。此时，也准备仅形成有孔22的生片25。
接着，在成为基板底部1a的生片21a的形成有导体图案23a的一侧首先层叠仅形成有孔22的生片25，接着在该生片25的上表面侧层叠在孔22的周围的表面形成有导体图案23b的生片21b并使它们紧贴，从而形成图1所示的形状的陶瓷配线基板用的成形体。
在这种情况下，仅形成有孔22(比成为基板堤部1b的生片的孔22小)的生片25在烧成后成为陶瓷配线基板的鼓出部5，不过，作为形成鼓出部5的方法，除了上述那样的采用形成有孔22的生片25以外，也可以使用如下方法：在将导体图案23b形成于孔22的周围的表面的生片21b和成为基板底部1a的生片21a之间涂布热塑性的树脂，在层叠时例如使在孔22的周围的表面形成有导体图案23b的生片21b的一部分变形而向孔22的内侧突出。
在此，作为用于形成生片21a、21b、25的陶瓷粉末，例如可采用向氧化铝粉末中混合硅石粉末、含有锰的氧化物粉末，且氧化铝粉末的比例成为80质量％以上的混合粉末。
作为导体图案23a、23b用的膏剂，可以与陶瓷粉末的烧结温度相匹配地采用各种各样的组成的金属材料，不过，在原始的成形体中采用例如包含80质量％以上的氧化铝粉末的陶瓷粉末的情况下，可以采用钼、钨等高熔点的金属材料。
接着，将制成的陶瓷配线基板用成形体在还原环境中在1300～1600℃的温度下进行烧成。
接着，在获得的陶瓷配线基板的包镀金属层3的表面形成镍的镀膜，并在形成有镍的镀膜的包镀金属层3的表面上借助接合构件7而接合盖体、金属框等金属构件5。
如此制成的陶瓷封装件成为刚性高且在对盖体7进行接合时气密性高的结构。
实施例
接着，对为了确认本发明的效果而进行的实验例进行说明。在这种情况下，制作图9所示的结构的陶瓷封装件并对其进行评价。
首先，作为用于形成陶瓷基板的原料粉末，准备了氧化铝粉末、Mn2O3粉末、SiO2粉末、MgCO3粉末及MoO3粉末。
接着，利用球磨机，将这些原料粉末以氧化铝粉末为主要成分并按照6质量％Mn2O3粉末、6质量％SiO2粉末、0.5质量％MgCO3粉末及0.3质量％MoO3粉末的比率进行添加并混合之后，混合丙烯酸系树脂和甲苯而调整出浆体，然后利用刮刀法制成厚度为150μm的生片。
采用模具在制成的生片中的一部分的生片形成长方形状的开口部。此时用于形成鼓出部的生片(以下，作为第一片。)的开口部的面积比成为基板堤部的生片的开口部的面积小。
接着，对于具有开口部的一部分的生片而言，在其开口部的周围形成在烧成后成为包镀金属层的导体图案(以下，作为第二片。)。另一方面，在生片中的未形成开口部的生片，在层叠时成为开口部的内侧的区域的位置处形成成为用于将电子部件的导体连接起来的导体图案(以下，作为第三片。)。在这种情况下，导体图案采用以钼粉末为主要成分且添加了15质量％氧化铝粉末的材料。
接着，将第三片作为下层，以形成于该第三片的导体图案嵌入第一片及第二片的开口部内的方式进行定位地依次层叠第一片及第二片，在加压加热之后，切断为规定的尺寸，从而制成了表1所示的附图编号的结构的原始的层叠体。需要说明的是，表1的图6、图7及图8的层叠体在加压加热时采用橡皮版印刷机进行制作。
接着，将该层叠体在露点+25℃的氮氢混合环境下进行脱脂之后，接着进行正式烧成。正式烧成在如下的条件下进行，即以180℃/h从1000℃升温至烧成最高温度1350℃，将该温度作为烧成温度而在露点+25℃的氮氢混合环境下保持60分钟之后以180℃/h这样的条件冷却至1000℃为止。
如此获得的陶瓷配线基板的平面面积为2mm×1.6mm、高度为0.2mm、基板底部的平均厚度及基板堤部的平均厚度均为0.1mm。包镀金属层的平均厚度为20μm。
接着，在形成于陶瓷配线基板的包镀金属层的表面形成有镀Ni膜。
接着，在形成有镀Ni膜的陶瓷配线基板的基板堤部的包镀金属层的表面的整面预焊有作为接合构件的银焊料(共晶Ag-Cu焊料)，使银焊料溶融而向包镀金属层中扩散。
接着，进而对形成有银焊料的包镀金属层的表面实施厚度0.2μm的镀金。
接着，在包镀金属层的金镀膜的表面采用银焊料(共晶Ag-Cu焊料)并借助缝焊接合厚度为0.1mm、长度为1.9mm、宽度为1.5mm的科瓦铁镍钴合金(Fe-Ni-Co合金)制的盖体。
对于缝焊而言，为了确认相对于陶瓷配线基板的接缝接合时的裂缝的屈服强度的程度，将通常密封条件设为条件1，将以密封时的输出为条件1的1.5倍而将使裂缝的产生发展的密封条件设为条件2，进而将以输出为条件1的2倍的条件设为条件3，进行了在3条件下的接缝接合。
接着，对于接合有盖体的陶瓷封装件而言，使用立体显微镜对在陶瓷配线基板上产生了的裂缝进行观察。另外，利用He泄漏法来评价气密密封性。He泄漏法是指在0.41MPa的He加压环境中保持2小时之后取出，对在真空环境中检测出的He气体量进行测定，并将1×10-10MPa·cm3/sec以下设为无泄漏。未产生裂缝的试样的He气体量均在1×10-10Mpa·cm3/sec以下。另一方面，确认有裂缝的试样的He气体量超出了5×10-9Mpa·cm3/sec。
表1
由表1的结果清楚地表明，在陶瓷基板的角部未设置鼓出部的试样No.8的裂缝的产生个数在条件1下100个中为3个，在条件2下100个中为8个，进而在条件3下100个中为15个，与其相对地，在陶瓷基板的角部设有鼓出部的试样No.1～7的裂缝的产生个数在条件1及条件2下100个中为0个，在条件3下100个中为4个以下。
试样No.2是使基板底部的角部中的鼓出部的宽度比基板底部的边的中央部的宽度宽的试样，该试样的裂缝产生个数在条件3下100个中为3个。
试样No.3是使基板底部的角部中的鼓出部的宽度比基板底部的边的中央部宽且同时将鼓出部的搭载面侧设为圆弧状的试样，该试样的裂缝产生个数在条件3下100个中为2个。
试样No.4是使基板底部的角部中的鼓出部的宽度比基板底部的边的中央部宽且同时将基板底部及配置于其上表面的基板堤部的角部、以及鼓出部的搭载面侧设为圆弧状的试样，该试样的裂缝产生个数在条件3下100个中为1个。
试样No.5是在试样No.5的结构的基础上还将鼓出部的表面设为圆弧状的试样，在该试样中在任何的密封条件下均未发现裂缝的产生。
试样No.6是相对于试样No.1的结构而使基板堤部的内侧的侧面向搭载面侧倾斜的试样，该试样的裂缝产生个数在条件3下100个中为1个。
试样No.7是相对于试样No.1的结构而使基板堤部的上表面朝向上侧呈凸状的试样，该试样的裂缝产生个数在条件3下100个中为2个。
附图标记说明如下：
1、101······陶瓷基板
1a······基板底部
1aa······搭载面
1b·····基板堤部
1bb·····基板堤部的侧面
1c·····角部
2、102·····导体
3、103·····包镀金属层
5·····鼓出部
7、107·····盖体
9、105·····电子部件
C·····角部
S·····鼓出部的表面
t·····基板底部的厚度(平均厚度)
W·····基板堤部的宽度
WC·····基板底部的角部中的鼓出部的宽度
WL·····沿着基板堤部的鼓出部的角部间的中央部中的宽度
U·····基板堤部1b的上表面

Claims (9)

1.一种配线基板，其特征在于，
所述配线基板具有：
基板底部，其在一方的主面具有电子部件的搭载面；
基板堤部，其以围绕所述搭载面的方式设置在所述基板底部上；
鼓出部，其设置在所述基板底部的所述主面与所述基板堤部的侧面相交的部位，且与所述基板底部及所述基板堤部形成为一体，
所述鼓出部中，从所述基板堤部的侧面到所述基板底部的主面的表面为凸状的曲面。
2.根据权利要求1所述的配线基板，其特征在于，
所述鼓出部配置在所述基板堤部的所述搭载面侧的侧面与所述基板底部的主面相交的部位。
3.根据权利要求2所述的配线基板，其特征在于，
俯视观察所述基板底部时的形状为矩形，并且在该基板底部的周缘配置有所述基板堤部，所述基板底部的角部中的所述鼓出部的最大宽度比所述角部间的中央处的所述鼓出部的宽度宽。
4.根据权利要求3所述的配线基板，其特征在于，
所述基板底部的角部中的所述鼓出部中，俯视观察所述基板底部时的所述搭载面侧的侧面的形状为圆弧状。
5.根据权利要求2至4中任一项所述的配线基板，其特征在于，
所述基板堤部的所述搭载面侧的侧面以被覆方式向所述搭载面侧倾斜。
6.根据权利要求1至4中任一项所述的配线基板，其特征在于，
所述基板堤部的上表面朝向上侧而呈凸状。
7.根据权利要求1至4中任一项所述的配线基板，其特征在于，
在所述基板堤部的上表面具有包镀金属层。
8.一种封装件，其特征在于，
所述封装件具备盖体和权利要求1至7中任一项所述的配线基板。
9.一种电子装置，其特征在于，
所述电子装置在权利要求8所述的封装件中的所述搭载面搭载有电子部件而成，所述盖体以覆盖所述电子部件的方式与所述基板堤部的上表面接合。
CN201380002166.0A 2012-07-27 2013-01-23 配线基板及封装件、以及电子装置 Active CN103703559B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012167194 2012-07-27
JP2012-167194 2012-07-27
PCT/JP2013/051285 WO2014017110A1 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置

Publications (2)

Publication Number Publication Date
CN103703559A CN103703559A (zh) 2014-04-02
CN103703559B true CN103703559B (zh) 2016-08-17

Family

ID=49996931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380002166.0A Active CN103703559B (zh) 2012-07-27 2013-01-23 配线基板及封装件、以及电子装置

Country Status (3)

Country Link
JP (1) JP5680226B2 (zh)
CN (1) CN103703559B (zh)
WO (1) WO2014017110A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016068921A1 (en) 2014-10-30 2016-05-06 Hewlett-Packard Development Company, L.P. Fluid ejection device
WO2016152733A1 (ja) * 2015-03-24 2016-09-29 京セラ株式会社 電子部品収納用基板および電子部品実装パッケージ
JP6555960B2 (ja) * 2015-07-27 2019-08-07 京セラ株式会社 電子部品搭載用パッケージおよび電子装置
KR102077583B1 (ko) * 2016-04-28 2020-02-17 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
JP6952396B2 (ja) * 2018-01-29 2021-10-20 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161736A (ja) * 1987-12-17 1989-06-26 Nec Corp 半導体装置用パッケージ
JPH03108361A (ja) * 1989-09-22 1991-05-08 Hitachi Ltd 半導体集積回路装置
JP2905348B2 (ja) * 1992-11-03 1999-06-14 株式会社住友金属エレクトロデバイス セラミックス基板の製造方法
JP2870351B2 (ja) * 1993-04-23 1999-03-17 株式会社村田製作所 キャビティ付セラミック多層回路基板の製造方法
JP2803636B2 (ja) * 1996-04-26 1998-09-24 日本電気株式会社 半導体集積回路パッケージ及びその製造方法
JP3745828B2 (ja) * 1996-05-02 2006-02-15 古河電気工業株式会社 光半導体素子用パッケージ
JPH10123375A (ja) * 1996-10-18 1998-05-15 Ando Electric Co Ltd 光モジュール用パッケージ
JP3477707B2 (ja) * 2000-06-08 2003-12-10 株式会社大真空 水晶フィルタ
JP2002057236A (ja) * 2000-08-10 2002-02-22 Ngk Spark Plug Co Ltd セラミックパッケージ及びその製造方法
JP3898567B2 (ja) * 2001-07-31 2007-03-28 京セラ株式会社 電子部品収納用パッケージ
JP2005019897A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP4669305B2 (ja) * 2005-03-09 2011-04-13 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP5680226B2 (ja) 2015-03-04
CN103703559A (zh) 2014-04-02
WO2014017110A1 (ja) 2014-01-30
JPWO2014017110A1 (ja) 2016-07-07

Similar Documents

Publication Publication Date Title
CN103703559B (zh) 配线基板及封装件、以及电子装置
US8143717B2 (en) Surface mount package with ceramic sidewalls
US8080872B2 (en) Surface mount package with high thermal conductivity
CN102918767B (zh) 压电振动器件的密封部件及压电振动器件
WO2016157562A1 (ja) パッケージの製造方法及び該方法により製造されるパッケージ
CN103840790A (zh) 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器
CN107408537B (zh) 电子部件收纳用基板以及电子部件安装封装件
JP2005216932A (ja) 配線基板及びその製造方法並びに電気部品
JP2014172100A (ja) 押圧溝形成用スリット刃及びセラミックパッケージの製造方法
CN103840788A (zh) 储能焊陶瓷封装外壳及使用该外壳的晶体振荡器
JP2007048798A (ja) 電子部品収納用セラミックパッケージ
JP2005216930A (ja) 電気部品
JP4071191B2 (ja) 電子部品パッケージ封止用の蓋体
JP6231414B2 (ja) 実装用基板およびそれを用いたパッケージ
JP5922447B2 (ja) 多数個取り配線基板
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2013239555A (ja) 電子部品素子収納用パッケージ及びその製造方法
JP2013026506A (ja) 電子部品収納用パッケージおよび電子装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP2007242990A (ja) セラミックパッケージおよびその製造方法
JP2019133987A (ja) 電子部品収納用基板およびこれを用いたパッケージ
JP6952396B2 (ja) 電子部品収納用基板およびこれを用いたパッケージ
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP4482392B2 (ja) セラミックパッケージ集合体及びセラミックパッケージ
JP2007115792A (ja) セラミックキャップ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant