CN103700752A - 一种垂直结构led芯片的凸点键合结构及工艺 - Google Patents

一种垂直结构led芯片的凸点键合结构及工艺 Download PDF

Info

Publication number
CN103700752A
CN103700752A CN201310665416.0A CN201310665416A CN103700752A CN 103700752 A CN103700752 A CN 103700752A CN 201310665416 A CN201310665416 A CN 201310665416A CN 103700752 A CN103700752 A CN 103700752A
Authority
CN
China
Prior art keywords
substrate
bonding
bump
salient point
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310665416.0A
Other languages
English (en)
Other versions
CN103700752B (zh
Inventor
云峰
郭茂峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Optics Technology Shaanxi Co ltd
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201310665416.0A priority Critical patent/CN103700752B/zh
Publication of CN103700752A publication Critical patent/CN103700752A/zh
Application granted granted Critical
Publication of CN103700752B publication Critical patent/CN103700752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种垂直结构LED芯片的凸点键合结构及工艺，凸点键合结构包括外延片、衬底和凸点阵列结构；凸点阵列结构设置于外延片和衬底之间；所述外延片上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述衬底；或者，所述衬底上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述外延片；凸点阵列结构中填充有丙烯酸类或环氧类树脂。本发明中衬底与外延片键合后形成“占空比结构”键合层，填充键合层后形成稳定键合结构，从而降低外延层与衬底之间的应力。

Description

一种垂直结构LED芯片的凸点键合结构及工艺
技术领域：
本发明涉及半导体发光器件的制备技术领域，特别涉及一种芯片键合工艺。
背景技术：
当前，GaN基LED有两种基本结构：水平结构和垂直结构。近年来，垂直结构LED已成为研究开发的重点。与水平结构LED相比，垂直结构LED通过转移衬底，将GaN基外延层从蓝宝石衬底转移到导电和导热性能良好的衬底材料上，使P、N电极上下分布，电流垂直注入，从而解决水平结构GaN基LED中由于电极平面分布，电流侧向注入导致的如散热不佳、电流分布不均等缺点。
其中，芯片键合工艺是制作垂直结构LED芯片的关键工艺之一，当前主要采用AuSn、Au等合金将外延片与衬底直接键合。由于AuSn、Au等合金、外延片和衬底之间热膨胀系数不同，键合后外延层与衬底间产生较大的应力，给后续激光剥离等工艺带来影响。
发明内容：
本发明的目的在于提供一种垂直结构LED芯片的凸点键合结构及工艺，以降低键合后外延层与衬底之间的应力。
为了实现上述目的，本发明采用如下技术方案：
一种垂直结构LED芯片的凸点键合结构，包括外延片、衬底和凸点阵列结构；凸点阵列结构设置于外延片和衬底之间；所述外延片上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述衬底；或者，所述衬底上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述外延片。
本发明进一步的改进在于：凸点结构为棱锥、棱柱、圆台或圆柱体的一种或几种，凸点的高度在1微米至120微米，凸点的占空比为1:0.03至1:30。占空比为在同一高度处，凸点的宽度与相邻两凸点之间间距的比例。
本发明进一步的改进在于：凸点的高度为1.2微米至80微米，凸点的占空比为1:0.3至1:3。
本发明进一步的改进在于：凸点阵列结构中填充有丙烯酸类或环氧类树脂。
本发明进一步的改进在于：凸点阵列结构中凸点的材质是金、银、铝、铟、锡、镍、铬、钛、铂及其合金的一种或几种。
本发明进一步的改进在于：所述金属镀层为镀金层或镀银层。
一种垂直结构LED芯片的凸点键合结构的制备工艺，所述外延片上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述衬底；包括以下步骤：
1）、在衬底上制备复合金属层（102）；所述衬底为金属衬底或硅衬底；
2）、在复合金属层表面使用光刻胶做周期性光刻图案；
3）、腐蚀复合金属层，露出衬底；
4）、去除光刻图案后，在衬底上形成凸点阵列结构；
5）、凸点阵列结构与外延片上的金属镀层键合；。
本发明进一步的改进在于：还包括以下步骤：6）、在键合后的凸点阵列结构的间隙填充丙烯酸类或环氧类树脂。
一种垂直结构LED芯片的凸点键合结构的制备工艺，所述衬底上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述外延片；包括以下步骤：
1）、在外延片上制作周期性光刻图案，周期性光刻图案围绕形成若干阵列的棱锥、棱柱、圆台或圆柱体空间；所述衬底为金属衬底或硅衬底；
2）、在外延片及光刻图案表面制备复合金属层；
3）、采用去胶溶液去除光刻图案后，形成复合金属层构成的凸点阵列；
4）、凸点阵列结构与衬底上的镀金层键合。
本发明进一步的改进在于：还包括以下步骤：5）、在键合后的凸点间隙内填充丙烯酸类或环氧类树脂。
本发明在外延片或衬底上制备凸点阵列；芯片与衬底键合，形成“占空比结构”键合层；填充键合层，形成稳定结构。
本发明进一步的改进在于：所述的凸点采用圆台或圆柱结构；凸点的材质是金、银、铟、锡其合金的一种或几种；凸点的高度优选1.2微米至80微米；凸点的占空比，在1:0.3至1:3之间。
相对于现有技术，本发明的有益效果如下：衬底与外延片键合后形成“占空比结构”键合层，填充键合层后形成稳定键合结构，从而降低外延层与衬底之间的应力。
附图说明
图1a至图1d是本发明实施例1凸点制备工艺示意图；
图1e是本发明实施例1键合工艺示意图；
图1f是本发明实施例1填充工艺示意图；
图2a至图2d是本发明实施例2凸点制备工艺示意图；
图2e是本发明实施例2键合工艺示意图；
图2f是本发明实施例2填充工艺示意图；
图3a至图3d是本发明实施例3凸点制备工艺示意图；
图3e是本发明实施例3键合工艺示意图；
图3f是本发明实施例3填充工艺示意图；
图4a至图4d是本发明实施例4凸点制备工艺示意图；
图4e是本发明实施例4键合工艺示意图；
图4f是本发明实施例4填充工艺示意图。
具体实施方式
下面结合附图对本发明进一步说明。
实施例1
图1a至1f为用本发明实施例1一种垂直结构LED芯片的凸点键合结构的工艺过程，其具体包括以下步骤：
1）、在金属衬底101上制备复合金属层102，复合金属层102由金、银、铝、铟、锡、镍、铬、钛、铂及其合金的一种或几种制成，复合金属层102可以是混合金属制备的一层，或者是多层结构，比如蒸发0.3微米钛和5微米金；
2）、在复合金属层102表面使用光刻胶做周期性光刻图案103，如图1b所示；
3）、腐蚀复合键合层102金属，露出金属衬底101，如图1c所示；
4）、去除光刻图案103后，在金属衬底101上形成凸点阵列结构，形成凸点键合衬底111，如图1d；凸点结构为棱锥、棱柱、圆台或圆柱体的一种或几种，凸点的高度在1微米至120微米，凸点的占空比的范围在1:0.03至1:30之间；优选的凸点的高度为1.2微米至80微米，优选的凸点的占空比在1:0.3至1:3之间。占空比为在同一高度处，凸点的宽度与相邻两凸点之间间距的比例。
5）、凸点键合衬底111的凸点阵列结构与外延片105上的镀金层104键合，如图1e；
6）、在键合后的凸点阵列结构的间隙填充环氧树脂106，形成稳定的键合结构，如图1f，完成凸点键合工艺全过程。
实施例2
图2a至2f为用本发明实施例2一种垂直结构LED芯片的凸点键合结构的工艺过程，其具体包括以下步骤：
1）、在硅衬底201上制作周期性光刻图案202，周期性光刻图案202围绕形成若干阵列的圆台或圆柱空间；
2）、如图2b（图2b为示意图，复合金属层203的高度应该低于或者与光刻图案202持平），在硅衬底201及光刻图案202表面制备复合金属层203，复合金属层203可以由金、银、铝、铟、锡、镍、铬、钛、铂及其合金的一种或几种，比如电镀0.5微米镍和20微米金锡合金结构；
3）、如图2c所示，采用去胶溶液去除光刻图案202后，形成复合金属层203构成的凸点阵列；进而形成凸点键合衬底222，如图2d所示；凸点结构为棱锥、棱柱、圆台或圆柱体的一种或几种，凸点的高度在1微米至120微米，凸点的占空比的范围在1:0.03至1:30之间；优选的凸点的高度为1.2微米至80微米，优选的凸点的占空比在1:0.3至1:3之间。
4）、如图2e，凸点键合衬底222的凸点阵列结构与外延片205上的镀金层204键合；
5）、在键合后的凸点间隙内填充丙烯酸类树脂206，形成稳定键合结构，图2f，完成凸点键合工艺全过程。
实施例3
图3a至3f为用本发明实施例3一种垂直结构LED芯片的凸点键合结构的工艺过程，其具体包括以下步骤：
1）、在外延片301上制作周期性光刻图案302，周期性光刻图案202围绕形成若干阵列的圆台或圆柱空间；
2）、如图3b（图3b为示意图，复合金属层303的高度应该低于或者与光刻图案302持平），在外延片301及光刻图案302表面制备复合金属层303，复合金属层303可以由金、银、铝、铟、锡、镍、铬、钛、铂及其合金的一种或几种，比如电镀0.5微米铬和10微米铟结构；
3）、如图3c所示，采用去胶溶液去除光刻图案302后，形成凸点阵列；进而形成凸点键合外延片333，如图3d所示；凸点结构为棱锥、棱柱、圆台或圆柱体的一种或几种，凸点的高度在1微米至120微米，凸点的占空比的范围在1:0.03至1:30之间；优选的凸点的高度为1.2微米至80微米，优选的凸点的占空比在1:0.3至1:3之间。
4）、如图3e，凸点键合外延片333的凸点阵列结构与金属衬底305的镀金层304键合；
5）、在键合后的凸点间隙内填充丙烯酸类树脂306，形成稳定键合结构，图3f，完成凸点键合工艺全过程。
实施例4
图4a至4f为用本发明实施例4一种垂直结构LED芯片的凸点键合结构的工艺过程，其具体包括以下步骤：
1）、在外延片401上制备复合金属层402，复合金属层402可以由金、银、铝、铟、锡、镍、铬、钛、铂及其合金的一种或几种，比如蒸发2微米钛和5微米铟；
2）、在复合金属层402表面使用光刻胶做周期性光刻图案403，如图4b所示；
3）、腐蚀复合键合层402金属，露出外延片401，如图4c所示；
4）、去除光刻胶403后，在外延片401上形成凸点阵列结构，外延片401和凸点阵列结构形成凸点键合外延片444，如图4d；凸点结构为棱锥、棱柱、圆台或圆柱体的一种或几种，凸点的高度在1微米至120微米，凸点的占空比的范围在1:0.03至1:30之间；优选的凸点的高度为1.2微米至80微米，优选的凸点的占空比在1:0.3至1:3之间。
5）、凸点键合外延片444的凸点阵列结构与硅衬底405的镀银层404键合，如图4e；
6）、在键合后的凸点阵列结构的间隙填充环氧树脂406，形成稳定的键合结构，如图4f，完成凸点键合工艺全过程。

Claims (10)

1.一种垂直结构LED芯片的凸点键合结构，其特征在于，包括外延片、衬底和凸点阵列结构；凸点阵列结构设置于外延片和衬底之间； 
所述外延片上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述衬底；或者，所述衬底上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述外延片。 
2.根据权利要求1所述的一种垂直结构LED芯片的凸点键合结构，其特征在于，凸点结构为棱锥、棱柱、圆台或圆柱体的一种或几种，凸点的高度在1微米至120微米，凸点的占空比为1:0.03至1:30。 
3.根据权利要求2所述的一种垂直结构LED芯片的凸点键合结构，其特征在于，凸点的高度为1.2微米至80微米，凸点的占空比为1:0.3至1:3。 
4.根据权利要求1所述的一种垂直结构LED芯片的凸点键合结构，其特征在于，凸点阵列结构中填充有丙烯酸类或环氧类树脂。 
5.根据权利要求1所述的一种垂直结构LED芯片的凸点键合结构，其特征在于，凸点阵列结构中凸点的材质是金、银、铝、铟、锡、镍、铬、钛、铂及其合金的一种或几种。 
6.根据权利要求1所述的一种垂直结构LED芯片的凸点键合结构，其特征在于，所述金属镀层为镀金层或镀银层。 
7.权利要求1至6中任一项所述的一种垂直结构LED芯片的凸点键合结构的制备工艺，其特征在于，所述外延片上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述衬底；包括以下步骤： 
1）、在衬底上制备复合金属层（102）；所述衬底为金属衬底或硅衬底； 
2）、在复合金属层表面使用光刻胶做周期性光刻图案； 
3）、腐蚀复合金属层，露出衬底； 
4）、去除光刻图案后，在衬底上形成凸点阵列结构； 
5）、凸点阵列结构与外延片上的金属镀层键合。 
8.权利要求7所述的制备工艺，其特征在于，还包括以下步骤： 
6）、在键合后的凸点阵列结构的间隙填充丙烯酸类或环氧类树脂。 
9.权利要求1至6中任一项所述的一种垂直结构LED芯片的凸点键合结构的制备工艺，其特征在于，所述衬底上设有一层金属镀层，所述凸点阵列结构一端与所述金属镀层键合，另一端连接所述外延片；包括以下步骤： 
1）、在外延片上制作周期性光刻图案，周期性光刻图案围绕形成若干阵列的棱锥、棱柱、圆台或圆柱体空间；所述衬底为金属衬底或硅衬底； 
2）、在外延片及光刻图案表面制备复合金属层； 
3）、采用去胶溶液去除光刻图案后，形成复合金属层构成的凸点阵列； 
4）、凸点阵列结构与衬底上的镀金层键合。 
10.权利要求9所述的制备工艺，其特征在于，还包括以下步骤： 
5）、在键合后的凸点间隙内填充丙烯酸类或环氧类树脂。 
CN201310665416.0A 2013-12-10 2013-12-10 一种垂直结构led芯片的凸点键合结构及工艺 Active CN103700752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310665416.0A CN103700752B (zh) 2013-12-10 2013-12-10 一种垂直结构led芯片的凸点键合结构及工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310665416.0A CN103700752B (zh) 2013-12-10 2013-12-10 一种垂直结构led芯片的凸点键合结构及工艺

Publications (2)

Publication Number Publication Date
CN103700752A true CN103700752A (zh) 2014-04-02
CN103700752B CN103700752B (zh) 2016-12-07

Family

ID=50362220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310665416.0A Active CN103700752B (zh) 2013-12-10 2013-12-10 一种垂直结构led芯片的凸点键合结构及工艺

Country Status (1)

Country Link
CN (1) CN103700752B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623059A (zh) * 2017-08-31 2018-01-23 西安交通大学 一种降低激光剥离能量阈值的复合转移衬底结构及制备工艺
CN111326949A (zh) * 2018-12-15 2020-06-23 深圳市中光工业技术研究院 激光器芯片的制造方法及激光器芯片
CN111599704A (zh) * 2020-06-01 2020-08-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082556A1 (en) * 2003-10-16 2005-04-21 Ying-Che Sung InGaN-based led
CN1731592A (zh) * 2005-08-26 2006-02-08 杭州士兰明芯科技有限公司 倒装焊结构发光二极管及其制造方法
CN101005107A (zh) * 2006-01-19 2007-07-25 杭州士兰明芯科技有限公司 带金属凸点阵列结构的倒装发光二极管及其制作方法
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN102598236A (zh) * 2009-11-09 2012-07-18 索尼化学&信息部件株式会社 粘合剂组合物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082556A1 (en) * 2003-10-16 2005-04-21 Ying-Che Sung InGaN-based led
CN1731592A (zh) * 2005-08-26 2006-02-08 杭州士兰明芯科技有限公司 倒装焊结构发光二极管及其制造方法
CN101005107A (zh) * 2006-01-19 2007-07-25 杭州士兰明芯科技有限公司 带金属凸点阵列结构的倒装发光二极管及其制作方法
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN102598236A (zh) * 2009-11-09 2012-07-18 索尼化学&信息部件株式会社 粘合剂组合物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623059A (zh) * 2017-08-31 2018-01-23 西安交通大学 一种降低激光剥离能量阈值的复合转移衬底结构及制备工艺
CN107623059B (zh) * 2017-08-31 2019-08-23 西安交通大学 一种降低激光剥离能量阈值的复合转移衬底结构及制备工艺
CN111326949A (zh) * 2018-12-15 2020-06-23 深圳市中光工业技术研究院 激光器芯片的制造方法及激光器芯片
CN111599704A (zh) * 2020-06-01 2020-08-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法

Also Published As

Publication number Publication date
CN103700752B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
US7989948B2 (en) Chip package structure and method of fabricating the same
CN104690383B (zh) 一种全金属间化合物互连焊点的制备方法及结构
US20110121326A1 (en) Submount Having Reflective Cu-Ni-Ag Pads Formed Using Electroless Deposition
CN102623617A (zh) 一种反射率高且散热好的cob铝基板及其制造工艺
US8970053B2 (en) Semiconductor package having light-emitting-diode solder-bonded on first and second conductive pads separated by at least 75 UM
CN103700752A (zh) 一种垂直结构led芯片的凸点键合结构及工艺
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN108963050A (zh) 一种微小间距led芯片及其制作方法
US8987920B2 (en) Wafer substrate bonding structure and light emitting device comprising the same
CN104409434A (zh) 半导体器件封装结构
TW200847357A (en) Integrated circuit package with soldered lid for improved thermal performance
CN102324409A (zh) 具有散热结构的半导体封装及其制造方法
US9554458B2 (en) Mounting carrier and method of mounting a mounting carrier on a connecting carrier
CN102522695A (zh) 纳米银焊膏封装60瓦 808纳米大功率半导体激光器模块及其封装方法
CN105244425A (zh) 倒装led芯片及其电极的制造方法
CN104217969A (zh) 半导体器件封装方法
TWI426630B (zh) 發光晶片封裝方法及其結構
CN208400879U (zh) 一种微小间距led芯片
CN203760508U (zh) 一种全金属结构的led封装支架
US20160013375A1 (en) Light emitting device
JP2018520515A (ja) 金属キャリアを備える部品および部品を製造する方法
CN102244021B (zh) Low-k芯片封装方法
CN101752328A (zh) 半芯片封装结构及其制造方法
CN104752578A (zh) 一种用于ac-led芯片结构倒装焊金属层结构
CN216980556U (zh) 一种基于顶部散热的混合集成电源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240123

Address after: Room 1027, 1st Floor, JuGou Hongde Building, No. 20, West China Science and Technology Innovation Port, Fengxi New City, Xixian New District, Xi'an City, Shaanxi Province, China, 710061

Patentee after: Core Optics Technology (Shaanxi) Co.,Ltd.

Country or region after: China

Address before: Beilin District Xianning West Road 710049, Shaanxi city of Xi'an province No. 28

Patentee before: XI'AN JIAOTONG University

Country or region before: China