CN103682175A - 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构 - Google Patents

形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构 Download PDF

Info

Publication number
CN103682175A
CN103682175A CN201310435444.3A CN201310435444A CN103682175A CN 103682175 A CN103682175 A CN 103682175A CN 201310435444 A CN201310435444 A CN 201310435444A CN 103682175 A CN103682175 A CN 103682175A
Authority
CN
China
Prior art keywords
crystal semiconductor
oled
substrate
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310435444.3A
Other languages
English (en)
Other versions
CN103682175B (zh
Inventor
李宁
D·K·萨达那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/658,473 external-priority patent/US8946731B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103682175A publication Critical patent/CN103682175A/zh
Application granted granted Critical
Publication of CN103682175B publication Critical patent/CN103682175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及形成包括具有半导体驱动电路的OLED显示器的结构的方法和半导体结构。采用剥落来产生单晶半导体层。在剥落之前在单晶半导体衬底上形成互补金属氧化物半导体（CMOS）逻辑和存储器件。可以在剥落之前或之后形成有机发光二极管（OLED）驱动电路、太阳能电池单体、传感器、电池等。剥落的单晶半导体层可以被转移到衬底。OLED显示器可以形成在剥落的单晶半导体层中，以实现这样的结构：该结构包括集成在所述单晶半导体层上的具有半导体驱动电路的OLED显示器和其它功能器件。

Description

形成包括具有半导体驱动电路的OLED显示器的结构的方法和半导体结构
技术领域
本公开涉及形成半导体结构的方法，更具体地，涉及形成这样的半导体结构的方法：该半导体结构包括集成在同一单晶半导体衬底上的具有有机发光二极管（OLED）驱动电路的OLED显示器、逻辑和存储器件以及其它功能器件。本公开还涉及使用本公开的方法形成的半导体结构。
背景技术
近年来，诸如计算笔记本和个人数字助理（PDA）的移动信息和电信装置经历了快速的发展。这种装置正变得更轻且更高效。最近，平板显示器正变得越来越普遍地用于这些装置。当前，液晶显示器（LCD）被用作平板显示器，但是LCD具有一些缺点，例如需要背景照明以及有线的视角。
除了液晶，有机发光二极管——所谓的“有机LED”或“OLED”——也可以用在平板显示器中。这种OLED与LCD相比具有更高的发光效率以及增加的视角。OLED的基本特征是特定有机材料的电致发光。所述特定有机材料以一级近似确定由对应的OLED发射的光的颜色，即波长。
典型的OLED包括通常由玻璃或类似的透明材料制成的衬底。阳极层位于衬底上。阳极层可以由具有相对高功函数的材料制成并且对于可见光是基本透明的。用于阳极层的典型材料是铟锡氧化物（ITO）。电致发光材料层位于阳极层上，用作有机OLED的发射层。用于形成发射层的常见材料是诸如例如聚对苯乙炔（PPV）以及像三(8-羟基喹啉)铝(Alq3)那样的分子。在分子的情况下，发射层典型地包括若干层分子。具有较低功函数的材料（如铝（Al）、钙（Ca）或镁（Mg））的阴极层位于发射层上。在OLED的操作期间，阴极层和阳极层被连接到电源。
电致发光的基本原理以及因此OLED的基本原理如下：阳极层和阴极层向发射层中注入电荷载流子，即电子和空穴。在发射层中，电荷载流子被输运并且电荷相反的电荷载流子形成所谓的激子，即受激状态。激子通过产生光而辐射衰变至基态。然后所产生的光被OLED通过由例如ITO的透明材料制成的阳极层发射。所产生的光的颜色取决于用于有机层的材料。
此外，已知所谓的多层OLED。多层OLED包括多个阴极层和/或多个有机层和/或多个阳极层。通过使用多个有机层，OLED的效率与包括单个有机层的有机LED相比增加。多个有机层的两个有机层之间的界面对于至少一种电荷载流子类型可以用作降低流过二极管的电流的阻挡物（barrier）。因此，所述至少一种电荷载流子类型在所述界面处聚集并且因此电子和空穴的复合概率增加，得到更高效率的OLED。
发明内容
提供了一种成本有效的方法，该方法在将诸如例如逻辑（logic）、存储器、太阳能电池单体、电池和/或传感器的各种电子功能器件（function）与OLED显示器集成在单片半导体材料上的同时，改善了OLED驱动电路的性能。特别地，本公开利用剥落（spalling）以产生剥落的包含用于OLED显示器的驱动电路的半导体材料，同时集成包括例如逻辑、存储器、传感器、电池和/或太阳能电池单体的很多功能器件。OLED显示器的驱动电路得到改善，具有更大的驱动电流和更长的寿命。因此通过使用本公开的方法，使得逻辑、存储器和其它装置的单片集成成为可能。
具体地，采用剥落来产生单晶半导体层。在剥落之前在单晶半导体衬底上形成互补金属氧化物半导体（CMOS）逻辑和存储器件。可以在剥落之前或之后形成OLED驱动电路、太阳能电池单体、传感器、电池等。剥落的单晶半导体层可以被转移到衬底。OLED显示器可以形成在剥落的单晶半导体层中以实现这样的结构：该结构包括集成在所述单晶半导体层上的具有半导体驱动电路的OLED显示器和其它功能器件。
在本公开的一个方面，提供了一种形成包括具有半导体驱动电路的OLED显示器的结构的方法。本公开的方法包括提供单晶半导体衬底，该单晶半导体衬底具有形成在该单晶半导体衬底的暴露表面上的至少逻辑和存储器件。然后在其上形成有所述至少逻辑和存储器件的所述单晶半导体衬底的暴露表面上形成表面保护层。然后在所述表面保护层上方形成应力源层并且之后执行剥落。该剥落提供剥落的单晶半导体层，该剥落的单晶半导体层具有位于其表面上的所述至少逻辑和存储器件。将衬底形成在所述剥落的单晶半导体层的与具有位于其上的所述至少逻辑和存储器件的表面相反的表面上。接下来，在所述剥落的单晶半导体层上并且与所述至少逻辑和存储器件相邻地形成有机发光二极管（OLED）显示器。
在本公开的其它方面，提供了一种半导体结构。该半导体结构包括单晶半导体层，所述单晶半导体层具有位于该单晶半导体层的一部分上的OLED显示器以及位于该单晶半导体层的另一部分上的CMOS逻辑和存储器件，所述OLED显示器具有下伏的（underlying）OLED驱动电路。
附图说明
图1是（通过横截面视图）示例出根据本公开的第一方法实施例的单晶半导体衬底的图示，该单晶半导体衬底至少包括在其上制造的OLED驱动电路以及逻辑和存储器件。
图2是（通过横截面视图）示例出在单晶半导体衬底的暴露表面上形成表面保护层之后以及在表面保护层上方形成应力源层之后的图1的结构的图示。
图3是（通过横截面视图）示例出在应力源层上方形成处理衬底（handle substrate）之后并且在剥落之后的图2的结构的图示。
图4是（通过横截面视图）示例出在剥落的单晶半导体层的最底部表面上形成衬底之后的图3的结构的图示。
图5是（通过横截面视图）示例出在从剥落的单晶半导体层去除所述处理衬底、应力源层和表面保护层之后的图4的结构的图示。
图6是图5所示例的结构的图示，示出了沿着进入以及伸出纸的平面的圈出区域中的OLED驱动电路。
图7A是根据本公开的其中提供具有底部发射OLED显示器的实施例、在蚀刻位于相邻OLED驱动电路之间的所述剥落的单晶半导体层的暴露部分之后的图6所示例的结构的图示。
图7B是在形成底部透明电极之后的图7A所示例的结构的图示。
图7C是在形成有机电致发光材料和顶部电极之后的图7B所示例的结构的图示。
图8是根据本公开的其中提供具有顶部发射的OLED显示器的实施例、在沉积底部电极、有机电致发光材料和顶部透明电极之后的图6所示例的结构的图示。
图9是（通过横截面视图）示例出根据本公开的第二方法实施例的单晶半导体衬底的图示，该单晶半导体衬底包括在其上制造的逻辑和存储器件。
图10是（通过横截面视图）示例出在单晶半导体衬底的暴露表面上形成表面保护层之后以及在所述表面保护层上方形成应力源层之后的图9的结构的图示。
图11是（通过横截面视图）示例出在应力源层上方形成处理衬底之后并且在剥落之后的图10的结构的图示。
图12是（通过横截面视图）示例出在剥落的单晶半导体层的最底部表面上形成衬底之后的图11的结构的图示。
图13是（通过横截面视图）示例出在从剥落的单晶半导体层去除所述处理衬底、应力源层和表面保护层之后的图12的结构的图示。
图14是（通过横截面视图）示例出在形成可选的其它功能器件之后并且在形成OLED驱动电路之后的图13的结构的图示。
图15是（通过自顶向下视图）示例出根据本公开的半导体结构的图示，该半导体结构包括集成在同一单晶半导体层上的具有OLED驱动电路的OLED显示器、CMOS逻辑和存储器件以及其它功能器件。
具体实施方式
现在将参考下面的讨论和本申请的附图更详细地描述提供了用于形成半导体结构的方法的本公开，在所述半导体结构中具有OLED驱动电路的OLED显示器、CMOS逻辑和存储器件、以及其它功能器件被集成在同一单晶半导体衬底上。注意，本申请的附图是仅为了示例的目的而提供的，因此它们未按比例绘制。在附图和后面的描述中，相似的材料用相似附图标记指代。为了下文的描述，词语“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词应当涉及在本申请的附图中取向的部件、层和/或材料。
在下面的描述中，阐述了大量的特定细节，例如具体的结构、部件、材料、尺寸、处理步骤和技术，以便提供对本发明的彻底的理解。然而，本领域普通技术人员将理解，本公开可以在没有这些特定细节的情况下以可行的备选工艺选项来实施。在其它情况下，未详细描述公知的结构或处理步骤，以免使本公开的各种实施例模糊不清。
诸如显示器、逻辑、存储器、电池、传感器等的电子模块通常分开制造并且连接到一起以实现电子***。这种构造有缺点。例如，OLED显示器由基于非晶硅或多晶硅的薄膜晶体管（TFT）驱动。然而，这些技术有缺点（非晶硅的驱动电流小且寿命短；多晶硅需要精确的工艺控制以及相对高的处理温度）并且能够用增加成本的单晶硅驱动电路改善。同样，逻辑和存储器形成在单晶硅芯片上并且不能与显示器和其它功能器件单片集成。这种混合方法使得***不是那么有效率并且增加了封装成本。此外，随着触摸屏显示器作为人-机界面在电子装置中变得越来越重要，需要成本有效的方式来提高OLED驱动电路的性能以及将各种电子功能器件与OLED显示器集成在单片半导体材料上。
首先参考图1，示例了根据本公开的第一方法实施例的单晶半导体衬底10，该单晶半导体衬底10至少包括在其上制造的OLED驱动电路12以及逻辑和存储器件14。单晶半导体衬底10还可以包括也形成于其上的其它功能器件，例如传感器、电池和/或太阳能电池单体。在图1中，元件15表示能够在单晶半导体衬底10上制造的这些其它功能器件。
注意，尽管图中示出了OLED驱动电路12、逻辑和存储器件14以及其它功能器件15位于衬底10内，但是本领域技术人员将理解，OLED驱动电路12、逻辑和存储器件14以及其它功能器件可位于单晶半导体衬底10的表面上和/或内。本公开的图仅仅提供了这些功能器件可能存在于单晶半导体衬底10上的位置的表示。
与术语单晶半导体衬底10结合使用的术语“单晶”表示其中整个样品的晶格直到样品的边缘是连续的并且不中断的，其中没有晶界。能够在本公开中采用的单晶半导体衬底10包括其断裂韧度小于随后描述的应力源材料的断裂韧度的半导体材料。断裂韧度是描述包含裂纹的材料的抗断裂的能力的特性。断裂韧度标记为KIc。下标Ic表示在垂直于裂纹的法向张应力下打开的I型裂纹，并且c意味着它是临界值。I型断裂韧度典型地是最重要的值，这是因为剥落型断裂通常发生在衬底中的II型应力（剪切）为零的位置处，并且通常在负载条件下不存在III型应力（撕裂）。断裂韧度是表达当存在裂纹时材料对于脆性断裂的抗耐性的定量方式。
单晶半导体衬底10的半导体材料可以包括但是不限于Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaAs、InAs、InP、以及所有其它III-V或II-VI化合物半导体。典型地，单晶半导体衬底10由硅构成。在一些实施例中，单晶半导体衬底10是体半导体材料。在其它实施例中，单晶半导体衬底10可以包括层叠半导体材料，诸如例如绝缘体上半导体或聚合物衬底上半导体。能够用作单晶半导体衬底10的绝缘体上半导体衬底的示例性例子包括绝缘体上硅和绝缘体上硅锗。
单晶半导体衬底10可以是掺杂的、未掺杂的或包含掺杂区域和未掺杂区域。
OLED驱动电路12、逻辑和存储器件14、以及诸如例如传感器、电池和/或太阳能电池单体的其它功能器件15可以使用本领域技术人员公知的技术形成。可以利用本公开的方法将包括OLED驱动电路12、逻辑和存储器件14、以及其它功能器件15的衬底10的上部从单晶半导体衬底10的剩余部分去除。
贯穿本公开使用术语“OLED驱动电路”来表示利用诸如薄膜晶体管（TFT）元件的沉积以及通过光刻和蚀刻对这些元件进行构图的常规技术形成的TFT的网络，即阵列。本申请中未提供关于OLED驱动电路的具体细节，以免使得本公开的方法变得模糊不清。
贯穿本公开使用术语“逻辑器件”来表示能够利用诸如晶体管元件的沉积以及通过光刻和蚀刻对这些元件进行构图的常规技术制造的CMOS晶体管的阵列。本申请中未提供关于逻辑器件的具体细节，以免使得本公开的方法变得模糊不清。
贯穿本公开使用术语“存储器件”来表示能够存储信息的CMOS晶体管和电容器的阵列。可以利用本领域技术人员公知的常规技术制造所述存储器件。本申请中未提供关于存储器件的具体细节，以免使得本公开的方法变得模糊不清。
注意，尽管本公开的该实施例在本公开的此点描述和示例了存在于单晶半导体衬底10上的OLED驱动电路12、逻辑和存储器件14以及其它功能器件15，但是本公开和方法不限于仅仅这种实施例。其它实施例是可能的，只要在本公开的此点至少逻辑和存储器件14形成在单晶半导体衬底10上即可。
参考图2，示例了在单晶半导体衬底10的暴露表面上形成表面保护层18之后以及在所述表面保护层18上方形成应力源层20之后的图1的结构。
在本公开中采用的表面保护层18包括可以用作随后形成的应力源层20的蚀刻停止层的任何材料。在本公开的一个实施例中，表面保护层18可以包括但是不限于Ti/W、Ti、Cr、Ni或它们的任何组合。通常，并且当将Ni用作应力源层20的材料时，表面保护层18包含Ti。表面保护层18可以包括单个层或者其可以包括含有至少两个不同的层的多层结构。
表面保护层18可以在室温（15℃-40℃，即288K到313K）或更高的温度下形成。在一个实施例中，表面保护层18可以在20℃（293K）到180℃（353K）的温度下形成。在另一个实施例中，表面保护层18可以在20℃（293K）到60℃（333K）的温度下形成。
可以利用本领域技术人员公知的沉积技术形成表面保护层18。例如，可以通过溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积以及镀敷（plating），形成表面保护层18。当采用溅射沉积时，溅射沉积工艺可以进一步包括在沉积之前的原位溅射清洁工艺。
在一个实施例中，表面保护层18典型地具有5nm到200nm的厚度，其中100nm到150nm的厚度更典型。在本公开中也可以采用在上述厚度范围以下和/或以上的表面保护层18的其它厚度。
在一些实施例中，并且在形成应力源层20之前，可以在表面保护层18上形成可选的镀敷籽层（未示出）。典型地在随后要形成的应力源材料是金属的实施例中采用所述可选的镀敷籽层，并且使用镀敷来形成包含金属的应力源材料。可选的镀敷籽层用来选择性地促进预先选择的包含金属的应力源材料的随后镀敷。可选的镀敷籽层可以包括例如单层Ni或诸如Al（底部）/Ti/Ni（顶部）的两种或更多种金属的层叠结构。
该可选的镀敷籽层的厚度可以根据该可选的镀敷籽层的（一种或多种）材料以及形成其所使用的技术而变化。典型地，该可选的镀敷籽层的厚度为2nm到400nm。所述可选的镀敷籽层可以通过常规沉积工艺形成，所述沉积工艺包括例如：化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、原子层沉积（ALD）、以及可以包括蒸镀和/或溅射的物理气相沉积（PVD）技术。
根据本公开，表面保护层18以及可选的镀敷籽层（如果采用）在不导致在单晶半导体衬底10内发生自发剥落的温度下形成。“自发”的意思是发生薄材料层从单晶半导体衬底10的去除而无需采用任何人工手段来引发用于使薄材料层从单晶半导体衬底10断开的裂纹形成和传播。“人工”的意思是裂纹形成和传播明显用于使薄材料层从单晶半导体衬底10断开。
本公开中采用的应力源层20包括当在剥落温度下位于单晶半导体衬底10顶上时受到张应力的任何材料。因此，应力源材料在此处也可以称为应力引发材料。根据本公开，应力源层20具有导致在单晶半导体衬底10内发生剥落型断裂的临界厚度和应力值。“剥落型断裂”是指裂纹形成在单晶半导体衬底10内并且负荷力的组合将裂纹轨迹保持在应力源/衬底界面下方的深度。“临界条件”的意思是对于给定的应力源材料和单晶半导体衬底材料组合，应力源层20的厚度值和应力源值被选择为使得剥落型断裂是可能的（能够产生大于衬底的KIC的KI值）。
应力源层20的厚度被选择为在单晶半导体衬底10内提供期望的（一个或多个）断裂深度。例如，如果将应力源层20选择为Ni，则断裂将在应力源层20下方约2到3倍的Ni厚度的深度处发生。应力源层20的应力值被选择为满足剥落型断裂的临界条件。这可以通过转化由t*=[(2.5x106)(KIC 3/2)]/σ2给出的经验方程估计，其中t*是临界应力源层厚度（以微米为单位），KIC是单晶半导体衬底10的断裂韧度（以MPa·m1/2为单位），并且σ是应力源层20的应力值（以Mpa或兆帕斯卡为单位）。上述表达式是指导，在实践中，能够在比由上述表达式预测的值小了至多20%的应力或厚度值下发生剥落。
当在单晶半导体衬底10上方施加时处于张应力下并且因此可以用作应力源层20的材料的示例性例子包括但不限于金属、诸如剥落引发带（tape）层的聚合物或者其任何组合。应力源层20可以包括一种应力源材料，或者可以采用包括至少两层不同的应力源材料的多层应力源结构。
在一个实施例中，应力源层20是金属。在另一个实施例中，应力源层20是剥落引发带。在又一个实施例中，应力源层20可以包括具有下部和上部两部分（two-part）应力源层。所述两部分应力源层的上部可以由剥落引发带层构成。
当采用金属作为应力源层20时，所述金属可以包括例如Ni、Cr、Fe或W。也可以采用这些金属的合金。在一个实施例中，应力源层20包括由Ni构成的至少一个层。
当采用聚合物作为应力源层20时，所述聚合物是由重复结构单元构成的大的高分子。这些子单元典型地通过共价化学键连接。能够用作应力源层的聚合物的示例性例子包括但不限于聚酰亚胺、聚酯、聚烯烃、聚丙烯酸酯、聚氨酯、聚乙酸乙烯脂以及聚氯乙烯。
当将剥落引发带层用作应力源层20时，剥落引发带层包括任何在用于形成该带的第一温度下为柔性的、软的并且无应力、但是在剥落期间使用的第二温度下为牢固的、易延展的并且可伸长的压敏带。“压敏带”是指在施加压力的情况下将有粘性而不需要用于活化的溶剂、热或水的粘合带。在第二温度下所述带中的张应力主要是由于单晶半导体衬底10（具有较低的热膨胀系数）与所述带（具有较高的热膨胀系数）之间的热膨胀失配引起的。
典型地，在本公开中用作应力源层20的压敏带至少包括粘着层和基体层。用于该压敏带的粘着层和基体层的材料包括具有或没有合适的增塑剂的诸如例如丙烯酸脂类、聚酯、烯烃和乙烯树脂（vinyl）的聚合物材料。增塑剂是能够增加它们所添加到的聚合物材料的塑性的添加剂。
应力源层20能够利用任何公知的沉积工艺形成。通常，通过浸渍涂布、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷中的任何一种完成沉积以形成包括金属或聚合物作为应力源材料的应力源层20。在一些实施例中，当应力源层20是带时，可以用手或用机械装置施加应力源层20。
应力源层20可以在处于室温（15℃-40℃）的第一温度下形成。在另一个实施例中，当采用了带层时，带层可以在从15℃到60℃的第一温度下形成。
如果应力源层20具有金属性质，则其典型地具有从3μm到50μm的范围内的厚度，其中4μm到7μm的范围内的厚度是更典型的。在本公开中也可以采用在上述厚度范围以下和/或以上的应力源层20的其它厚度。
如果应力源层20具有聚合物性质，则其典型地具有从10μm到200μm的范围内的厚度，其中50μm到100μm的范围内的厚度是更典型的。在本公开中也可以采用在上述厚度范围以下和/或以上的应力源层20的其它厚度。
参考图3，示例了在应力源层20上方形成处理衬底22之后并且在剥落之后的图2的结构。在本公开的一些实施例中，可以省略处理衬底22。因此，处理衬底是本公开的可选部件。本公开中采用的处理衬底22包括任何具有典型地小于30cm的最小曲率半径的柔性材料。能够用作处理衬底22的柔性材料的示例性例子包括金属箔或聚酰亚胺箔。
处理衬底22可以用于在处理剥落部分——即，在应力源层20下方且在单晶半导体衬底10的断裂表面上方的单晶半导体衬底10的部分——时提供更好的断裂控制和更多通用性。此外，处理衬底22可用于在剥落期间引导裂纹传播。本公开的处理衬底22典型地但不必需地在处于室温（15℃-40℃）的第一温度下形成。
处理衬底22可以利用本领域技术人员公知的沉积技术形成，所述沉积技术包括例如浸渍涂布、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀敷。在一些实施例中，处理衬底22可以手动地或通过机械装置而被施加在应力源层20顶部。
处理衬底22典型地具有从1μm到数mm的厚度，其中70μm到120μm的厚度是更典型的。在本公开中也可以采用在上述厚度范围以下和/或以上的处理衬底22的其它厚度。
可以在室温下或者在低于室温的温度下开始剥落。在一个实施例中，在室温（即，20℃到40℃）下进行剥落。在另一个实施例中，在低于20℃的温度下进行剥落。在又一个实施例中，剥落发生在77K或更低的温度。在再一个实施例中，剥落发生在低于206K的温度。在又一个实施例中，剥落发生在175K到130K的温度。
当使用低于室温的温度时，可以通过利用任何冷却装置将所述结构冷却下降至室温以下来实现低于室温的剥落工艺。例如，可以通过将所述结构放置在液氮浴、液氦浴、冰浴、干冰浴、超临界流体浴或任何低温环境液体或气体中实现冷却。
当在低于室温的温度下进行剥落时，通过允许剥落的结构处于室温下而允许剥落的结构缓慢温暖至室温，使剥落的结构返回到室温。或者，可以利用任何加热装置将剥落的结构加热到室温。
如图3所示，剥落将单晶半导体衬底10的不包含OLED驱动电路12、逻辑和存储器件14以及其它功能器件15的部分从单晶半导体衬底10的包含OLED驱动电路12、逻辑和存储器件14以及其它功能器件15的另一部分去除。在图中，元件10A指单晶半导体衬底10的不包含OLED驱动电路12、逻辑和存储器件14以及其它功能器件15的部分，而元件10B是指单晶半导体衬底10的包含OLED驱动电路12、逻辑和存储器件14以及其它功能器件15的部分。
此处也将元件10B称为剥落的单晶半导体层（或简言之，剥落层），而元件10A在此处可以称为非剥落层。如图所示，包含单晶半导体衬底10的包含OLED驱动电路12、逻辑和存储器件14以及其它功能器件15的部分的剥落层10B仍然包含表面保护层18、应力源层20和处理衬底22。
在本公开的一个实施例中，剥落层10B具有小于100微米的厚度。在本公开的另一个实施例中，剥落层10B具有小于50微米的厚度。在本公开的又一个实施例中，剥落层10B具有25微米到40微米的厚度。
现在参考图4，示例了在剥落层10B的与包含OLED驱动电路12、逻辑和存储器件14以及其它功能器件15的表面相反的最底部表面上形成衬底24之后的图3的结构。衬底24可以是刚性的或柔性的，并且可以包括例如半导体材料、玻璃、陶瓷、带或塑料。典型地，衬底24由玻璃或塑料构成。衬底24可以通过接合而被形成在剥落层10B的最底部表面上。可以在室温直到约300℃的温度下实现接合。
可以在存在或不存在表面保护层18、应力源层20和处理衬底22的条件下将衬底24施加到剥落层10B。在图4所示例的实施例中，在存在表面保护层18、应力源层20和处理衬底22的条件下，将衬底24形成在剥落层10B上。
参考图5，示例了在从剥落层10B去除处理衬底22、应力源层20和表面保护层18之后的图4的结构。可以利用本领域技术人员公知的常规技术从剥落层10B去除处理衬底22、应力源层20和表面保护层18。
例如，在一个实施例中，可以使用王水（HNO3/HCl）来去除处理衬底22、应力源层20、可选的镀敷籽层和表面保护层18。在另一个实施例中，可以使用UV或热处理来去除处理衬底22，之后通过化学蚀刻来去除应力源层20，之后通过不同的化学蚀刻来去除可选的镀敷籽层和表面保护层18。
现在参考图6，示例了图5所示的结构，示出了沿着进入以及伸出纸的平面的圈出区域中的OLED驱动电路。具体地，图6示出了包括衬底24、剥落层10B和OLED驱动电路12的阵列（即，存在于剥落层10B内和上的TFT）的结构。
现在参考图7A，示例了根据其中提供底部发射的OLED显示器的本公开的实施例、在蚀刻位于相邻薄膜晶体管之间的剥落层10B的暴露部分之后的图6所示的结构。利用相对于OLED驱动电路选择性地蚀刻半导体材料的选择性蚀刻工艺，进行对剥落的单晶半导体层10B的暴露部分的蚀刻，该蚀刻在衬底24的最上表面的顶上停止。该蚀刻提供了从顶部到底部包括OLED驱动电路12以及剥落的单晶半导体层10B的剩余部分的材料叠层25。
在本公开的一个实施例中，选择性蚀刻工艺可以包括蚀刻掩膜（通常是氧化物层）的沉积以及利用诸如例如四甲基氢氧化铵（TMAH）或KOH蚀刻的湿法化学蚀刻、或包括例如氟基化学物质的干法蚀刻进行的硅蚀刻。可以在剥落层10B的其它部分上形成阻挡掩膜（未示出），以便保护包括逻辑和存储器件14及其它功能器件15的区域。
现在参考图7B，示例了在形成底部透明电极26之后的图7A的结构。底部透明电极26形成在材料叠层25的最上表面上以及位于相邻材料叠层25之间的衬底24的暴露的最上表面上。底部透明电极可以包括透明导电氧化物，所述透明导电氧化物例如是但不限于掺氟的锡氧化物（SnO2:F）、掺铝的锌氧化物（ZnO:Al）、锡氧化物（SnO）和铟锡氧化物（InSnO2或简言之，ITO）。也可以使用这种透明导电氧化物的多层叠层作为底部电极26。
底部透明电极26的厚度可以根据所采用的透明导电材料的类型及用于形成透明导电材料的技术而改变。典型地，并且在一个实施例中，底部透明电极26的厚度在从20nm到500nm的范围内。也可以采用其它厚度，包括小于20nm和/或大于500nm的厚度。用于最小化从Si的表面的反射的底部透明电极26的最佳厚度在70nm到110nm的范围内。
底部透明电极26典型地使用诸如溅射或CVD的沉积工艺形成。适用于形成底部透明电极材料的CVD工艺的例子包括但不限于APCVD、LPCVD、PECVD、MOCVD及其组合。溅射的例子包括但不限于RF和DC磁控溅射。在一些实施例中，可以在底部透明电极材料的沉积之后进行构图工艺。
现在参考图7C，示例了在形成有机电致发光材料28和顶部电极30之后的图7B的结构。如图所示，有机电致发光材料28和顶部电极30位于底部透明电极26的位于衬底24的暴露表面上的部分上方。
在本公开中采用的有机电致发光材料28包括响应于电流而发射光的任何有机材料或有机材料的多层叠层，所述有机材料包括例如有机金属螯合物、导电聚合物、荧光染料、磷光染料以及共轭树枝状大分子（conjugateddendrimer）。可以用作有机电致发光材料28的有机材料的例子包括但不限于聚对苯乙炔（PPV）、聚萘乙炔（PNV）、三(2-苯基吡啶)铱（Ir(ppy)3）以及三(8-羟基喹啉)铝（Alq3）。
有机电致发光材料28可以通过常规技术形成，所述常规技术包括例如旋涂、浸渍涂布、浸没以及化学气相沉积。典型地，并且在一个实施例中，有机电致发光材料28的厚度在从数nm到数百nm的范围内。也可以采用包括前述范围以上和/或以下厚度的其它厚度。
在一些实施例中，顶部电池30可以包括具有低于底部透明电极26的功函数的材料或材料的多层叠层。例如，顶部电极30可以由铝（Al）、钙（Ca）和/或镁（Mg）构成。在另一个实施例中，顶部电极30可以包括上面提及的透明导电氧化物之一。顶部电极30可以利用任何沉积工艺形成，所述沉积工艺包括例如通过遮蔽掩模的溅射和热蒸镀。典型地，并且在一个实施例中，顶部电极30的厚度在从20nm到100nm的范围内。也可以采用包括前述范围以上和/或以下厚度的其它厚度。
在本公开的该实施例的底部发射OLED显示器件中，有机电致发光材料28和顶部电极30可以具有垂直地彼此一致的侧壁表面。
现在参考图8，图8是根据其中提供具有顶部发射的OLED显示器的本公开的实施例、在沉积底部电极32、有机电致发光材料28和顶部透明电极34之后的图6所示例的结构的表示。在本公开的该实施例中，底部电极32包括以上提及的用于顶部电极30的材料之一，而顶部透明电极34包括以上提及的用于底部透明电极26的材料之一。在本公开的底部发射实施例中，可以如上所述地形成底部电极32、有机电致发光材料28和顶部透明电极34。
在本公开的该实施例的顶部发射OLED显示器件中，底部电极32、有机电致发光材料28和顶部透明电极24可以具有垂直地彼此一致的侧壁表面。
现在参考图9，示例了根据本公开的第二方法实施例的单晶半导体衬底10，该单晶半导体衬底10包括在其上制造的CMOS逻辑和存储器件14。特别地，该实施例利用类似于图1所示例的结构，但OLED驱动电路12和其它功能器件还未形成于单晶半导体衬底10中。
现在参考图10，示例了在单晶半导体衬底10的暴露表面上形成表面保护层18之后以及在所述表面保护层18上方形成应力源层20之后的图9的结构。表面保护层18和应力源层20与如上所述形成图2所示结构时的表面保护层18和应力源层20相同。
现在参考图11，示例了在应力源层20上方形成处理衬底22之后并且在剥落之后的图10的结构。在一些实施例中，可以省略处理衬底22。处理衬底22及其形成装置与如上所述形成图3所示结构时的相同。在本公开的该实施例中使用的剥落工艺与在本公开的前述实施例中提及的剥落工艺相同。在该实施例中，剥落层10B仅包括位于其上的CMOS逻辑和存储器件14。
现在参考图12，示例了在剥落层10B的最底部表面上形成衬底24之后的图11的结构。在该实施例中使用的衬底24包括在形成图4所示的结构时在上文中提及的衬底之一。同样，上文中提及的接合技术可以在此处用于形成图12所示的结构。
现在参考图13，示例了在从剥落层10B去除处理衬底22、应力源层20和表面保护层18之后的图12的结构。处理衬底22、应力源层20和表面保护层18的去除包括在形成图5所示结构时在上文中提及的技术之一。在一些实施例中，可以在将衬底24形成在剥落的单晶半导体衬底10B的最底部表面上之前去除处理衬底22、应力源层20和表面保护层18。
现在参考图14，示例了在形成可选的其它功能器件15之后并且在形成OLED驱动电路12之后图13的结构。可选的其它功能器件15和OLED器件电路12与上文中结合本公开的图1描述的相同。
在提供图14所示的结构之后，可以使用图7A-7C中使用的工艺来提供具有底部发射的OLED显示器，或者使用图8中的工艺来形成具有顶部发射的OLED显示器。
不管使用上述实施例中的哪一个或者不管提供具有底部发射还是顶部发射的OLED显示器，本公开的方法都提供诸如例如图15中所示的半导体结构，该半导体结构包括集成在同一单晶半导体层（即剥落层10B）上的OLED显示器100、CMOS逻辑和存储器件102、以及其它功能器件104。OLED驱动电路位于OLED显示器100下方。OLED显示器可以包括多个顶部发射OLED器件或者多个底部发射OLED器件。
尽管关于本公开的优选实施例特别示出和描述了本公开，但是本领域技术人员将理解，在不脱离本公开的精神和范围的情况下，可以做出前述和其它形式和细节上的变化。因此，本公开旨在不限于所描述和示例的确切形式和细节，而是落入所附权利要求的范围内。

Claims (38)

1.一种形成包括具有半导体驱动电路的OLED显示器的结构的方法，所述方法包括：
提供单晶半导体衬底，所述单晶半导体衬底具有形成在该单晶半导体衬底的暴露表面上的至少逻辑和存储器件；
在其上形成有所述至少逻辑和存储器件的所述单晶半导体衬底的所述暴露表面上形成表面保护层；
在所述表面保护层上方形成应力源层；
剥落所述单晶半导体衬底，以提供剥落的单晶半导体层，所述剥落的单晶半导体层具有位于其表面上的所述至少逻辑和存储器件；
将衬底形成在所述剥落的单晶半导体层的与具有位于其上的所述至少逻辑和存储器件的表面相反的表面上；以及
在所述剥落的单晶半导体层上并且与所述至少逻辑和存储器件相邻地形成有机发光二极管（OLED）显示器。
2.根据权利要求1所述的方法，其中所述单晶半导体衬底还包括位于所述单晶半导体衬底的所述暴露表面上并且与所述至少逻辑和存储器件相邻的OLED驱动电路，其中所述OLED驱动电路在形成所述表面保护层之前形成。
3.根据权利要求1所述的方法，还包括在所述形成所述OLED显示器之前在所述剥落的单晶半导体层的一部分上形成OLED驱动电路。
4.根据权利要求1所述的方法，其中形成所述表面保护层包括：选择Ti/W、Ti、Cr或Ni中的一者作为表面保护材料；以及沉积所述表面保护材料。
5.根据权利要求1所述的方法，其中所述单晶半导体衬底的断裂韧度低于所述应力源层的断裂韧度。
6.根据权利要求5所述的方法，其中所述应力源层包括金属、聚合物或它们的任何组合。
7.根据权利要求6所述的方法，其中所述应力源层至少包括所述聚合物，并且所述聚合物是剥落引发带层。
8.根据权利要求6所述的方法，其中所述应力源层包括所述金属，并且所述金属是镍。
9.根据权利要求1所述的方法，其中在室温下进行所述剥落。
10.根据权利要求1所述的方法，其中在低于室温的温度下进行所述剥落。
11.根据权利要求1所述的方法，还包括在剥落之前在所述应力源层顶上形成处理衬底。
12.根据权利要求1所述的方法，还包括在形成所述衬底之后去除所述应力源层。
13.根据权利要求1所述的方法，还包括在形成所述衬底之前去除所述应力源层。
14.根据权利要求1所述的方法，其中所述衬底是玻璃或塑料，并且通过接合而被形成在所述剥落的单晶半导体层的与具有位于其上的所述至少逻辑和存储器件的表面相反的表面上。
15.根据权利要求1所述的方法，其中所述OLED显示器形成在OLED驱动电路上。
16.根据权利要求15所述的方法，其中所述形成所述OLED显示器包括形成底部发射OLED器件阵列，其中所述底部发射OLED器件阵列的每个底部发射OLED器件包括底部透明电极、有机电致发光材料和顶部电极。
17.根据权利要求15所述的方法，其中所述形成所述底部发射器件阵列包括：蚀刻位于相邻OLED驱动电路之间的所述剥落的单晶半导体层的暴露部分；以及形成所述底部透明电极，其中所述底部透明电极的一部分与位于所述剥落的单晶半导体层下方的衬底的最上表面直接接触。
18.根据权利要求15所述的方法，其中所述形成所述OLED显示器包括形成顶部发射OLED器件阵列，其中所述顶部发射OLED器件阵列的每个顶部发射OLED器件包括底部电极、有机电致发光材料和顶部透明电极。
19.一种半导体结构，包括：
单晶半导体层，所述单晶半导体层具有位于该单晶半导体层的一部分上的有机发光二极管（OLED）显示器以及位于该单晶半导体层的另一部分上的CMOS逻辑和存储器件，所述OLED显示器具有下伏的OLED驱动电路。
20.根据权利要求19所述的半导体结构，其中所述单晶半导体层包括选自Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaAs、InAs和InP的半导体材料。
21.根据权利要求19所述的半导体结构，其中所述单晶半导体层包括硅。
22.根据权利要求19所述的半导体结构，其中所述OLED驱动电路包括多个薄膜晶体管。
23.根据权利要求19所述的半导体结构，还包括位于所述单晶半导体层的又一部分上的太阳能电池单体、电池、或传感器中的至少一者。
24.根据权利要求19所述的半导体结构，还包括位于所述单晶半导体层的直接下方的玻璃衬底。
25.根据权利要求19所述的半导体结构，还包括位于所述单晶半导体层的直接下方的塑性衬底。
26.根据权利要求19所述的半导体结构，其中所述单晶半导体层具有小于100微米的厚度。
27.根据权利要求19所述的半导体结构，其中所述OLED显示器包括底部发射OLED器件阵列。
28.根据权利要求27所述的半导体结构，其中所述底部发射OLED器件阵列的每个底部发射OLED器件包括底部透明电极、有机电致发光材料和顶部电极。
29.根据权利要求27所述的半导体结构，其中所述底部电极的一部分与位于所述单晶半导体层下方的衬底的最上表面直接接触。
30.根据权利要求19所述的半导体结构，其中所述OLED显示器包括顶部发射OLED器件阵列。
31.根据权利要求30所述的半导体结构，其中所述顶部发射OLED器件阵列的每个顶部发射OLED器件包括底部电极、有机电致发光材料和顶部透明电极。
32.根据权利要求31所述的半导体结构，其中所述底部电极、所述有机电致发光材料和所述顶部透明电极中的每一者具有垂直地彼此一致的侧壁表面。
33.根据权利要求19所述的半导体结构，其中所述OLED显示器包括OLED器件阵列，所述OLED器件阵列的每个OLED器件包括位于底部电极和顶部电极之间的作为有机电致发光材料的导电聚合物。
34.根据权利要求33所述的半导体结构，其中所述底部电极或所述顶部电极之一包括透明导电氧化物。
35.根据权利要求34所述的半导体结构，其中所述透明导电氧化物包括掺氟的锡氧化物（SnO2:F）、掺铝的锌氧化物（ZnO:Al）、锡氧化物（SnO）或铟锡氧化物。
36.根据权利要求35所述的半导体结构，其中所述底部电极由铟锡氧化物构成。
37.根据权利要求35所述的半导体结构，其中所述顶部电极由铟锡氧化物构成。
38.根据权利要求33所述的半导体结构，其中所述导电聚合物包括聚对苯乙炔。
CN201310435444.3A 2012-09-24 2013-09-23 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构 Active CN103682175B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201213625301A 2012-09-24 2012-09-24
US13/625,301 2012-09-24
US13/658,473 US8946731B2 (en) 2012-09-24 2012-10-23 OLED display with spalled semiconductor driving circuitry and other integrated functions
US13/658,473 2012-10-23

Publications (2)

Publication Number Publication Date
CN103682175A true CN103682175A (zh) 2014-03-26
CN103682175B CN103682175B (zh) 2016-09-07

Family

ID=50319032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310435444.3A Active CN103682175B (zh) 2012-09-24 2013-09-23 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构

Country Status (1)

Country Link
CN (1) CN103682175B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799296A (zh) * 2019-08-16 2020-10-20 合肥维信诺科技有限公司 一种显示面板的制备方法、显示面板及显示装置
CN112447905A (zh) * 2019-08-30 2021-03-05 爱思开海力士有限公司 电容器及其制造方法
CN113764463A (zh) * 2020-06-06 2021-12-07 张葳葳 一种主动驱动器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259326A1 (en) * 2003-03-25 2004-12-23 Yamanaka Hideo Manufacturing process for ultra slim electrooptic display device unit
CN1739129A (zh) * 2003-01-15 2006-02-22 株式会社半导体能源研究所 剥离方法及采用该剥离方法的显示装置的制造方法
US20100178738A1 (en) * 2006-01-10 2010-07-15 Samsung Electronics Co., Ltd. Transistor, method of fabricating the same and organic light emitting display including the transistor
CN101958339A (zh) * 2009-07-15 2011-01-26 三星移动显示器株式会社 有机发光显示装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739129A (zh) * 2003-01-15 2006-02-22 株式会社半导体能源研究所 剥离方法及采用该剥离方法的显示装置的制造方法
US20040259326A1 (en) * 2003-03-25 2004-12-23 Yamanaka Hideo Manufacturing process for ultra slim electrooptic display device unit
US20100178738A1 (en) * 2006-01-10 2010-07-15 Samsung Electronics Co., Ltd. Transistor, method of fabricating the same and organic light emitting display including the transistor
CN101958339A (zh) * 2009-07-15 2011-01-26 三星移动显示器株式会社 有机发光显示装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799296A (zh) * 2019-08-16 2020-10-20 合肥维信诺科技有限公司 一种显示面板的制备方法、显示面板及显示装置
CN112447905A (zh) * 2019-08-30 2021-03-05 爱思开海力士有限公司 电容器及其制造方法
CN113764463A (zh) * 2020-06-06 2021-12-07 张葳葳 一种主动驱动器件及其制作方法

Also Published As

Publication number Publication date
CN103682175B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
US9129924B2 (en) OLED display with spalled semiconductor driving circuitry and other integrated functions
JP2020161498A (ja) 有機発光表示装置及びその製造方法
TWI586527B (zh) Glass laminate and manufacturing method of electronic device
US9623633B2 (en) Flexible display and method for manufacturing the same
JP2023053142A (ja) 発光装置
EP3067951B1 (en) Apparatus comprising a flexible substrate, oled device, and defect detection method thereof
JP5504221B2 (ja) 発光装置及びその作製方法
JP2009054420A (ja) 電子デバイス用可撓性基板の製造方法、電子デバイスの製造方法およびそれによって製造された電子デバイス
US20150280157A1 (en) Transferable transparent conductive oxide
CN103682175A (zh) 形成包括具有半导体驱动电路的oled显示器的结构的方法和半导体结构
US20140008634A1 (en) Electrode Sheet for Organic Device, Organic Device Module, and Method for Producing Same
US20150249212A1 (en) Optoelectronics integration by transfer process
CN104081879A (zh) 电子装置及其制造方法
TWI273710B (en) Organic electroluminescence device and fabricating method thereof
Chwang et al. Flexible OLED display development: Strategy and status
US20050029092A1 (en) Apparatus and method of employing self-assembled molecules to function as an electron injection layer of OLED
TW200806073A (en) Flexible substrate for OLED and a fabrication method thereof
CN110335964A (zh) 一种显示面板
US20140312314A1 (en) Flexible display device and manufacturing method thereof
JP2004259796A (ja) 薄膜デバイスの製造方法および薄膜デバイス
CN110106494B (zh) 无机薄膜及其制备方法、应用以及薄膜封装结构和显示面板
US9991463B2 (en) Electronic devices with improved shelf lives
CN1444420A (zh) 显示装置及其制造方法
Kim et al. P‐107: Mechanism of Peel‐Off of Metal Substrate for Flexible Devices
JP2003249351A (ja) 有機ｌｅｄ素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant