CN103681870B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN103681870B
CN103681870B CN201210340253.4A CN201210340253A CN103681870B CN 103681870 B CN103681870 B CN 103681870B CN 201210340253 A CN201210340253 A CN 201210340253A CN 103681870 B CN103681870 B CN 103681870B
Authority
CN
China
Prior art keywords
signal electrode
gate insulating
organic resin
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210340253.4A
Other languages
English (en)
Other versions
CN103681870A (zh
Inventor
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201210340253.4A priority Critical patent/CN103681870B/zh
Publication of CN103681870A publication Critical patent/CN103681870A/zh
Application granted granted Critical
Publication of CN103681870B publication Critical patent/CN103681870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板，包括：衬底基板、形成于所述衬底基板上的氧化物薄膜晶体管以及钝化层和像素层，其中，所述氧化物薄膜晶体管中的栅绝缘层采用的材料为非感光型有机树脂。本发明还公开了一种阵列基板的制造方法及显示装置，采用本发明能有效降低功耗，且使底层平坦化。

Description

阵列基板及其制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
在薄膜晶体管(Thin Film Transistor，TFT)阵列结构中，常以氮化硅(SiNx)作为栅绝缘层，且栅绝缘层形成于栅电极和源漏信号电极之间，由于氮化硅本身介电常数较高，使得栅绝缘层电容较高，因此可有效提升充电电流值，缩短充电时间。但是，较高的充电电流值会使栅电极和源漏信号电极之间的电容变得较大，该电容直接影响显示屏的功耗，从而使得显示屏的耗电量明显变大；同时，以氮化硅(SiNx)为栅绝缘层，其平坦性较差，凹凸不平的表面对后端的对盒工艺中的液晶取向工艺造成较大的影响，使得液晶取向紊乱，易造成显示异常。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板及其制造方法，能防止充电电流损失的同时降低功耗，且能使底层平坦化。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种阵列基板，包括：衬底基板、形成于所述衬底基板上的氧化物薄膜晶体管，以及钝化层和像素电极，其中，所述氧化物薄膜晶体管中的栅绝缘层采用非感光型有机树脂形成。
这里，所述非感光型有机树脂包括主链上含有Si-C和/或Si-O结构的非感光型有机树脂；
所述非感光型有机树脂形成的栅绝缘层具有平坦化的表面结构；
所述钝化层采用的材料包括氮化硅、有机树脂材料中的至少一种；
所述氧化物薄膜晶体管包括：栅电极、形成于所述栅电极上的栅绝缘层、形成于所述栅绝缘层上的氧化物半导体层、形成于所述氧化物半导体层上的源信号电极、漏信号电极以及沟道；或者，
所述氧化物薄膜晶体管包括：源信号电极、漏信号电极和沟道，以及形成于所述源信号电极、漏信号电极和沟道上的氧化物半导体层、形成于所述氧化物半导体层上的栅绝缘层、形成于所述栅绝缘层上的栅电极。
本发明还提供了一种阵列基板的制造方法，包括以下步骤：
在衬底基板上形成氧化物薄膜晶体管、钝化层以及像素电极；其中，所述氧化物薄膜晶体管中的栅绝缘层采用非感光型有机树脂形成。
这里，所述非感光型有机树脂包括主链上含有Si-C和/或Si-O结构的非感光型有机树脂材料；
所述在衬底基板上形成氧化物薄膜晶体管的步骤包括：
在衬底基板上形成栅电极；在所述栅电极上形成栅绝缘层；在所述栅绝缘层上形成氧化物半导体层；在所述氧化物半导体层上形成源信号电极、漏信号电极以及沟道；或者，
在衬底基板上形成源信号电极、漏信号电极和沟道；在所述源信号电极、漏信号电极和沟道上形成氧化物半导体层；在所述氧化物半导体层上形成栅绝缘层；在所述栅绝缘层上形成栅电极。
所述钝化层采用的材料包括氮化硅、有机树脂材料中的至少一种；
本发明又提供了一种显示装置，所述显示装置包括本发明公开的任意一种的阵列基板。
本发明所提供的阵列基板及其制造方法，具有以下的优点和特点：
本发明中的栅绝缘层采用主链上含有Si-C和/或Si-O结构的非感光型有机树脂材料代替氮化硅材料，如此，一方面，由于非感光型有机树脂材料的介电常数较氮化硅材料的介电常数低，可有效降低显示屏功耗；另一方面，由于有机树脂材料为平坦化、均匀性好的材料，可有效改善栅绝缘层凹凸不平的现象，使得栅绝缘层平坦化，进而使阵列基板整体平坦，提高后续工艺的可控性。
另外，虽然本发明采用的非感光型有机树脂的介电常数比较低，会影响阵列基板的充电电流，但是，通过采用氧化铟锡材料制作氧化物半导体层，可有效弥补充电电流的损失；且由于非感光型有机树脂材料中不含H元素，因此，可较好地防止氧化物薄膜晶体管充电电流的特性变差。
附图说明
图1为实施例1阵列基板的组成结构示意图；
图2为实施例2阵列基板的组成结构示意图。
附图标记说明
1、衬底基板，2、栅电极，3、栅绝缘层，4、氧化物半导体层，5a、源信号电极，5b，漏信号电极，6、钝化层，7、过孔，8、像素电极，9、沟道
具体实施方式
下面将结合具体实施例及附图对本发明的实施方式进行详细描述。
实施例1
图1为实施例1阵列基板的组成结构示意图，如图1所示，所述阵列基板包括：衬底基板1、形成于所述衬底基板上的氧化物薄膜晶体管，以及钝化层6和像素电极8；其中，所述氧化物薄膜晶体管中的栅绝缘层采用非感光型有机树脂形成。
本发明所述阵列基板中的栅绝缘层采用非感光型有机树脂材料代替氮化硅材料，如此，一方面，由于非感光型有机树脂材料的介电常数较氮化硅材料的介电常数低，可有效降低显示屏功耗；另一方面，由于有机树脂材料为平坦化、均匀性好的材料，可有效改善栅绝缘层凹凸不平的现象，使得栅绝缘层平坦化，进而使阵列基板整体平坦，提高后续工艺的可控性，例如可以大幅度降低液晶器件制造过程中的对盒摩擦(cell rubbing)工艺的端差，提升产品特性。
另外，虽然本发明所述阵列基板采用的非感光型有机树脂的介电常数比较低，会影响阵列基板的充电电流，但是，通过采用氧化铟锡材料制作氧化物半导体层，可有效弥补充电电流的损失；且由于非感光型有机树脂材料中不含H元素，因此，可较好地防止氧化物薄膜晶体管充电电流的特性变差。
其中，所述氧化物薄膜晶体管可以至少包括：栅电极2、形成于所述栅电极2上的栅绝缘层3、形成于所述栅绝缘层3上的氧化物半导体层4、形成于所述氧化物半导体层4上的源漏信号电极层、以及形成于所述源漏信号电极层上的沟道9，所述沟道9在氧化物半导体层4上方截断源漏信号电极层，将所述源漏信号电极层截断成源信号电极5a和漏信号电极5b；
这里，所述阵列基板上的结构不限于上述所列出的结构，且氧化物薄膜晶体管、钝化层以及像素电极形成的方式也不限，其中，氧化物薄膜晶体管、钝化层以及像素电极的形成方式可以采用常规的实现方式，如5次掩膜版(5mask)工艺、4次掩膜版(4mask)工艺等，还可以利用多色调工艺及分层剥离工艺等技术，这些工艺方法均为本领域技术人员所知晓的，此处不再详细描述。
这里，所述非感光型有机树脂可以包括主链上含有Si-C和/或Si-O结构的非感光型有机树脂材料；
所述钝化层采用的材料可以包括氮化硅、氧化硅等材料，也可以包括有机树脂材料，其中，采用有机树脂材料做钝化层，可以降低端差以提升产品特性；
所述像素电极为透明导电材料，且该透明导电材料可以包括纳米铟锡金属氧化物(ITO)、铟锌金属氧化物(IZO)、或铟镓锌氧化物(IGZO)。
结合以上所述，所述阵列基板上的氧化物薄膜晶体管的具体结构如图1所示，包括：
衬底基板1，形成于所述衬底基板1上的栅电极2；形成于所述栅电极2上的栅绝缘层3；形成于所述栅绝缘层3上的氧化物半导体层4，且所述氧化物半导体层4通过栅绝缘层3与栅电极2相隔；形成于所述氧化物半导体层上的源漏信号电极层；形成于所述源漏信号电极层上的沟道9，所述沟道9在氧化物半导体层4上方截断源漏信号电极层，并将源漏信号电极层截断成源信号电极5a和漏信号电极5b；形成于在上述已形成栅电极2、栅绝缘层3、氧化物半导体层4、源信号电极5a、漏信号电极5b以及沟道9的阵列基板上的钝化层6；形成于钝化层6上的过孔7和像素电极8，所述像素电极8通过过孔7与漏信号电极5b连接。
阵列基板上还具有栅线和数据线，在阵列基板的制造过程中，栅线可以在形成栅电极的同时形成，数据线可以在形成源信号电极和漏信号电极的同时形成。
相应的，所述阵列基板上的氧化物薄膜晶体管以及钝化层和像素电极的制造方法，包括：
依次在衬底基板1上形成栅电极2；在所述栅电极上形成栅绝缘层3；在所述栅绝缘层3上形成氧化物半导体层4；在所述氧化物半导体层4上形成源漏信号电极层；在所述源漏信号电极层上形成沟道9，所述沟道9在所述氧化物半导体层4上方截断源漏信号电极层，将源漏信号电极层截断为源信号电极5a和漏信号电极5b；在所述已形成栅电极2、栅绝缘层3、氧化物半导体层4、源信号电极5a、漏信号电极5b以及沟道9的阵列基板上形成钝化层6；在所述钝化层6刻蚀出过孔7，并形成像素电极8，所述像素电极8通过过孔7与漏信号电极5b连接。
相应地，阵列基板上还具有栅线和数据线，在阵列基板的制造过程中，栅线可以在形成栅电极的同时形成，数据线可以在形成源信号电极和漏信号电极的同时形成。
本实施例中所述钝化层采用的材料为有机树脂，由于有机树脂具有易于平坦化的特性，因此，从图1中可以看出，所述钝化层的表面为平坦的，也可有效地降低表面端差，提升产品特性。
实施例2
图2为实施例2阵列基板的组成结构示意图，该阵列基板上的氧化物薄膜晶体管的结构为顶栅结构，如图所示，所述阵列基板包括：衬底基板1、形成于所述衬底基板上的氧化物薄膜晶体管以及钝化层6和像素电极8；其中，所述氧化物薄膜晶体管中的栅绝缘层采用非感光型有机树脂形成。阵列基板上还具有栅线和数据线(图中未示出)。
本发明所述阵列基板中的栅绝缘层采用非感光型有机树脂材料代替氮化硅材料，如此，一方面，由于非感光型有机树脂材料的介电常数较氮化硅材料的介电常数低，可有效降低显示屏功耗；另一方面，由于有机树脂材料为平坦化、均匀性好的材料，可有效改善栅绝缘层凹凸不平的现象，使得栅绝缘层平坦化，进而使阵列基板整体平坦，提高后续工艺的可控性，例如可以大幅度降低液晶器件制造过程中的对盒摩擦(cell rubbing)工艺的端差，提升产品特性。
另外，虽然本发明所述阵列基板采用的非感光型有机树脂的介电常数比较低，会影响阵列基板的充电电流，但是，通过采用氧化铟锡材料制作氧化物半导体层，可有效弥补充电电流的损失；且由于非感光型有机树脂材料中不含H元素，因此，可较好地防止氧化物薄膜晶体管充电电流的特性变差。
其中，所述氧化物薄膜晶体管可以至少包括：源漏信号电极层、形成于所述源漏信号电极层上的沟道9，所述沟道9截断源漏信号电极层，并将所述源漏信号电极层截断成源信号电极5a和漏信号电极5b，以及形成于所述源信号电极5a、漏信号电极5b和沟道上的氧化物半导体层4、形成于所述氧化物半导体层4上的栅绝缘层3、形成于所述栅绝缘层3上的栅电极2。
这里，所述阵列基板上的结构不限于上述所列出的结构，且氧化物薄膜晶体管、钝化层以及像素电极形成的方式也不限，其中，氧化物薄膜晶体管、钝化层以及像素电极的形成方式可以采用常规的实现方式，如5次掩膜版(5mask)工艺、4次掩膜版(4mask)工艺等，还可以利用多色调工艺及分层剥离工艺等技术，这些工艺方法均为本领域技术人员所知晓的，此处不再详细描述。
这里，所述非感光型有机树脂可以包括主链上含有Si-C和/或Si-O结构的非感光型有机树脂材料；
所述钝化层采用的材料可以包括氮化硅、氧化硅等材料，也可以包括有机树脂材料，其中，采用有机树脂材料做钝化层，可以降低端差以提升产品特性；
所述像素电极为透明导电材料，且该透明导电材料可以包括纳米铟锡金属氧化物(ITO)、铟锌金属氧化物(IZO)、或铟镓锌氧化物(IGZO)。
结合以上所述，所述阵列基板上的氧化物薄膜晶体管以及钝化层和像素电极的具体结构如图2所示，包括：
衬底基板1，形成于衬底基板1上的源漏信号电极层；形成于源漏信号电极层上的沟道9，所述沟道9截断源漏信号电极层，并将所述源漏信号电极层截断成源信号电极5a和漏信号电极5b；形成于源信号电极5a、漏信号电极5b以及沟道9上的氧化物半导体层4，且所述氧化物半导体层4通过所述沟道9隔断源漏信号电极层；形成于在上述已形成源信号电极5a、漏信号电极5b、沟道9以及氧化物半导体层4的阵列基板上的栅绝缘层3；形成于栅绝缘层3上的栅电极2，且所述栅电极2通过栅绝缘层3与氧化物半导体层4相隔；形成于在上述已形成源信号电极5a、漏信号电极5b、沟道9、氧化物半导体层4、栅绝缘层3以及栅电极2的阵列基板上的钝化层6；形成于所述钝化层6上的过孔7和像素电极8，所述像素电极8通过过孔7与漏电极连接5b。
阵列基板上还具有栅线和数据线，在阵列基板的制造过程中，栅线可以在形成栅电极的同时形成，数据线可以在形成源信号电极和漏信号电极的同时形成。
相应地，所述阵列基板上的氧化物薄膜晶体管以及钝化层和像素电极的制造方法，包括：
在衬底基板1上形成源漏信号电极层；在所述源漏信号电极层上形成沟道9，所述沟道9截断源漏信号电极层，并将所述源漏信号电极层截断成源信号电极5a和漏信号电极5b；在所述源信号电极5a、漏信号电极5b和沟道9上形成氧化物半导体层4，且所述氧化物半导体层4通过所述沟道9隔断源漏信号电极层；在所述已形成源信号电极5a、漏信号电极5b、沟道9以及氧化物半导体层4的阵列基板上沉积栅绝缘层3；在所述栅绝缘层3上沉积栅电极2；在所述已形成源信号电极5a、漏信号电极5b、沟道9、氧化物半导体层4、栅绝缘层3以及栅电极2的阵列基板上形成钝化层6；在所述钝化层6刻蚀出过孔7，并形成像素电极8，所述像素电极8通过过孔7与漏信号电极5b连接。
相应地，阵列基板上还具有栅线和数据线，在阵列基板的制造过程中，栅线可以在形成栅电极的同时形成，数据线可以在形成源电极和漏电极的同时形成。
本实施例中所述钝化层采用的材料为氮化硅，由于氮化硅为非平坦化材料，因此，从图2中可以看出，所述钝化层的表面为非平坦的。
本发明实施例中例举的阵列基板的结构只是可选的方案，阵列基板上的各组成部分以及薄膜晶体管所包括的各层的位置和形成顺序不限于实施例中所描述的方式，而是可以有很多种变化，比如可以最先形成像素电极，然后再形成源漏信号电极、栅电极等，只要所形成的结构能够实现面板的驱动即可。
本发明还提供了一种显示装置，其中，所述显示装置中的阵列基板为实施例1或实施例2所述的任意一种阵列基板。
这里，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (7)

1.一种阵列基板，包括：衬底基板、形成于所述衬底基板上的氧化物薄膜晶体管，以及钝化层和像素电极，其中，所述氧化物薄膜晶体管中的栅绝缘层采用非感光型有机树脂形成；
所述非感光型有机树脂包括主链上含有Si-C和/或Si-O结构的非感光型有机树脂；所述非感光型有机树脂材料中不含H元素；所述非感光型有机树脂形成的栅绝缘层具有平坦化的表面结构。
2.根据权利要求1所述的阵列基板，其特征在于，所述钝化层采用的材料包括氮化硅、有机树脂材料中的至少一种。
3.根据权利要求1所述的阵列基板，其特征在于，所述氧化物薄膜晶体管包括：栅电极、形成于所述栅电极上的栅绝缘层、形成于所述栅绝缘层上的氧化物半导体层、形成于所述氧化物半导体层上的源信号电极、漏信号电极以及沟道；
或者，所述氧化物薄膜晶体管包括：源信号电极、漏信号电极和沟道，以及形成于所述源信号电极、漏信号电极和沟道上的氧化物半导体层、形成于所述氧化物半导体层上的栅绝缘层、形成于所述栅绝缘层上的栅电极。
4.一种阵列基板的制造方法，包括以下步骤：
在衬底基板上形成氧化物薄膜晶体管、钝化层以及像素电极；其中，所述氧化物薄膜晶体管中的栅绝缘层采用非感光型有机树脂形成；所述非感光型有机树脂包括主链上含有Si-C和/或Si-O结构的非感光型有机树脂材料；所述非感光型有机树脂材料中不含H元素；所述非感光型有机树脂形成的栅绝缘层具有平坦化的表面结构。
5.根据权利要求4所述的制造方法，其特征在于，所述在衬底基板上形成氧化物薄膜晶体管的步骤包括：
在衬底基板上形成栅电极；在所述栅电极上形成栅绝缘层；在所述栅绝缘层上形成氧化物半导体层；在所述氧化物半导体层上形成源信号电极、漏信号电极以及沟道；
或者，
在衬底基板上形成源信号电极、漏信号电极和沟道；在所述源信号电极、漏信号电极和沟道上形成氧化物半导体层；在所述氧化物半导体层上形成栅绝缘层；在所述栅绝缘层上形成栅电极。
6.根据权利要求4所述的制造方法，其特征在于，所述钝化层采用的材料包括氮化硅、有机树脂材料中的至少一种。
7.一种显示装置，其特征在于，所述显示装置包括权利要求1至3任一项所述的阵列基板。
CN201210340253.4A 2012-09-13 2012-09-13 阵列基板及其制造方法 Active CN103681870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210340253.4A CN103681870B (zh) 2012-09-13 2012-09-13 阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210340253.4A CN103681870B (zh) 2012-09-13 2012-09-13 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN103681870A CN103681870A (zh) 2014-03-26
CN103681870B true CN103681870B (zh) 2016-12-21

Family

ID=50318803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210340253.4A Active CN103681870B (zh) 2012-09-13 2012-09-13 阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN103681870B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750821A (zh) * 2008-12-03 2010-06-23 株式会社半导体能源研究所 液晶显示器
TW201203557A (en) * 2010-04-09 2012-01-16 Dainippon Printing Co Ltd Thin film transistor substrate
CN202948924U (zh) * 2012-09-13 2013-05-22 北京京东方光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
JP2012174801A (ja) * 2011-02-18 2012-09-10 Nippon Hoso Kyokai <Nhk> 半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750821A (zh) * 2008-12-03 2010-06-23 株式会社半导体能源研究所 液晶显示器
TW201203557A (en) * 2010-04-09 2012-01-16 Dainippon Printing Co Ltd Thin film transistor substrate
CN202948924U (zh) * 2012-09-13 2013-05-22 北京京东方光电科技有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
CN103681870A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
KR102260789B1 (ko) 반도체 장치 및 그 제작 방법
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR102113029B1 (ko) 반도체 장치
JP2019114805A (ja) トランジスタ
CN108022935B (zh) 显示设备
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR20190123805A (ko) 반도체 장치
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US9461075B2 (en) Array substrate and manufacturing method thereof, and display device
US9684217B2 (en) Array substrate, method for manufacturing the same and liquid crystal display device
US9406701B2 (en) Array substrate and method for fabricating the same, and display device
CN103383945A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US10050092B2 (en) Array substrate, manufacturing method thereof and display device
CN102629611B (zh) 一种显示装置、阵列基板及其制作方法
US9236492B2 (en) Active device
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN202948924U (zh) 一种阵列基板及显示装置
US9373683B2 (en) Thin film transistor
CN203983289U (zh) 薄膜晶体管、阵列基板及显示装置
CN202651115U (zh) 一种顶栅型tft阵列基板及显示装置
CN103681870B (zh) 阵列基板及其制造方法
CN103928455A (zh) 一种tft阵列基板及其制造方法
KR20120075803A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant