CN103681626A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103681626A
CN103681626A CN201310070471.5A CN201310070471A CN103681626A CN 103681626 A CN103681626 A CN 103681626A CN 201310070471 A CN201310070471 A CN 201310070471A CN 103681626 A CN103681626 A CN 103681626A
Authority
CN
China
Prior art keywords
mentioned
electrode
connecting wiring
electrically connected
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310070471.5A
Other languages
English (en)
Inventor
崎山阳子
森塚宏平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681626A publication Critical patent/CN103681626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Conversion In General (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供半导体器件，具备多个第1平板，该第1平板包含吸收高频电磁波的材料。第1平板之中的任一个配置在第1连接布线及第2连接布线的上方。

Description

半导体器件
关联申请
本申请基于2012年9月20日提交的在先日本专利申请第2012-206800号，并要求其优先权，在此作为参照并入其全部内容。
技术领域
本发明涉及半导体器件。
背景技术
以前，在半导体器件中，有并联连接了多个半导体元件的半导体器件。在该现有的半导体器件中，例如，在模块栅极布线的分支点和各IGBT元件的栅极焊盘之间的布线中***铁氧体磁芯。
发明内容
本发明提供能降低EMI（Electro Magnetic Interference）噪声的半导体器件。
实施方式的半导体器件具备绝缘基板。半导体器件具备设在上述绝缘基板上、且具有平板状的形状的第1电极。半导体器件具备设在上述绝缘基板上、且具有平板状的形状的第2电极。半导体器件具备设在上述绝缘基板上、且具有平板状的形状的第3电极。半导体器件具备设在上述第1电极上、且发射极或集电极的任一方电连接到上述第1电极上的第1开关元件。半导体器件具备将上述第1开关元件的发射极或集电极的余下的另一方电连接到上述第3电极上的第1连接布线。半导体器件具备设在上述第2电极上、且发射极或集电极的任一方电连接到上述第2电极上的第2开关元件。半导体器件具备以上述第2开关元件与上述第1开关元件并联连接的方式，将上述第2开关元件的发射极或集电极的余下的另一方电连接到上述第3电极上的第2连接布线。半导体器件具备电连接到上述第1开关元件的栅极上的第1栅极布线。半导体器件具备电连接到上述第2开关元件的栅极上的第2栅极布线。半导体器件具备与上述第1电极及上述第2电极电连接的第3连接布线。半导体器件具备与上述第3电极电连接的第4连接布线。半导体器件具备包含吸收高频电磁波的材料的多个第1平板。半导体器件具备密封树脂，该密封树脂在上述散热板上至少对上述绝缘基板、上述第1至第3电极、上述第1及第2开关元件、上述第1及第2栅极布线、上述第1至第4连接及上述第1平板进行密封。
上述第1平板之中的任一个配置在上述第1连接布线及上述第2连接布线的上方。
根据本发明的实施方式，提供能降低EMI噪声的半导体器件。
附图说明
图1是示出第1实施方式涉及的半导体器件100的构成的一个例子的平面图。
图2是示出沿着图1的X－X线的半导体器件100的截面的一个例子的截面图。
图3是示出图1所示的半导体器件100的电路构成的一个例子的电路图。
具体实施方式
以下，根据附图对实施方式进行说明。并且，在实施方式中，对选择了IGBT元件作为开关元件的一个例子的情况进行说明，但也可以是MOS晶体管等其它电压控制型的开关元件。
（第1实施方式）
图1是示出第1实施方式涉及的半导体器件100的构成的一个例子的平面图。而且，图2是示出沿着图1的X－X线的半导体器件100的截面的一个例子的截面图。而且，图3是示出图1所示的半导体器件100的电路构成的一个例子的电路图。
如图1～图3所示，半导体器件100具备散热板1、框体2、导电性膜3、绝缘基板4、密封树脂5、第1电极PE1、第2电极PE2、第3电极PE3、第1IGBT元件（第1开关元件）T1、第2IGBT元件（第2开关元件）T2、第1连接布线CL1、第2连接布线CL2、第3连接布线CL3、第4连接布线CL4、第5连接布线CL5、第6连接布线CL6、第1栅极布线GL1、第2栅极布线GL2、第1二极管D1、第2二极管D2、多个第1平板S1、多个第2平板S2、布线基板LS、第1外部端子（栅极端子）GT、第2外部端子（集电极端子）CT、第3外部端子（发射极端子）ET、第4外部端子（发射极感应端子）EST。
框体2在散热板1上设置成包围密封树脂5，由树脂材料构成。
密封树脂5在散热板1上，至少对绝缘基板4、第1到第3电极PE1～PE3、第1及第2IGBT元件T1、T2、第1及第2二极管D1、D2、第1及第2栅极布线GL1、GL2、布线基板LS、第1到第6连接布线CL1～CL6、及第1平板S1进行密封。
第1外部端子GT设置成从密封树脂5露出（图1、图2）。该第1外部端子GT经由布线基板LS与第1栅极布线GL1及第2栅极布线GL2（第1、第2IGBT元件T1、T2的栅极）电连接（图2、图3）。
第2外部端子CT设置成从密封树脂5露出（图1、图2）。该第2外部端子CT与第3连接布线CL3电连接。即，第2外部端子CT与第1IGBT元件T1的集电极及第2IGBT元件T2的集电极电连接（图2、图3）。
第3外部端子ET设置成从密封树脂5露出（图1、图2）。该第3外部端子ET与第4连接布线CL4电连接。即，第3外部端子ET与第1IGBT元件T1的发射极及第2IGBT元件T2的发射极电连接（图2、图3）。
第4外部端子EST设置成从密封树脂5露出，与第1、第2IGBT元件T1、T2的发射极电连接（图1）。
并且，如图1、图2所示，第1到第3外部端子GT、CT、ET配置在框体2的外侧。
而且，散热板1将在半导体器件100内发生的热放出到外部。该散热板1例如由包含铝的热传导性高的材料构成。
导电性膜3通过在散热板1之上涂敷例如包含銅的焊锡而形成。
绝缘基板4在散热板1的上方间隔着导电性膜3设置。该绝缘基板4例如由氧化铝构成。
第1电极PE1设在绝缘基板4上，具有平板状的形状。
第2电极PE2设在绝缘基板4上，具有平板状的形状。
第3电极PE3设在绝缘基板4上，具有平板状的形状。
第1IGBT元件T1设在第1电极PE1上。在图2所示的例子中，该第1IGBT元件T1的集电极电连接到第1电极PE1。但是，第1IGBT元件T1的发射极电连接到第1电极PE1也可以。
即，第1IGBT元件T1设在第1电极PE1上，在第1电极PE1上电连接发射极或集电极的任一方（一端）。
在图2所示的例子中，第1连接布线CL1将第1IGBT元件T1的发射极电连接到第3电极PE3。但是，第1连接布线CL1也可以将第1IGBT元件T1的集电极电连接到第3电极PE3。
即，第1连接布线CL1将第1IGBT元件T1的发射极或集电极的余下的另一方（另一个端子）电连接到第3电极PE3。
而且，第2IGBT元件T2设在第2电极PE2上。在图2所示的例子中，该第2IGBT元件T2的集电极电连接到第2电极PE2。但是，第2IGBT元件T2的发射极电连接到第2电极PE2也可以。
即，第2IGBT元件T2设在第2电极PE2上，在第2电极PE2上电连接发射极或集电极的任一方（一个端子）。
在图2所示的例子中，第2连接布线CL2以第2IGBT元件T2与第1IGBT元件T1并联连接的方式，将第2IGBT元件T2的发射极电连接到第3电极PE3。但是，第2连接布线CL2以第2IGBT元件T2与第1IGBT元件T1并联连接的方式，将第2IGBT元件T2的集电极电连接到第3电极PE3上也可以。
即，第2连接布线CL2以第2IGBT元件T2与第1IGBT元件T1并联连接的方式，在第3电极PE3上电连接第2IGBT元件T2的发射极或集电极的余下的另一方（另一个端子）。
并且，在图2所示的例子中，第1连接布线CL1及第2连接布线CL2是接合引线。但是，第1连接布线CL1及第2连接布线CL2也可以是接合引线以外的其他形态的布线。
第1栅极布线GL1与第1IGBT元件T1的栅极电连接。
第2栅极布线GL2与第2IGBT元件T2的栅极电连接。
第3连接布线CL3与第1电极PE1及第2电极PE2电连接。
第4连接布线CL4与第3电极PE3电连接。
多个第1平板S1包含吸收高频电磁波的材料。并且，在图2所示的例子中，第1平板S1记载为2个。
并且，该第1平板S1中使用的材料，例如是铁氧体（ferrite）或坡莫合金（permalloy）。
而且，该第1平板S1以与布线基板LS绝缘的状态，固定于布线基板LS。
而且，该第1平板S1配置成其上表面与绝缘基板4及布线基板LS的上表面平行。
如图2所示，多个第1平板S1之中的一个配置在第1连接布线CL1的上方。同样，多个第1平板S1之中的一个配置在第2连接布线CL2的上方。
即，第1平板S1之中的任一个配置在第1连接布线CL1及第2连接布线CL2的上方。
而且，如图2所示，在第1连接布线CL1的上方配置的第1平板S1，也配置在第1电极PE1的上方。
同样，在第2连接布线CL2的上方配置的第1平板S1，也配置在第2电极PE2的上方。
即，第1平板S1之中的任一个配置在第1电极PE1及第2电极PE2的上方。
而且，布线基板LS在绝缘基板4的上方间隔着第1及第2电极PE1、PE2设置。该布线基板LS与第1栅极布线GL1及第2栅极布线GL2电连接。
如图2所示，在第1连接布线CL1的上方配置的第1平板S1和在第2连接布线CL2的上方配置的第2平板S2，配置在绝缘基板4和布线基板LS之间。
即，第1平板S1之中的任一个配置在绝缘基板4和布线基板LS之间。
并且，如图3所示，在第1IGBT元件T1的栅极和栅极端子GT之间，存在布线基板LS、第1栅极布线GL1等作为布线电阻的第1电阻R1。同样，如图3所示，在第2IGBT元件T2的栅极和栅极端子GT之间，存在布线基板LS、第2栅极布线GL2等作为布线电阻的第2电阻R2。
多个第2平板S2包含吸收高频电磁波的材料。并且，在图2所示的例子中，第2平板S2记载为2个。
该第2平板S2配置在布线基板LS上。
并且，该第2平板S2所使用的材料，例如是铁氧体或坡莫合金。
而且，该第2平板S2以与布线基板LS绝缘的状态，固定于布线基板LS。
而且，该第2平板S2配置成其上表面与绝缘基板4及布线基板LS的上表面平行。
在图2所示的例子中，2个第1平板S1分别配置在第1IGBT元件T1及第2IGBT元件T2上。但是，至少第1平板S1之中的任一个配置在第1IGBT元件T1及第2IGBT元件T2的至少任一个之上即可。
第1二极管D1的正极连接到第1IGBT元件T1的发射极，负极连接到第1IGBT元件T1的集电极，以使得与第1IGBT元件T1并联连接，（图2、图3）。
在图2所示的例子中，第5连接布线CL5将第1IGBT元件T1的发射极与第1二极管D1的正极电连接。但是，第5连接布线CL5也可以将第1IGBT元件T1的集电极与第1二极管D1的负极电连接。
即，第5连接布线CL5将第1IGBT元件T1的发射极或集电极的余下的另一方、与第1二极管D1的正极或负极电连接。
而且，第2二极管D2的正极连接到第2IGBT元件T2的发射极，负极连接到第2IGBT元件T2的集电极，以使得与第2IGBT元件T2并联连接（图2、图3）。
在图2所示的例子中，第6连接布线CL6将第2IGBT元件T2的发射极与第2二极管D2的正极电连接。但是，第6连接布线CL6也可以将第2IGBT元件T2的集电极与第2二极管D2的负极电连接。
即，第6连接布线CL6将第2IGBT元件T2的发射极或集电极的余下的另一方、与第2二极管D2的正极或负极电连接。
而且，在第1连接布线CL1的上方配置的第1平板S1，在图2所示的例子中，也在第5连接布线CL5的上方配置。
同样，在第2连接布线CL2的上方配置的第1平板S1，在图2所示的例子中，也在第6连接布线CL6的上方配置。
即，第1平板S1之中的任一个配置在第5连接布线CL5及第6连接布线CL6的上方。
而且，在第5连接布线CL5的上方配置的第1平板S1，在图2所示的例子中，与第3连接布线CL3及第4连接布线CL4相邻配置。
同样，在第6连接布线CL6的上方配置的第1平板S1，在图2所示的例子中，与第3连接布线CL3及第4连接布线CL4相邻配置。
即，第1平板S1之中的任一个与第3连接布线CL3及第4连接布线CL4相邻配置。
并且，在图2所示的例子中，第5连接布线CL5及第6连接布线CL6是接合引线。但是，第5连接布线CL5及第6连接布线CL6也可以是接合引线以外的其他形态的布线。
如上所述，在半导体器件100中，将平板状的平板配置成与并联连接的IGBT元件、布线、布线基板接近。
由此，由成为共振原因的2个IGBT元件、布线、及布线基板发生的高频电磁波，通过平板被吸收。即，能通过平板将基于共振的EMI噪声吸收，转换成热。并且，在该平板发生的热，例如为几μJ左右，所以可以无视对半导体器件100的特性的影响。
因此，能不使布线的寄生电感成分增加，而且不变更布线自身，就抑制IGBT元件的关断时的电流·电压振动。
再者，在半导体器件100中，不像现有技术那样在布线路径附加铁氧体磁芯。为此，半导体器件100能缩短布线长度。
而且，如上所述，在半导体器件100中，平板配置在布线基板和IGBT元件之间。由此，平板吸收从IGBT元件及布线发生的高频电磁波引起的EMI噪声，所以能降低对布线基板的影响。
再者，例如，选择铁氧体作为平板的材料，所以能使高频的损耗効果变大，而且，能有效地抑制电流·电压振动。铁氧体特别是1MHz以下的阻抗较低，所以能降低对导通和关断等IGBT元件的开关特性的影响。
如上所述，根据本实施方式涉及的半导体器件，能谋求布线长度的缩小的同时，降低EMI噪声。
而且，第1至第3电极也可以使用球、立方体、棒状的电极。
以上，虽然说明了本发明的几个实施方式，但这些实施方式只是作为例子而提示的，无意于限定发明的范围。这些新的实施方式，能以其他各种形态实施，在不脱离发明的要旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变化，都包含在发明的范围和要旨内，而且包含在与权利要求所记载的发明等同的范围内。而且，上述各实施方式可以相互组合来实施。

Claims (20)

1.一种半导体器件，其特征在于，具备：
绝缘基板；
第1电极，设在上述绝缘基板上；
第2电极，设在上述绝缘基板上；
第3电极，设在上述绝缘基板上；
第1开关元件，设在上述第1电极上，一个端子电连接到上述第1电极；
第1连接布线，将上述第1开关元件的另一个端子电连接到上述第3电极；
第2开关元件，设在上述第2电极上，一个端子电连接到上述第2电极；
第2连接布线，以上述第2开关元件与上述第1开关元件并联连接的方式，将上述第2开关元件的另一个端子电连接到上述第3电极，；
第1栅极布线，与上述第1开关元件的栅极电连接；
第2栅极布线，与上述第2开关元件的栅极电连接；
第3连接布线，与上述第1电极及上述第2电极电连接；
第4连接布线，与上述第3电极电连接；及
多个第1平板，包含吸收高频电磁波的材料；
上述第1平板之中的任一个配置在上述第1连接布线及上述第2连接布线的上方。
2.根据权利要求1所记载的半导体器件，其特征在于，
上述第1平板之中的任一个配置在上述第1电极及上述第2电极的上方。
3.根据权利要求1所记载的半导体器件，其特征在于，
还具备布线基板，在上述绝缘基板的上方间隔着上述第1及第2电极设置，与上述第1栅极布线及上述第2栅极布线电连接；
上述第1平板之中的任一个配置在上述绝缘基板和上述布线基板之间。
4.根据权利要求3所记载的半导体器件，其特征在于，
还具备多个第2平板，该第2平板包含吸收高频电磁波的材料；
上述第2平板配置在上述布线基板上。
5.根据权利要求1所记载的半导体器件，其特征在于，
上述第1平板之中的任一个配置在上述第1开关元件及上述第2开关元件的至少任一个之上。
6.根据权利要求1所记载的半导体器件，其特征在于，
上述第1连接布线及上述第2连接布线是接合引线。
7.根据权利要求1所记载的半导体器件，其特征在于，
上述材料是铁氧体或坡莫合金。
8.根据权利要求1所记载的半导体器件，其特征在于，
上述第1开关元件是第1IGBT元件，该第1IGBT元件的发射极或集电极的任一方电连接到上述第1电极，发射极或集电极的余下的另一方经由上述第1连接布线电连接到上述第3电极；
上述第2开关元件是第2IGBT元件，该第2IGBT元件设在上述第2电极上，发射极或集电极的任一方电连接到上述第2电极，发射极或集电极的余下的另一方经由上述第2连接布线电连接到上述第3电极以使得与上述第1开关元件并联连接。
9.根据权利要求2所记载的半导体器件，其特征在于，
上述第1开关元件是第1IGBT元件，该第1IGBT元件的发射极或集电极的任一方电连接到上述第1电极，发射极或集电极的余下的另一方经由上述第1连接布线电连接到上述第3电极；
上述第2开关元件是第2IGBT元件，该第2IGBT元件设在上述第2电极上，发射极或集电极的任一方电连接到上述第2电极，发射极或集电极的余下的另一方经由上述第2连接布线电连接到上述第3电极以使得与上述第1开关元件并联连接。
10.根据权利要求8所记载的半导体器件，其特征在于，还具备：
第1二极管，正极连接到上述第1IGBT元件的发射极，负极连接到上述第1IGBT元件的集电极，以使得与上述第1IGBT元件并联连接；及
第2二极管，正极连接到上述第2IGBT元件的发射极，负极连接到上述第2IGBT元件的集电极，以使得与上述第2IGBT元件并联连接。
11.根据权利要求9所记载的半导体器件，其特征在于，还具备：
第1二极管，正极连接到上述第1IGBT元件的发射极，负极连接到上述第1IGBT元件的集电极，以使得与上述第1IGBT元件并联连接；及
第2二极管，正极连接到上述第2IGBT元件的发射极，负极连接到上述第2IGBT元件的集电极，以使得与上述第2IGBT元件并联连接。
12.根据权利要求10所记载的半导体器件，其特征在于，还具备：
第5连接布线，将上述第1IGBT元件的发射极或集电极的上述余下的另一方与上述第1二极管的正极或负极电连接；及
第6连接布线，将上述第2IGBT元件的发射极或集电极的上述余下的另一方与上述第2二极管的正极或负极电连接；
上述第1平板之中的任一个配置在上述第5连接布线及上述第6连接布线的上方。
13.根据权利要求11所记载的半导体器件，其特征在于，还具备：
第5连接布线，将上述第1IGBT元件的发射极或集电极的上述余下的另一方与上述第1二极管的正极或负极电连接；及
第6连接布线，将上述第2IGBT元件的发射极或集电极的上述余下的另一方与上述第2二极管的正极或负极电连接；
上述第1平板之中的任一个配置在上述第5连接布线及上述第6连接布线的上方。
14.根据权利要求12所记载的半导体器件，其特征在于，
上述第5连接布线及上述第6连接布线是接合引线。
15.根据权利要求13所记载的半导体器件，其特征在于，
上述第5连接布线及上述第6连接布线是接合引线。
16.根据权利要求1所记载的半导体器件，其特征在于，
上述第1平板之中的任一个与上述第3连接布线及上述第4连接布线相邻配置。
17.根据权利要求1所记载的半导体器件，其特征在于，还具备：
散热板；及
密封树脂，在上述散热板上，至少对上述绝缘基板、上述第1到第3电极、上述第1及第2IGBT元件、上述第1及第2栅极布线、上述第1到第4连接布线及上述第1平板进行密封。
18.根据权利要求17所记载的半导体器件，其特征在于，
第1外部端子，设置成从上述密封树脂露出，经由上述布线基板与上述第1栅极布线及上述第2栅极布线电连接；
第2外部端子，设置成从上述密封树脂露出，与上述第3连接布线电连接；及
第3外部端子，设置成从上述密封树脂露出，与上述第4连接布线电连接。
19.根据权利要求18所记载的半导体器件，其特征在于，
还具备框体，该框体在上述散热板上设置成包围上述密封树脂，由树脂材料构成。
20.根据权利要求19所记载的半导体器件，其特征在于，
上述第1到第3外部端子配置在上述框体的外侧。
CN201310070471.5A 2012-09-20 2013-03-06 半导体器件 Pending CN103681626A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-206800 2012-09-20
JP2012206800A JP2014063806A (ja) 2012-09-20 2012-09-20 半導体装置

Publications (1)

Publication Number Publication Date
CN103681626A true CN103681626A (zh) 2014-03-26

Family

ID=50273572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310070471.5A Pending CN103681626A (zh) 2012-09-20 2013-03-06 半导体器件

Country Status (3)

Country Link
US (1) US8823053B2 (zh)
JP (1) JP2014063806A (zh)
CN (1) CN103681626A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007902T5 (de) * 2017-09-28 2020-05-14 Mitsubishi Electric Corporation Chopper-Modul vom 2-in-1-Typ
JP6958515B2 (ja) * 2018-09-03 2021-11-02 株式会社オートネットワーク技術研究所 回路構造体及び電気接続箱
DE102022134477A1 (de) * 2022-12-22 2024-06-27 Valeo Eautomotive Germany Gmbh Leistungsmodul, elektrischer Leistungswandler und elektrischer Antrieb für ein Transportmittel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378420A (zh) * 2001-03-16 2002-11-06 松下电器产业株式会社 高频模块及其制造方法
US6501364B1 (en) * 2001-06-15 2002-12-31 City University Of Hong Kong Planar printed-circuit-board transformers with effective electromagnetic interference (EMI) shielding
US20040125529A1 (en) * 2002-12-25 2004-07-01 Mitsubishi Denki Kabushiki Kaisha Power module
US20110285459A1 (en) * 2010-05-20 2011-11-24 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
JPH07273276A (ja) 1994-03-28 1995-10-20 Nissan Motor Co Ltd パワー素子とスナバ素子の接続構造及びその実装構造
JP3280823B2 (ja) * 1995-04-21 2002-05-13 株式会社東芝 半導体装置
JP4138192B2 (ja) * 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP3801952B2 (ja) * 2002-06-14 2006-07-26 三菱電機株式会社 パワーモジュール
JP2005311019A (ja) * 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
JP5293666B2 (ja) 2010-03-29 2013-09-18 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378420A (zh) * 2001-03-16 2002-11-06 松下电器产业株式会社 高频模块及其制造方法
US6501364B1 (en) * 2001-06-15 2002-12-31 City University Of Hong Kong Planar printed-circuit-board transformers with effective electromagnetic interference (EMI) shielding
US20040125529A1 (en) * 2002-12-25 2004-07-01 Mitsubishi Denki Kabushiki Kaisha Power module
US20110285459A1 (en) * 2010-05-20 2011-11-24 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
US20140077260A1 (en) 2014-03-20
JP2014063806A (ja) 2014-04-10
US8823053B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
US9795049B2 (en) Semiconductor device
CN105981274B (zh) 电力用半导体模块
CN103051312B (zh) 低阻抗栅极控制方法和设备
CN104303297B (zh) 电力用半导体模块
CN102725931B (zh) 配电安装部件及使用配电安装部件的逆变器装置
CN105359269B (zh) 半导体装置
CN109314102B (zh) 半导体电源模块
CN105814686A (zh) 半导体装置
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN106531727A (zh) 具有抗干扰电容器的电子组件
CN103545282B (zh) 绝缘栅双极晶闸管模块及电极功率端子
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN102460695A (zh) 布线基板以及电力变换装置
CN105210464A (zh) 用于将直流电压转换为交变电压的设备和电气组件
CN109997223A (zh) 功率半导体模块
CN115440713A (zh) 一种功率模块
CN103681626A (zh) 半导体器件
JP5352113B2 (ja) インバータモジュール
CN103367305A (zh) 一种用于igbt器件的电连接结构
US11764141B2 (en) Semiconductor device
KR20210076469A (ko) 파워 모듈 및 그 제조 방법
CN104852615B (zh) 电力变换装置以及缓冲电容器
JPWO2019187700A1 (ja) 半導体モジュール
CN106298737A (zh) 功率模块封装结构及其制造方法
US20220238493A1 (en) Power Semiconductor Module with Low Inductance Gate Crossing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326