CN103681297A - 晶片加工方法 - Google Patents

晶片加工方法 Download PDF

Info

Publication number
CN103681297A
CN103681297A CN201310408381.2A CN201310408381A CN103681297A CN 103681297 A CN103681297 A CN 103681297A CN 201310408381 A CN201310408381 A CN 201310408381A CN 103681297 A CN103681297 A CN 103681297A
Authority
CN
China
Prior art keywords
wafer
spacing track
processing method
slot segmentation
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310408381.2A
Other languages
English (en)
Other versions
CN103681297B (zh
Inventor
内田文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN103681297A publication Critical patent/CN103681297A/zh
Application granted granted Critical
Publication of CN103681297B publication Critical patent/CN103681297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

晶片加工方法，能减小晶片上形成的间隔道的宽度，能在器件不产生缺损的情况下进行分割。该晶片加工方法针对在由间隔道划分成的多个区域中形成有器件的晶片，沿着间隔道对晶片进行分割，所述间隔道以格子状形成在晶片正面，该晶片加工方法包括：保护部件粘贴工序，在晶片正面粘贴保护部件；分割槽形成工序，从晶片的背面侧沿着间隔道定位切削刀具，在与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽；晶片支承工序，将实施了分割槽形成工序后的晶片的背面粘贴到安装于环状框架的划片带上，并剥离保护部件；晶片分割工序，对实施了晶片支承工序且粘贴于划片带上的晶片施加外力，沿着形成有分割槽的间隔道将晶片分割成各个器件。

Description

晶片加工方法
技术领域
本发明涉及晶片加工方法，该晶片加工方法针对在由间隔道划分而成的多个区域中形成有器件的晶片，沿着间隔道将所述晶片分割成各个器件，其中，所述间隔道以格子状形成在所述晶片的正面。
背景技术
在半导体器件制造工序中，在大致圆板形状的半导体晶片的表面上，利用呈格子状排列的被称为间隔道的分割预定线划分为多个区域，在该划分而成的区域中形成IC、LSI等器件。并且，通过沿着间隔道切断半导体晶片，来分割形成有器件的区域，从而制造各个器件。此外，对于在蓝宝石基板或碳化硅基板的表面层叠有氮化镓类化合物半导体等的光器件晶片，也是沿着间隔道切断该光器件晶片，由此分割成各个发光二极管、激光二极管等光器件，从而广泛利用于电气设备。
上述沿着间隔道针对半导体晶片和光器件晶片等的切断通常是借助被称为划片机（dicer）的切削装置来进行的。该切削装置具备：卡盘台，其保持半导体晶片或光器件晶片等被加工物；切削单元，其用于对保持在该卡盘台上的被加工物进行切削；以及切削进给单元，其使卡盘台和切削单元相对地移动。切削单元包括旋转轴、安装于该轴上的切削刀具、以及对旋转轴进行旋转驱动的驱动机构。切削刀具由圆盘状的基台和安装在该基台的侧面外周部的环状切削刃构成，关于切削刃，例如通过电铸将粒径为3μm左右的金刚石磨粒固定于基台，并形成为15μm左右的厚度。（例如，参照专利文献1。）
然而，由于切削刀具具有15μm左右的厚度，因此，作为对器件进行划分的分割预定线，其宽度需要为50μm左右。因此，在例如大小为1mm×1mm左右的器件的情况下，存在以下问题：间隔道所占的面积比例变大，生产性不佳。此外，存在以下问题：当利用切削刀具切断晶片时，在切断面的下表面侧产生缺损，器件的品质降低。
另一方面，近年来，作为对半导体晶片等板状被加工物进行分割的方法，尝试了以下的激光加工方法：利用对于晶片具有透射性的波长的脉冲激光光线，将聚光点对准所要分割的区域的内部而照射脉冲激光光线。利用了该激光加工方法的分割方法从晶片的一个表面侧，以聚光点对准内部的方式，沿着间隔道对晶片照射对于晶片具有透射性的波长的脉冲激光光线，在晶片的内部沿着间隔道连续地形成改性层，沿着由于形成该改性层而强度降低的间隔道施加外力，由此将晶片分割成各个器件。（例如，参照专利文献2。）
专利文献1：日本特开2002-66865号公报。
专利文献2：日本特许第3408805号公报。
在上述专利文献2公开的晶片加工方法中，沿着在晶片的第1方向上形成的间隔道在内部形成第1改性层，之后，沿着在与第1方向垂直的第2方向上形成的间隔道在内部形成第2改性层，此时，存在以下问题：在交叉部处，沿着在第2方向上形成的间隔道而定位于内部的脉冲激光光线的聚光点被第1改性层阻断，在交叉部处无法将第2改性层形成足够的厚度，在沿着形成有改性层的间隔道施加外力来将晶片分割成各个器件时，在器件上产生缺损。
发明内容
本发明是鉴于上述实际情况而完成的，其主要技术课题在于提供一种晶片加工方法，其能够减小晶片上形成的间隔道的宽度，并且能够在器件不产生缺损的情况下进行分割。
为了解决上述主要的技术课题，根据本发明，提供一种晶片加工方法，针对在由间隔道划分而成的多个区域中分别形成有器件的晶片，沿着间隔道对所述晶片进行分割，其中，所述间隔道以格子状形成在所述晶片的正面，
其特征在于，该晶片加工方法包括：
保护部件粘贴工序，在晶片的正面粘贴保护部件；
分割槽形成工序，从晶片的背面侧沿着间隔道定位切削刀具，在与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽；
晶片支承工序，将实施了该分割槽形成工序后的晶片的背面粘贴到安装于环状框架的划片带上，并且剥离该保护部件；以及
晶片分割工序，对实施了该晶片支承工序而粘贴于该划片带上的晶片施加外力，沿着形成有分割槽的间隔道将晶片分割成各个器件。
优选的是，在实施所述保护部件粘贴工序之后，实施分割槽形成工序之前实施背面磨削工序，在该背面磨削工序中，对晶片的背面进行磨削，将晶片形成为器件的完成厚度。
此外，优选的是，在实施了所述背面磨削工序后，实施所述分割槽形成工序之前，实施高度数据生成工序，在该高度数据生成工序中，测量晶片的与间隔道对应的区域中的正面的高度位置，生成高度数据，在所述分割槽形成工序中，根据在高度数据生成工序中生成的高度数据控制切削刀具，在晶片的与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽。
在本发明的晶片加工方法中，包括：保护部件粘贴工序，在晶片的正面粘贴保护部件；分割槽形成工序，从晶片的背面侧沿着间隔道定位切削刀具，在与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽；晶片支承工序，将实施了分割槽形成工序后的晶片的背面粘贴到安装于环状框架的划片带上，并且剥离该保护部件；以及晶片分割工序，对实施了晶片支承工序而粘贴于划片带上的晶片施加外力，沿着形成有分割槽的间隔道将晶片分割成各个器件。因此，在晶片分割工序中对粘贴于划片带上的晶片施加外力时，由于在晶片上，已经沿着与间隔道对应的区域形成了分隔槽，因而晶片正面侧残留的区域以分隔槽为断裂起点而断裂。因此，仅晶片正面侧残留的、形成有器件的器件层断裂，所以能够减小间隔道的宽度。此外，由于分隔槽在交叉部处也全部形成为预定的深度，因此，不会在交叉部处产生缺损，能够使晶片可靠地断裂为各个器件。
附图说明
图1是通过本发明的晶片加工方法分割的半导体晶片的立体图。
图2是示出本发明的晶片加工方法的保护部件粘贴工序的说明图。
图3是用于实施本发明的晶片加工方法中的背面磨削工序的磨削装置的要部立体图。
图4是示出本发明的晶片加工方法中的背面磨削工序的说明图。
图5是用于实施本发明的晶片加工方法中的分割槽形成工序的切削装置的要部立体图。
图6是示出本发明的晶片加工方法中的分割槽形成工序的说明图。
图7是示出本发明的晶片加工方法中的晶片支承工序的说明图。
图8是用于实施本发明的晶片加工方法中的晶片分割工序的晶片分割装置的立体图。
图9是示出本发明的晶片加工方法的晶片分割工序的说明图。
图10是夸张地示出在粘贴于晶片正面的保护部件的厚度不均匀的情况下，实施了背面磨削工序的晶片的侧视图。
图11是示出本发明的晶片加工方法中的高度数据生成工序的说明图。
图12是示出根据通过图11所示的高度数据生成工序生成的高度数据实施的分割槽形成工序的说明图。
标号说明
2：          半导体晶片；
21：         间隔道；
22：         器件；
23：         分割槽；
3：          保护带；
4：          磨削装置；
41：         卡盘台；
42：         磨削单元；
424：        磨削轮；
426：        磨削磨石；
5：          切削装置；
51：         卡盘台；
52：         切削单元；
521：        切削刀具；
6：          晶片分割装置；
61：         框架保持单元；
62：         带扩展单元；
63：         拾取夹头；
F：          环状框架；
T：          划片带。
具体实施方式
以下，参照附图对本发明的晶片加工方法的优选实施方式进行详细说明。
图1中示出了作为按照本发明进行加工的晶片的半导体晶片的立体图。图1所示的半导体晶片2例如由直径为200mm、厚度为600μm的硅晶片构成，在正面2a上以格子状形成有多个间隔道21，并且，在由该多个间隔道21划分而成的多个区域中形成有IC、LSI等器件22。以下，对沿着间隔道21将该半导体晶片2分割成各个器件22的晶片加工方法进行说明。
首先，为了保护形成于半导体晶片2的正面2a的器件22，实施将保护部件粘贴于半导体晶片2的正面2a的保护部件粘贴工序。即，如图2所示，在半导体晶片2的正面2a粘贴作为保护部件的保护带3。此外，在本实施方式中，保护带3形成为：在由厚度为100μm的聚氯乙烯（PVC）构成的板状基材的表面以5μm左右的厚度涂布有丙烯树脂类的浆料。
在半导体晶片2的正面2a粘贴了作为保护部件的保护带3之后，实施如下的背面磨削工序：对半导体晶片2的背面2b进行磨削，将半导体晶片2形成为器件的完成厚度。使用图3所示的磨削装置4来实施该背面磨削工序。图3所示的磨削装置4具备：保持被加工物的卡盘台41；以及对保持在该卡盘台41上的被加工物进行磨削的磨削单元42。卡盘台41构成为，将被加工物吸引保持在作为保持面的上表面，卡盘台41在未图示的旋转驱动机构的作用下，在图3中箭头41a所示的方向上进行旋转。磨削单元42具备：轴外壳421；旋转轴422，其旋转自如地支承于轴外壳421，借助未图示的旋转驱动机构而旋转；安装件423，其安装于该旋转轴422的下端；以及磨削轮424，其安装于该安装件423的下表面。该磨削轮424由磨削磨石426和圆环状的基台425构成，其中磨削磨石426环状地安装在该基台425的下表面，基台425通过紧固螺栓427安装在安装件423的下表面。
为了使用上述磨削装置4实施上述背面磨削工序，如图3所示，将实施了上述保护部件粘贴工序后的半导体晶片2的保护带3侧载置在卡盘台41的上表面（保持面）。然后，使未图示的吸引单元工作，由此将半导体晶片2隔着保护带3吸附保持在卡盘台41上（晶片保持工序）。因此，保持在卡盘台41上的半导体晶片2的背面2b成为上侧。在以这种方式将半导体晶片2隔着保护带3吸引保持在卡盘台41上之后，使卡盘台41在图3中箭头41a所示的方向上，以例如300rpm进行旋转，同时使磨削单元42的磨削轮424在图3中箭头424a所示的方向上，以例如6000rpm进行旋转，如图4所示，使磨削磨石426与作为被加工面的半导体晶片2的背面2b接触，针对磨削轮424进行如下这样的磨削进给：如图3和图4中箭头424b所示，使磨削轮424例如以1μm/秒的磨削进给速度朝向下方（与卡盘台41的保持面垂直的方向）进给预定量。其结果，半导体晶片2的背面2b被磨削，半导体晶片2形成为预定厚度（例如100μm）。
接着，实施如下的分割槽形成工序：从半导体晶片2的背面侧沿着间隔道定位切削刀具，在与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽。使用图5所示的切削装置5来实施该分割槽形成工序。图5所示的切削装置5具备：保持被加工物的卡盘台51；切削单元52，其具备切削刀具521，该切削刀具521对保持在该卡盘台51上的被加工物进行切削；以及摄像单元53，其对保持在卡盘台51上的被加工物进行摄像。切削刀具521由圆环状的基台和安装在该基台的侧面外周部的环状切削刃构成，关于切削刃，例如通过电铸将粒径为3μm左右的金刚石磨粒固定于基台，并形成为11μm的厚度。上述摄像单元53在图示的实施方式中，除了利用可见光线进行摄像的通常摄像元件（CCD）之外，还包括以下部件等：红外线照明单元，其对被加工物照射红外线；光学***，其捕捉由该红外线照明单元照射的红外线；以及摄像元件（红外线CCD），其输出与该光学***捕捉到的红外线对应的电信号，并且，摄像单元53将摄像得到的图像信号送至未图示的控制单元。为了使用这样构成的切削装置5实施分割槽形成工序，将实施了上述背面磨削工序后的半导体晶片2的保护带3侧载置于卡盘台51上。然后，使未图示的吸引单元工作，由此将半导体晶片2隔着保护带3吸附保持在卡盘台51上（晶片保持工序）。因此，保持在卡盘台51上的半导体晶片2的背面2b成为上侧。这样地吸引保持着半导体晶片2的卡盘台51被未图示的切削进给单元定位于摄像单元53的正下方。
当保持着半导体晶片2的卡盘台51被定位于摄像单元53的正下方之后，通过摄像单元53和未图示的控制单元来进行对准作业，在所述对准作业中，检测半导体晶片2的待进行切削加工的加工区域。即，摄像单元53和未图示的控制单元执行用于实现半导体晶片2上沿预定方向形成的间隔道21和切削刀具521之间的位置对准的图案匹配等图像处理，执行切削区域的对准（对准工序）。此外，针对半导体晶片2上形成的、在与上述预定方向垂直的方向上延伸的间隔道21，也同样地执行切削区域的对准。此外，尽管形成有间隔道21的正面2a位于下侧，但如上所述，摄像单元53具备摄像单元，该摄像单元由红外线照明单元、捕捉红外线的光学***、以及输出与红外线对应的电信号的摄像元件（红外线CCD）等构成，因此，能够从背面2b侧穿透地对间隔道21进行摄像。
在以上述方式执行了对保持在卡盘台51上的半导体晶片2的切削区域进行检测的对准之后，将保持着半导体晶片2的卡盘台51移动到切削作业区域，如图6的（a）所示，将预定的间隔道21的一端定位于比切削刀具521的正下方在图6的（a）中稍靠右侧的位置。接着，使切削刀具521在箭头521a所示的方向上旋转，并且使未图示的切入进给单元工作，使得切削刀具521从双点划线所示的退避位置朝向箭头Z1所示的方向切入进给预定量。该切入进给位置被设定为切削刀具521的外周缘比半导体晶片2的正面2a（下表面）靠上侧例如10～15μm的位置。在这样地实施了切削刀具521的切入进给之后，使切削刀具521在箭头521a所示的方向上旋转，同时使卡盘台521在图6的（a）中箭头X1所示的方向上，以预定的切削进给速度（例如50mm/秒）移动，如图6的（b）所示，当保持于卡盘台51上的半导体晶片2的另一端到达了比切削刀具521的正下方稍靠左侧的位置之后，停止卡盘台51的移动，并且使切削刀具521沿箭头Z2所示的方向上升到双点划线所示的退避位置。其结果，如图6的（c）所示，半导体晶片2沿着预定的间隔道21，以保留预定厚度t（例如10～15μm）的方式形成了未到达正面2a的分割槽23（分割槽形成工序）。此外，半导体晶片2的正面2a侧保留的预定厚度t被设定为形成有器件22的器件层的厚度（例如5μm）的2～3倍左右。
当沿着半导体晶片2的在第1方向上形成的所有间隔道21实施了上述分割槽形成工序之后，使卡盘台51转动90度，沿着在与上述第1方向上形成的间隔道21垂直的方向上延伸的间隔道21实行上述分割槽形成工序。
接着，实施如下的晶片支承工序：将实施了分割槽形成工序后的半导体晶片2的背面粘贴到安装于环状框架的划片带上，并且将该保护部件剥离。即，如图7所示，将实施了上述分割槽形成工序后的半导体晶片2的背面2b粘贴到安装于环状框架F的可伸展的划片带T上。因此，粘贴于半导体晶片2的正面的保护带3成为上侧。然后，将粘贴于半导体晶片2的正面2a的保护带3剥离。
在实施了上述晶片支承工序之后，实施如下的晶片分割工序：将粘贴在安装于环状框架F的划片带T上的半导体晶片2分割成各个器件。使用图8所示的晶片分割装置6来实施该晶片分割工序。图8所示的晶片分割装置6具备：框架保持单元61，其保持上述环状框架F；带扩展单元62，其使得安装在保持于该框架保持单元61的环状框架F上的划片带T扩展；以及拾取夹头63。框架保持单元61由环状的框架保持部件611和作为固定单元的多个夹具612构成，所述多个夹具612配设在该框架保持部件611的外周。框架保持部件611的上表面形成有载置环状框架F的载置面611a，在该载置面611a上载置有环状框架F。并且，载置于载置面611a上的环状框架F被夹具612固定于框架保持部件611上。这样构成的框架保持单元61被带扩展单元62支承为能够沿上下方向进退。
带扩展单元62具备扩展筒621，扩展筒621配设在上述环状框架保持部件611的内侧。该扩展筒621具有比环状框架F的内径小，且比粘贴在安装于该环状框架F的划片带T上的基板2的外径大的内径和外径。此外，扩展筒621在下端具备支承凸缘622。带扩展单元62具备支承单元623，支承单元623使得上述环状的框架保持部件611能够在上下方向上进退。该支承单元623由配设在上述支承凸缘622上的多个气缸623a构成，其气缸杆623b与上述环状的框架保持部件611的下表面相连结。这样地由多个气缸623a构成的支承单元623使得环状的框架保持部件611在基准位置和扩展位置之间沿上下方向移动，其中，如图9的（a）所示，在基准位置，载置面611a成为与扩展筒621的上端大致相同的高度，如图9的（b）所示，在扩展位置，载置面611a比扩展筒621的上端靠下方预定量。
参照图9，对使用如上构成的晶片分割装置6实施的晶片分割工序进行说明。即，如图9的（a）所示，将安装着粘贴有半导体晶片2的划片带T的环状框架F载置在构成框架保持单元61的框架保持部件611的载置面611a上，并利用夹具612固定在框架保持部件611上（框架保持工序）。此时，框架保持部件611被定位于图9的（a）所示的基准位置。接着，使作为构成带扩展单元62的支承单元623的多个气缸623a工作，使环状的框架保持部件611下降到图9的（b）所示的扩展位置。因此，固定在框架保持部件611的载置面611a上的环状框架F也下降，因此如图9的（b）所示，安装于环状框架F的划片带T与扩展筒621的上端缘接触而扩展（带扩展工序）。其结果，对粘贴于划片带T上的半导体晶片2放射状地作用拉伸力。当这样地对半导体晶片2放射状地作用了拉伸力时，由于在半导体晶片2上，如上所述已经沿着与设定成格子状的间隔道对应的区域形成了分割槽23，因此，如图9的（c）所示，半导体晶片2的正面2a侧残留的区域以分割槽23为断裂起点而断裂（晶片分割工序）。因此，仅半导体晶片2的正面2a侧残留的、形成有器件22的器件层断裂，因而能够减小间隔道的宽度。此外，由于分割槽23在交叉部处也全都形成为预定深度，因此，在交叉部处不会产生缺损，能够使晶片可靠地断裂成各个器件。通过以这种方式使半导体晶片2断裂，在各个分割开的器件22之间形成了间隙S。
在按照以上方式实施了晶片分割工序之后，如图9的（d）所示，使拾取夹头63工作来吸附器件22，从划片带T上剥离器件22而进行拾取（拾取工序）。此外，在拾取工序中，如上所述，由于已经在粘贴于划片带T上的各个器件22之间形成有间隙S，因此，不会与相邻的器件22发生接触，能够容易地进行拾取。
接着，参照图10至图12对本发明的其它实施方式进行说明。
对于如上所述为了保护形成于半导体晶片2的正面2a的器件22而粘贴于半导体晶片2的正面2a的作为保护部件的保护带3，有时保护带3的厚度不均匀。如果保护带3的厚度不均匀，当对正面2a粘贴有保护带3的半导体晶片2实施上述背面磨削工序时，如图10夸张地示出的那样，由于背面2b（上表面）被磨削得与保护带3的下表面平行，因此厚度不均匀。如果对这样磨削成厚度不均匀的半导体晶片2实施上述分割槽形成工序，则半导体晶片2的正面2a侧残留的预定厚度不均匀，导致在作为下一个工序的晶片分割工序中产生缺损或产生未被分割的部分。
为了消除这样的问题，在本发明中，在实施了上述背面磨削工序后，实施上述分割槽形成工序之前，在将半导体晶片2隔着保护带3保持在上述切削装置5的卡盘台51的状态下，实施如下的高度数据生成工序：对半导体晶片2的与间隔道21对应的区域中的正面2a的高度位置进行测量，生成高度数据。参照图11对该高度数据生成工序进行说明。如图11所示，使用非接触式的高度位置测量单元55来实施该高度数据生成工序。此外，高度位置测量单元55可以使用公知的非接触式的高度位置测量装置，其照射对于硅晶片具有透射性的波长的检测光，根据由半导体晶片2的正面2a（下表面）反射的反射光来测量半导体晶片2的正面2a的高度位置。
在高度数据生成工序中，如图11的（a）所示，首先将隔着保护带3保持于卡盘台51上的半导体晶片2上形成的预定的间隔道21的一端（在图11的（a）中为左端）定位于高度位置测量单元55的正下方，使高度位置测量单元55工作，测量半导体晶片2的正面2a的高度位置。然后，高度位置测量单元55将测量得到的半导体晶片2的正面2a的高度位置送至未图示的控制单元。接着，使卡盘台51工作，如图11的（b）所示，将半导体晶片2上形成的预定的间隔道21的另一端（在图11的（b）中为右端）定位于高度位置测量单元55的正下方，使高度位置测量单元55工作来测量半导体晶片2的正面2a的高度位置。然后，高度位置测量单元55将测量得到的半导体晶片2的正面2a的高度位置送至未图示的控制单元。将这样从高度位置测量单元55送来的预定的间隔道21的两端的半导体晶片2的正面2a的高度位置输入到未图示的控制单元，该控制单元根据两端的高度位置计算梯度，并将两端的高度位置和计算出的梯度存储到存储器中。针对与半导体晶片2上形成的所有间隔道21对应的区域，实施该高度位置生成工序。
在按照以上方式实施了高度数据生成工序之后，根据存储于切削装置5的未图示的控制单元的存储器中的、与半导体晶片2的间隔道21对应的区域的正面2a的高度数据，实施上述分割槽形成工序。即，使隔着保护带3保持着半导体晶片2的卡盘台51移动到切削作业区域，如图12所示，将预定的间隔道21的一端定位于比切削刀具521的正下方在图12中稍靠右侧的位置。接着，使切削刀具521在箭头521a所示的方向上旋转，并且，使未图示的切入进给单元工作，使得切削刀具521从双点划线所示的退避位置朝向箭头Z所示的方向切入进给预定量。该切入进给位置被设定为切削刀具521的外周缘比在上述高度数据生成工序中生成的半导体晶片2的正面2a的高度位置靠上侧例如10～15μm的位置。在这样地实施了切削刀具521的切入进给之后，使切削刀具521在箭头521a所示的方向上旋转，并且使卡盘台51在图12中箭头X1所示的方向上，以预定的切削进给速度（例如50mm/秒）移动。当以这种方式使卡盘台51沿着图12中箭头X1所示的方向移动时，根据在上述高度数据生成工序中生成的梯度数据来控制未图示的切入进给单元，如图12中双点划线所示，使切削刀具521沿着半导体晶片2的正面2a的高度位置在上下方向上移动，由此来控制切削刀具521的切入进给量。其结果是，半导体晶片2能够沿着预定的间隔道21，以保留均匀的预定厚度（在图示的实施方式中为10～15μm）的方式，形成未到达正面2a的分割槽。
在沿着半导体晶片2上形成的所有间隔道21实施了上述分割槽形成工序之后，实施上述晶片分割工序。

Claims (3)

1.一种晶片加工方法，针对在由间隔道划分而成的多个区域中分别形成有器件的晶片，沿着间隔道对所述晶片进行分割，其中，所述间隔道以格子状形成在所述晶片的正面，
其特征在于，该晶片加工方法包括：
保护部件粘贴工序，在晶片的正面粘贴保护部件；
分割槽形成工序，从晶片的背面侧沿着间隔道定位切削刀具，在与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽；
晶片支承工序，将实施了该分割槽形成工序后的晶片的背面粘贴到安装于环状框架的划片带上，并且剥离该保护部件；以及
晶片分割工序，对实施了该晶片支承工序而粘贴于该划片带上的晶片施加外力，沿着形成有分割槽的间隔道将晶片分割成各个器件。
2.根据权利要求1所述的晶片加工方法，其中，
该晶片加工方法在实施该保护部件粘贴工序之后，实施该分割槽形成工序之前还包括背面磨削工序，在该背面磨削工序中，对晶片的背面进行磨削，将晶片形成为器件的完成厚度。
3.根据权利要求2所述的晶片加工方法，其中，
该晶片加工方法在实施了该背面磨削工序后，实施该分割槽形成工序之前还包括高度数据生成工序，在该高度数据生成工序中，测量晶片的与间隔道对应的区域中的正面的高度位置，生成高度数据，在该分割槽形成工序中，根据在高度数据生成工序中生成的高度数据控制切削刀具，在晶片的与间隔道对应的区域中，以保留预定厚度的方式形成未到达正面的分割槽。
CN201310408381.2A 2012-09-10 2013-09-10 晶片加工方法 Active CN103681297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012198217A JP6078272B2 (ja) 2012-09-10 2012-09-10 ウエーハの加工方法
JP2012-198217 2012-09-10

Publications (2)

Publication Number Publication Date
CN103681297A true CN103681297A (zh) 2014-03-26
CN103681297B CN103681297B (zh) 2017-09-29

Family

ID=50233656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310408381.2A Active CN103681297B (zh) 2012-09-10 2013-09-10 晶片加工方法

Country Status (3)

Country Link
US (1) US9105708B2 (zh)
JP (1) JP6078272B2 (zh)
CN (1) CN103681297B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321880A (zh) * 2014-07-28 2016-02-10 株式会社迪思科 晶片的加工方法
CN106067444A (zh) * 2015-04-21 2016-11-02 株式会社迪思科 晶片的加工方法
CN106252198A (zh) * 2015-06-12 2016-12-21 株式会社迪思科 晶片的加工方法
CN107210204A (zh) * 2015-03-13 2017-09-26 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带
CN111545922A (zh) * 2020-04-08 2020-08-18 山东天岳先进材料科技有限公司 一种碳化硅晶体的加工方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP6215666B2 (ja) * 2013-11-19 2017-10-18 株式会社ディスコ 加工装置
JP6189208B2 (ja) * 2013-12-26 2017-08-30 株式会社ディスコ ウエーハの加工方法
JP2016192494A (ja) * 2015-03-31 2016-11-10 株式会社ディスコ ウエーハの分割方法
JP6478801B2 (ja) * 2015-05-19 2019-03-06 株式会社ディスコ ウエーハの加工方法
US10186438B2 (en) * 2015-11-05 2019-01-22 Infineon Technologies Ag Method and apparatus for use in wafer processing
JP2017112269A (ja) * 2015-12-17 2017-06-22 株式会社ディスコ ウエーハの加工方法
JP6727719B2 (ja) * 2016-08-18 2020-07-22 株式会社ディスコ 被加工物の切削方法
JP6812079B2 (ja) * 2017-03-13 2021-01-13 株式会社ディスコ 被加工物の加工方法
JP6955975B2 (ja) * 2017-11-21 2021-10-27 株式会社ディスコ ウェーハの加工方法
WO2019160566A1 (en) * 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
JP7083572B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP7366490B2 (ja) 2019-04-19 2023-10-23 株式会社ディスコ チップの製造方法
JP7394712B2 (ja) * 2020-06-24 2023-12-08 Ｔｏｗａ株式会社 切断装置及び切断品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551292A (zh) * 2003-05-16 2004-12-01 株式会社东芝 半导体器件及其制造方法
JP2005166969A (ja) * 2003-12-03 2005-06-23 Disco Abrasive Syst Ltd ダイシング方法，及びダイシング装置
US20060175697A1 (en) * 2005-02-02 2006-08-10 Tetsuya Kurosawa Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US20070155055A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Method of dicing wafer and die

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2002066865A (ja) 2000-09-01 2002-03-05 Disco Abrasive Syst Ltd 切削装置
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2006024586A (ja) * 2004-07-06 2006-01-26 Nachi Fujikoshi Corp 半導体ウエーハの切断方法
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
JP2011222698A (ja) * 2010-04-08 2011-11-04 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551292A (zh) * 2003-05-16 2004-12-01 株式会社东芝 半导体器件及其制造方法
JP2005166969A (ja) * 2003-12-03 2005-06-23 Disco Abrasive Syst Ltd ダイシング方法，及びダイシング装置
US20060175697A1 (en) * 2005-02-02 2006-08-10 Tetsuya Kurosawa Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US20070155055A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Method of dicing wafer and die

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321880A (zh) * 2014-07-28 2016-02-10 株式会社迪思科 晶片的加工方法
CN105321880B (zh) * 2014-07-28 2020-06-19 株式会社迪思科 晶片的加工方法
CN107210204A (zh) * 2015-03-13 2017-09-26 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带
CN107210204B (zh) * 2015-03-13 2021-08-03 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带
CN106067444A (zh) * 2015-04-21 2016-11-02 株式会社迪思科 晶片的加工方法
CN106252198A (zh) * 2015-06-12 2016-12-21 株式会社迪思科 晶片的加工方法
CN111545922A (zh) * 2020-04-08 2020-08-18 山东天岳先进材料科技有限公司 一种碳化硅晶体的加工方法
CN111545922B (zh) * 2020-04-08 2022-07-12 山东天岳先进科技股份有限公司 一种碳化硅晶体的加工方法

Also Published As

Publication number Publication date
US20140073067A1 (en) 2014-03-13
JP6078272B2 (ja) 2017-02-08
US9105708B2 (en) 2015-08-11
JP2014053526A (ja) 2014-03-20
CN103681297B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN103681297A (zh) 晶片加工方法
US10573505B2 (en) SiC wafer producing method
CN101388326B (zh) 器件制造方法
CN102201502B (zh) 光器件晶片的加工方法
CN105261560B (zh) 晶片的加工方法
US9627242B2 (en) Wafer processing method
CN102097310A (zh) 光器件晶片的加工方法
US11273522B2 (en) Wafer producing method and laser processing apparatus
CN102097372B (zh) 晶片的加工方法
CN105529302A (zh) 晶片的加工方法
US20120064696A1 (en) Wafer machining method
CN105206571A (zh) 晶片的加工方法
JP2007305687A (ja) ウエーハの分割方法および分割装置
KR102455708B1 (ko) 웨이퍼 가공 방법 및 중간 부재
KR20150040760A (ko) 웨이퍼의 가공 방법
CN102136454A (zh) 晶片分割装置以及激光加工机
US20170098579A1 (en) Optical device wafer processing method
JP2016163016A (ja) デバイスチップの製造方法
US8945960B2 (en) Optical device processing method
KR20180028923A (ko) 적층 웨이퍼의 가공 방법
CN102152413A (zh) 晶片的加工方法
TW201528359A (zh) 裝置晶圓之加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2010050295A (ja) 被加工物の切削方法
JP6657020B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant