CN103681293A - 自对准双重图形化方法 - Google Patents

自对准双重图形化方法 Download PDF

Info

Publication number
CN103681293A
CN103681293A CN201210333003.8A CN201210333003A CN103681293A CN 103681293 A CN103681293 A CN 103681293A CN 201210333003 A CN201210333003 A CN 201210333003A CN 103681293 A CN103681293 A CN 103681293A
Authority
CN
China
Prior art keywords
photoresist layer
layer
photoresist
etching
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210333003.8A
Other languages
English (en)
Other versions
CN103681293B (zh
Inventor
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210333003.8A priority Critical patent/CN103681293B/zh
Publication of CN103681293A publication Critical patent/CN103681293A/zh
Application granted granted Critical
Publication of CN103681293B publication Critical patent/CN103681293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种自对准双重图形化方法,包括:提供待刻蚀材料层;在所述待刻蚀材料层上形成牺牲光刻胶层;将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳;对所述牺牲光刻胶层顶部的固化光刻胶外壳进行回刻蚀,直到暴露出未固化的内部牺牲光刻胶层,位于内部牺牲光刻胶层侧壁的固化光刻胶外壳形成第一掩膜图形;去除所述未固化的内部牺牲光刻胶层。由于不需要形成硬掩膜层,减少了工艺步骤,不会因为所述硬掩膜层产生的应力对牺牲光刻胶层的形貌造成影响,且所述第一掩膜图形是通过将固化光刻胶外壳的顶部去除后形成的,通过光刻工艺形成的牺牲光刻胶层的侧壁光滑且垂直于待刻蚀材料层表面,最终形成的刻蚀图形的侧壁形貌较佳。

Description

自对准双重图形化方法
技术领域
本发明涉及半导体技术,特别涉及一种自对准双重图形化方法。
背景技术
在半导体制造领域,光刻胶材料用于将掩膜图像转印到一层或多层的材料层中,例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小,利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度,业界已提出了多种双重图形工艺,其中,自对准双重图形(Self-Aligned Double Patterning,SADP)工艺即为其中的一种。图1至图6为现有技术的一种利用自对准双重图形为掩膜对半导体结构进行刻蚀的方法,具体包括:
请参考图1,提供半导体衬底10,在半导体衬底10表面形成待刻蚀材料层20,在所述待刻蚀材料层20表面形成底部抗反射层40,在所述底部抗反射层40表面形成光刻胶层50;
请参考图2,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层55,以所述牺牲光刻胶层55为掩膜,对底部抗反射层进行刻蚀,形成牺牲底部抗反射层45;
请参考图3,在所述待刻蚀材料层20和牺牲光刻胶层55表面形成硬掩膜层60;
请参考图4,对所述硬掩膜层进行回刻蚀,直到暴露出所述待刻蚀材料层20表面和牺牲光刻胶层55的顶部表面,在所述牺牲光刻胶层55、牺牲底部抗反射层45侧壁表面形成侧墙65;
请参考图5,去除所述牺牲光刻胶层和牺牲底部抗反射层;
请参考图6,以所述侧墙65作为掩膜,对所述待刻蚀材料层20进行刻蚀。
更多关于自对准双重图形工艺请参考公开号为US2009/0146322A1的美国专利文献。
但是发明人发现,利用上述方法刻蚀待刻蚀材料层形成的刻蚀图形的侧壁形貌较差,且工艺复杂。
发明内容
本发明解决的问题是提供一种自对准双重图形化方法,步骤简单且最终形成的刻蚀图形的侧壁形貌较佳。
为解决上述问题,本发明技术方案提供了一种自对准双重图形化方法,包括:提供待刻蚀材料层;在所述待刻蚀材料层上形成牺牲光刻胶层;将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳;对所述牺牲光刻胶层顶部的固化光刻胶外壳进行回刻蚀,直到暴露出未固化的内部牺牲光刻胶层,位于所述内部牺牲光刻胶层侧壁的固化光刻胶外壳形成第一掩膜图形;去除所述未固化的内部牺牲光刻胶层。
可选的,所述固化工艺为离子注入固化工艺,利用所述离子注入固化工艺将牺牲光刻胶层中顶部和侧壁的光刻胶变为固化光刻胶外壳。
可选的,所述离子注入固化工艺中注入的离子为H、B、BF2、BF3、BF4、P、As、In、C、Ge其中的一种或几种的组合。
可选的,所述离子注入固化工艺中注入的剂量范围为10E13atom/cm2~10E16 atom/cm2,注入的能量范围为1KeV~500KeV,注入的角度范围为-70度~70度。
可选的,对所述牺牲光刻胶层顶部的固化光刻胶外壳进行回刻蚀的具体工艺为反应离子刻蚀工艺。
可选的,去除所述未固化的内部牺牲光刻胶层的工艺为湿法刻蚀工艺。可选的,所述湿法刻蚀的刻蚀溶液为溶解光刻胶的有机溶剂或硫酸、双氧水的混合溶液,利用所述刻蚀溶液进行浸泡或喷涂处理后去除所述内部牺牲光刻胶层。
可选的,所述湿法刻蚀去除内部牺牲光刻胶层的工艺为:先用20摄氏度~180摄氏度的酸溶液进行浸泡或喷涂处理,再用碱溶液去除,其中所述酸溶液包括硫酸、磷酸、氢氟酸、醋酸、盐酸的一种或混合物,所述碱溶液为氢氧化铵溶液。
可选的。去除所述未固化的内部牺牲光刻胶层的工艺为:对所述内部牺牲光刻胶层进行曝光,利用显影液去除所述内部牺牲光刻胶层。
可选的,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层表面形成光刻胶层,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层。
可选的,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层表面形成底部抗反射层,在所述底部抗反射层表面形成光刻胶层,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层。
可选的,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层上形成底部抗反射层,在所述底部抗反射层表面形成光刻胶层,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层,以所述牺牲光刻胶层为掩膜,对所述底部抗反射层进行刻蚀,形成牺牲底部抗反射层。
可选的,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层上形成可溶于显影液的底部抗反射层,在所述底部抗反射层表面形成光刻胶层,对所述底部抗反射层和光刻胶层进行曝光显影,形成牺牲底部抗反射层和位于所述牺牲底部抗反射层表面的牺牲光刻胶层。
可选的,还包括,在所述待刻蚀材料层表面形成第二掩膜材料层,在所述第二掩膜材料层上形成牺牲光刻胶层。
可选的,形成所述第一掩膜图形后,以所述第一掩膜图形为掩膜,对所述第二掩膜材料层进行刻蚀,形成第二掩膜图形。
可选的,去除所述第一掩膜图形,以所述第二掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀,形成刻蚀图形。
可选的,还包括,以所述第一掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀,形成刻蚀图形。
与现有技术相比,本发明具有以下优点:
本发明实施例将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳,对所述牺牲光刻胶层顶部的固化光刻胶外壳进行刻蚀,直到暴露出未固化的内部牺牲光刻胶层,去除所述未固化的内部牺牲光刻胶层,所述内部牺牲光刻胶层侧壁的固化光刻胶硬壳构成第一掩膜图形,后续以所述第一掩膜图形为掩膜对待刻蚀材料层进行刻蚀形成刻蚀图形。由于利用所述方法不需要形成硬掩膜层,减少了工艺步骤,不会因为所述硬掩膜层产生的应力对牺牲光刻胶层的形貌造成影响,且所述第一掩膜图形是通过将固化光刻胶外壳的顶部去除后形成的,通过光刻工艺形成的牺牲光刻胶层的侧壁光滑且垂直于待刻蚀材料层表面,使得固化光刻胶外壳的侧壁形貌较佳,第一掩膜图形的侧壁形貌较佳,从而使得最终形成的刻蚀图形的侧壁形貌较佳。
进一步的,去除所述未固化的内部牺牲光刻胶层的工艺为对所述内部牺牲光刻胶层进行曝光,利用显影液去除所述内部牺牲光刻胶层,与现有光刻工艺兼容,不需要耗费有一定危险性、成本较高的湿法刻蚀溶液。
附图说明
图1至图6是现有技术的自对准双重图形化工艺的剖面结构示意图;
图7是本发明实施例的自对准双重图形化方法的流程示意图;
图8至图16是本发明实施例的自对准双重图形化过程的剖面结构示意图。
具体实施方式
由于利用上述技术刻蚀待刻蚀材料层形成的刻蚀图形的侧壁形貌较差,且工艺复杂,发明人经过研究发现,当在所述牺牲材料层和牺牲光刻胶层表面形成硬掩膜层时,所述硬掩膜层会对牺牲光刻胶层产生应力作用。由于光刻胶层的硬度不大,即使经过曝光后烘烤后牺牲光刻胶层也较为柔软,所述硬掩膜层产生的应力会使得牺牲光刻胶层变形,形成剖面为类梯形的牺牲光刻胶层,使得牺牲光刻胶层的侧壁不垂直于待刻蚀材料层表面,使得后续形成于所述牺牲光刻胶层侧壁表面的侧墙不垂直于待刻蚀材料层表面,影响最终对待刻蚀材料层进行刻蚀形成的刻蚀图形的侧壁形貌。
为此,本发明提出了一种自对准双重图形化方法,在所述待刻蚀材料层上形成牺牲光刻胶层,将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳,对所述牺牲光刻胶层顶部的固化光刻胶外壳进行刻蚀,直到暴露出未固化的内部牺牲光刻胶层,去除所述未固化的内部牺牲光刻胶层,所述内部牺牲光刻胶层侧壁的固化光刻胶硬壳构成第一掩膜图形,后续以所述第一掩膜图形为掩膜对待刻蚀材料层进行刻蚀形成刻蚀图形。由于利用所述方法不需要形成硬掩膜层,减少了工艺步骤,不会因为所述硬掩膜层产生的应力对牺牲光刻胶层的形貌造成影响,且所述第一掩膜图形是通过将固化光刻胶外壳的顶部去除后形成的,通过光刻工艺形成的牺牲光刻胶层的侧壁光滑且垂直于待刻蚀材料层表面,使得固化光刻胶外壳的侧壁形貌较佳,第一掩膜图形的侧壁形貌较佳,从而使得最终形成的刻蚀图形的侧壁形貌较佳。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
请参考图7,为本发明实施例的自对准双重图形化方法的流程示意图,具体包括:步骤S101,提供半导体衬底,在所述半导体衬底表面形成待刻蚀材料层;步骤S102,在所述待刻蚀材料层表面形成第二掩膜材料层;步骤S103,在所述第二掩膜材料层表面形成底部抗反射层,在所述底部抗反射层表面形成光刻胶层;步骤S104,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层;步骤S105,对所述牺牲光刻胶层进行离子注入,将所述牺牲光刻胶层中顶部和侧壁的光刻胶形成固化光刻胶外壳;步骤S106,在所述固化光刻胶外壳的顶部进行回刻蚀,直到暴露出未固化的内部牺牲光刻胶层,位于所述内部牺牲光刻胶层侧壁的固化光刻胶外壳形成第一掩膜图形;步骤S107,去除所述未固化的内部牺牲光刻胶层,以所述第一掩膜图形为掩膜,对所述底部抗反射层、第二掩膜材料层进行刻蚀,形成第二掩膜图形;步骤S108,去除所述第一掩膜图形,以所述第二掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀,形成刻蚀图形。
具体的,请参考图8至图16,为本发明实施例的自对准双重图形的形成过程的结构示意图。
请参考图8,提供半导体衬底100,在所述半导体衬底100表面形成待刻蚀材料层110。
所述半导体衬底100为硅衬底、锗衬底、硅锗衬底、绝缘体上硅衬底(SOI)、绝缘体上锗(GOI)衬底、玻璃衬底等其中的一种。所述待刻蚀材料层110为氧化硅层、氮化硅层、多晶硅层、低K介质材料、无定形碳、金属层等其中的一种或几种。在本实施例中,所述待刻蚀材料层110为金属层,所述金属层的材料为铝,利用自对准双重图形为掩膜对所述金属层进行刻蚀形成金属互连线。在其他实施例中,所述待刻蚀材料层还可以为半导体衬底,利用自对准双重图形作为掩膜对所述半导体衬底进行刻蚀。
请参考图9,在所述待刻蚀材料层110表面形成第二掩膜材料层120。
所述第二掩膜材料层120为单层结构或多层堆叠结构,所述第二掩膜材料层120的材料为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛其中的一种或几种,所述形成第二掩膜材料层120的工艺为化学气相沉积工艺或物理气相沉积工艺。所述第二掩膜材料层120的材料与待刻蚀材料层110的材料不同,两者具有高的刻蚀选择比,使得后续利用所述第二掩膜材料层120形成的第二掩膜图形对待刻蚀材料层110进行刻蚀时第二掩膜图形的损耗较小,有利于控制最终形成的刻蚀图形的形貌和大小。且由于固化光刻胶外壳形成的第一掩膜图形为碳化的光刻胶层,可能与待刻蚀材料层的刻蚀选择比较差,直接利用所述第一掩膜图形为掩膜对待刻蚀材料层进行刻蚀不能进行有效的掩膜,因此,在本实施例中,在所述待刻蚀材料层110表面形成第二掩膜材料层120,后续利用第二掩膜材料层120形成第二掩膜图形后,去除位于其表面的第一掩膜图形,以所述第二掩膜图形为掩膜,刻蚀所述待刻蚀材料层,有利于控制最终形成的刻蚀图形的形貌和深度。且在本实施例中,所述第二掩膜材料层120包括无定形碳层和位于所述无定形碳层表面的氧化硅层,由于干法刻蚀工艺对无定形碳层进行刻蚀时无定形碳层侧壁形貌较佳,且所述氧化硅层与金属层的刻蚀选择比较大,有利于刻蚀厚度较大的金属层。
请参考图10,在所述第二掩膜材料层120表面形成底部抗反射层130,在所述底部抗反射层130表面形成光刻胶层140。
为了防止曝光的光线通过光刻胶层后在光刻胶层与衬底之间的界面发生反射,使得光刻胶不能均匀曝光,在本实施例中,在所述第二掩膜材料层120表面先形成底部抗反射层(BARC)130,再在所述底部抗反射层130表面形成光刻胶层140。在其他实施例中,也可以直接在所述第二掩膜材料层表面形成光刻胶层。
在本实施例中,所述底部抗反射层130为有机底部抗反射层,例如聚酰亚胺等。在其他实施例中,所述底部抗反射层130还可以为无机底部抗反射层,例如氮化硅、氮氧化硅等。
上述无机底部抗反射层和有机底部抗反射层经过曝光工艺后不溶于显影液,在其他实施例中,所采用的底部抗反射层经过曝光后还可以溶于显影液,使得一步曝光显影工艺同时形成图形化的牺牲底部抗反射层和位于牺牲底部抗反射层表面的牺牲光刻胶层,节省了一步刻蚀去除底部抗反射层的工艺。
在本实施例中,形成所述无机底部抗反射层的工艺为化学气相沉积工艺或物理气相沉积工艺,形成光刻胶层的工艺为旋转涂胶工艺。
在其他实施例中,形成所述底部抗反射层的工艺还可以为旋转涂胶工艺。
在其他实施例中,也可以不在所述待刻蚀材料层表面形成第二掩膜材料层,直接在所述待刻蚀材料层表面形成底部抗反射层,在所述底部抗反射层表面形成光刻胶层,并利用后续形成于待刻蚀材料层上的第一掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀。
请参考图11,对所述光刻胶层140(参考图10)进行曝光显影,在所述底部抗反射层130表面形成图形化的牺牲光刻胶层145。
对所述光刻胶层140进行曝光后,利用显影液对所述曝光区域的光刻胶层进行显影,在本实施例中,所述显影液为四甲基氢氧化铵溶液。在本实施例中,形成所述图形化的牺牲光刻胶层145后,将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳。
在其他实施例中,形成所述图形化的牺牲光刻胶层后,以所述图形化的牺牲光刻胶层为掩膜,对所述底部抗反射层进行刻蚀,形成图形化的牺牲底部抗反射层,再将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳。
在其他实施例中,当所述底部抗反射层经曝光后溶于显影液时,对所述光刻胶层、底部抗反射层进行曝光显影,同时获得图形化的牺牲底部抗反射层和位于牺牲底部抗反射层表面的牺牲光刻胶层,再将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳。
请参考图12,对所述牺牲光刻胶层145进行离子注入,将所述牺牲光刻胶层145中顶部和侧壁的光刻胶形成固化光刻胶外壳146,所述内部未固化的牺牲光刻胶层形成内部牺牲光刻胶层147。
所述离子注入固化工艺的具体参数包括:注入的离子为H、B、BF2、BF3、BF4、P、As、In、C、Ge其中的一种或几种的组合,离子注入的剂量范围为10E13 atom/cm2~10E16 atom/cm2,离子注入的能量范围为1KeV~500KeV,注入的角度范围为-70度~70度,使得不仅在牺牲光刻胶层145的顶部,还在牺牲光刻胶层145的侧壁形成固化光刻胶外壳146,且通过控制所述离子注入的角度和注入的能量,可以控制位于侧壁的固化光刻胶外壳的厚度,从而控制最终形成的第一掩膜图形的厚度。所述注入的离子会与光刻胶分子发生重新交联反应,使得光刻胶发生固化,且大剂量注入的离子会使牺牲光刻胶表面的温度升高,使得所述离子注入的牺牲光刻胶层脱水,发生碳化反应,生成石墨状的碳或金刚石状的碳,从而使得所述固化光刻胶外壳146的硬度远远大于牺牲光刻胶层的硬度,即使后续形成的第一掩膜图形的厚度较小,也可以利用所述第一掩膜图形对第二掩膜材料层或待刻蚀材料层进行刻蚀。且所述固化反应使得牺牲光刻胶层变为碳化的固化光刻胶外壳,由于牺牲光刻胶层表面未形成硬掩膜层,所述牺牲光刻胶层不会因为硬掩膜层产生的应力而变形,所述固化光刻胶外壳的侧壁平整光滑且垂直于待刻蚀材料层表面,使得第一掩膜图形的侧壁形貌较佳,最终形成的刻蚀图形的形貌较佳。
请参考图1 3,在所述固化光刻胶外壳146(请参考图12)的顶部进行回刻蚀,直到暴露出未固化的内部牺牲光刻胶层147,位于所述内部牺牲光刻胶层147侧壁的固化光刻胶外壳形成第一掩膜图形148。
对所述固化光刻胶外壳146的顶部进行回刻蚀的工艺为干法刻蚀工艺,在本实施例中,所述回刻蚀的工艺为反应离子刻蚀(RIE)工艺,刻蚀气体为O2。利用所述回刻蚀工艺去除所述位于顶部的固化光刻胶外壳146后,暴露出所述未固化的内部牺牲光刻胶层147,当后续将所述内部牺牲光刻胶层147去除后,位于所述内部牺牲光刻胶层147侧壁的固化光刻胶外壳形成第一掩膜图形148,利用所述第一掩膜图形148即可对待刻蚀材料层进行掩膜刻蚀。
请参考图14,去除所述未固化的内部牺牲光刻胶层147(请参考图1 3)。
在本实施例中,去除所述内部牺牲光刻胶层147的工艺为湿法刻蚀工艺。
所述湿法刻蚀的刻蚀溶液可以为溶解光刻胶的有机溶剂,所述有机溶剂包括酮类如丙酮,烷烃类如环己烷,酯类如甲基丙烯酸甲酯、甲基丙烯酸乙酯、乳酸乙酯,醚类如丙二醇一甲醚乙酸酯的一种或几种的混合物。所述湿法刻蚀的刻蚀溶液还可以为硫酸和双氧水的混合溶液,利用所述刻蚀溶液进行浸泡或喷涂处理后去除所述内部牺牲光刻胶层。所述湿法刻蚀去除内部牺牲光刻胶层的工艺还可以为:先用20摄氏度~180摄氏度的酸溶液浸泡或喷涂后再用碱溶液去除,其中所述酸溶液包括硫酸、磷酸、氢氟酸、醋酸、盐酸的一种或混合物,所述碱溶液为氢氧化铵溶液。利用所述湿法刻蚀工艺对所述内部牺牲光刻胶层147进行去除,保留所述第一掩膜图形148。由于所述第一掩膜图形148为碳化的光刻胶,所述刻蚀溶液不能对碳化的光刻胶进行溶解、腐蚀,从而进行选择性的刻蚀。
在其他实施例中,去除所述内部牺牲光刻胶层的工艺为曝光显影工艺。当所述光刻胶为正胶,所述牺牲光刻胶层为未被曝光的光刻胶,在回刻蚀暴露出未固化的内部牺牲光刻胶层147后,对所述牺牲光刻胶层进行曝光,所述内部牺牲光刻胶层中因曝光产生的光酸会使得原本交联的光刻胶分子解交联,从而内部牺牲光刻胶层溶于显影液。而固化光刻胶外壳内由于光刻胶分子发生碳化反应,因此经过曝光后所述第一掩膜图形也不会溶于显影液,从而实现选择性刻蚀,与现有光刻工艺兼容,且不需要耗费有一定危险性、成本较高的湿法刻蚀溶液。
当所述牺牲光刻胶层145(请参考图12)的俯视视角的形状为长条形时,所述第一掩膜图形148的形状为围绕内部牺牲光刻胶层147的环形掩膜图形。在本实施例中,由于最终形成的刻蚀图形为金属互连线,去除所述内部牺牲光刻胶层147后,利用光刻胶覆盖长条形中间区域对应的第一掩膜图形,暴露出长条形两端对应的第一掩膜图形,以所述光刻胶为掩膜去除所述长条形两端对应的第一掩膜图形,使得所述第一掩膜图形变为条形的直线或折线。
请参考图15,以所述第一掩膜图形148为掩膜,对所述底部抗反射层130(参考图14)、第二掩膜材料层120(参考图14)进行干法刻蚀,形成第二掩膜图形125。
由于固化光刻胶外壳形成的第一掩膜图形148为碳化的光刻胶层,可能与待刻蚀材料层120的刻蚀选择比较差,直接利用所述第一掩膜图形148为掩膜对待刻蚀材料层120进行刻蚀不能进行有效的掩膜,因此,在本实施例中,以所述第一掩膜图形148为掩膜在第二掩膜材料层120内形成第二掩膜图形125后,去除位于其表面的第一掩膜图形148,以所述第二掩膜图形125为掩膜,刻蚀所述待刻蚀材料层120,有利于控制最终形成的刻蚀图形的形貌和深度。
在其他实施例中,以所述第一掩膜图形为掩膜,对所述待刻蚀材料层直接进行干法刻蚀,形成刻蚀图形。
请参考图16,去除所述第一掩膜图形148(参考图15)和剩余的底部抗反射层,以所述第二掩膜图形125为掩膜,对所述待刻蚀材料层110进行刻蚀,形成自对准双重图形的刻蚀图形115。
在本实施例中,去除所述第一掩膜图形155和剩余的底部抗反射层的工艺为灰化工艺。由于所述第一掩膜图形155和底部抗反射层的材料由C、O、H、N等元素构成的有机物或碳化的有机物组成,所述灰化工艺的反应气体为O2或O3,将所述氧气、臭氧等离子体化,并利用所述氧气、臭氧等离子体与碳化或未碳化的牺牲光刻胶层145发生反应,形成挥发性的一氧化碳、二氧化碳、水等主要生成物,从而去除所述牺牲光刻胶层145。在其他实施例中,所述灰化工艺的反应气体还可以包括N2或H2等,所述N2或H2有利于提高去除牺牲光刻胶层和残余聚合物的能力。
由于所述刻蚀图形115的宽度根据第一掩膜图形的厚度决定,通过控制离子注入的功率和注入角度,所述第一掩膜图形的厚度可以小于现有工艺的光刻、刻蚀工艺的最小尺寸,使得所述刻蚀图形115的宽度小于利用光刻工艺形成的图形的宽度,有利于提高集成电路的集成度。
综上,本发明实施例在所述待刻蚀材料层上形成牺牲光刻胶层,将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳,对所述牺牲光刻胶层顶部的固化光刻胶外壳进行刻蚀,直到暴露出未固化的内部牺牲光刻胶层,去除所述未固化的内部牺牲光刻胶层,所述内部牺牲光刻胶层侧壁的固化光刻胶硬壳构成第一掩膜图形,后续以所述第一掩膜图形为掩膜对待刻蚀材料层进行刻蚀形成刻蚀图形。由于利用所述方法不需要形成硬掩膜层,减少了工艺步骤,不会因为所述硬掩膜层产生的应力对牺牲光刻胶层的形貌造成影响,且所述第一掩膜图形是通过将固化光刻胶外壳的顶部去除后形成的,通过光刻工艺形成的牺牲光刻胶层的侧壁光滑且垂直于待刻蚀材料层表面,使得固化光刻胶外壳的侧壁形貌较佳,第一掩膜图形的侧壁形貌较佳,从而使得最终形成的刻蚀图形的侧壁形貌较佳。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (17)

1.一种自对准双重图形化方法,其特征在于,包括:
提供待刻蚀材料层;
在所述待刻蚀材料层上形成牺牲光刻胶层;
将所述牺牲光刻胶层中顶部和侧壁的光刻胶进行固化形成固化光刻胶外壳;
对所述牺牲光刻胶层顶部的固化光刻胶外壳进行回刻蚀,直到暴露出未固化的内部牺牲光刻胶层,位于所述内部牺牲光刻胶层侧壁的固化光刻胶外壳形成第一掩膜图形;
去除所述未固化的内部牺牲光刻胶层。
2.如权利要求1所述的自对准双重图形化方法,其特征在于,所述固化工艺为离子注入固化工艺,利用所述离子注入固化工艺将牺牲光刻胶层中顶部和侧壁的光刻胶变为固化光刻胶外壳。
3.如权利要求2所述的自对准双重图形化方法,其特征在于,所述离子注入固化工艺中注入的离子为H、B、BF2、BF3、BF4、P、As、In、C、Ge其中的一种或几种的组合。
4.如权利要求3所述的自对准双重图形化方法,其特征在于,所述离子注入固化工艺中注入的剂量范围为10E13 atom/cm2~10E16 atom/cm2,注入的能量范围为1KeV~500KeV,注入的角度范围为-70度~70度。
5.如权利要求1所述的自对准双重图形化方法,其特征在于,对所述牺牲光刻胶层顶部的固化光刻胶外壳进行回刻蚀工艺为反应离子刻蚀工艺。
6.如权利要求1所述的自对准双重图形化方法,其特征在于,去除所述未固化的内部牺牲光刻胶层的工艺为湿法刻蚀工艺。
7.如权利要求6所述的自对准双重图形化方法,其特征在于,所述湿法刻蚀的刻蚀溶液为溶解光刻胶的有机溶剂或硫酸、双氧水的混合溶液,利用所述刻蚀溶液进行浸泡或喷涂处理后去除所述内部牺牲光刻胶层。
8.如权利要求6所述的自对准双重图形化方法,其特征在于,所述湿法刻蚀去除内部牺牲光刻胶层的工艺为:先用20摄氏度~180摄氏度的酸溶液进行浸泡或喷涂处理,再用碱溶液去除,其中所述酸溶液包括硫酸、磷酸、氢氟酸、醋酸、盐酸的一种或混合物,所述碱溶液为氢氧化铵溶液。
9.如权利要求1所述的自对准双重图形化方法,其特征在于,去除所述未固化的内部牺牲光刻胶层的工艺为:对所述内部牺牲光刻胶层进行曝光,利用显影液去除所述内部牺牲光刻胶层。
10.如权利要求1所述的自对准双重图形化方法,其特征在于,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层表面形成光刻胶层,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层。
11.如权利要求1所述的自对准双重图形化方法,其特征在于,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层表面形成底部抗反射层,在所述底部抗反射层表面形成光刻胶层,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层。
12.如权利要求1所述的自对准双重图形化方法,其特征在于,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层上形成底部抗反射层,在所述底部抗反射层表面形成光刻胶层,对所述光刻胶层进行曝光显影,形成牺牲光刻胶层,以所述牺牲光刻胶层为掩膜,对所述底部抗反射层进行刻蚀,形成牺牲底部抗反射层。
13.如权利要求1所述的自对准双重图形化方法,其特征在于,形成所述牺牲光刻胶层的工艺包括:在所述待刻蚀材料层上形成可溶于显影液的底部抗反射层,在所述底部抗反射层表面形成光刻胶层,对所述底部抗反射层和光刻胶层进行曝光显影,形成牺牲底部抗反射层和位于所述牺牲底部抗反射层表面的牺牲光刻胶层。
14.如权利要求1所述的自对准双重图形化方法,其特征在于,还包括,在所述待刻蚀材料层表面形成第二掩膜材料层,在所述第二掩膜材料层上形成牺牲光刻胶层。
15.如权利要求14所述的自对准双重图形化方法,其特征在于,形成所述第一掩膜图形后,以所述第一掩膜图形为掩膜,对所述第二掩膜材料层进行刻蚀,形成第二掩膜图形。
16.如权利要求15所述的自对准双重图形化方法,其特征在于,去除所述第一掩膜图形,以所述第二掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀,形成刻蚀图形。
17.如权利要求1所述的自对准双重图形化方法,其特征在于,还包括,以所述第一掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀,形成刻蚀图形。
CN201210333003.8A 2012-09-10 2012-09-10 自对准双重图形化方法 Active CN103681293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210333003.8A CN103681293B (zh) 2012-09-10 2012-09-10 自对准双重图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210333003.8A CN103681293B (zh) 2012-09-10 2012-09-10 自对准双重图形化方法

Publications (2)

Publication Number Publication Date
CN103681293A true CN103681293A (zh) 2014-03-26
CN103681293B CN103681293B (zh) 2016-04-20

Family

ID=50318492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210333003.8A Active CN103681293B (zh) 2012-09-10 2012-09-10 自对准双重图形化方法

Country Status (1)

Country Link
CN (1) CN103681293B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903972A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种小尺寸图形的制作方法
CN103985629A (zh) * 2014-05-21 2014-08-13 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN108141011A (zh) * 2015-10-01 2018-06-08 皇家飞利浦有限公司 发光设备
CN109727851A (zh) * 2017-10-31 2019-05-07 长鑫存储技术有限公司 一种多重间距曝光图案及其制备方法
CN109767976A (zh) * 2017-11-10 2019-05-17 中芯国际集成电路制造(上海)有限公司 图案化光刻胶、自对准多重图案、半导体器件及制造方法
CN110349906A (zh) * 2018-04-03 2019-10-18 长鑫存储技术有限公司 一种自对准沟槽的形成方法
CN111696862A (zh) * 2019-03-12 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111933525A (zh) * 2020-09-22 2020-11-13 南京晶驱集成电路有限公司 刻蚀方法
CN113488474A (zh) * 2021-07-15 2021-10-08 广东省大湾区集成电路与***应用研究院 一种高密度静态随机存储器比特单元结构及其工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648676A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Manufacture of semiconductor device
EP0753764A1 (en) * 1995-07-14 1997-01-15 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
US5876903A (en) * 1996-12-31 1999-03-02 Advanced Micro Devices Virtual hard mask for etching
CN102439523A (zh) * 2009-07-23 2012-05-02 道康宁公司 用于双重图案化的方法和材料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648676A (en) * 1987-06-30 1989-01-12 Mitsubishi Electric Corp Manufacture of semiconductor device
EP0753764A1 (en) * 1995-07-14 1997-01-15 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
US5876903A (en) * 1996-12-31 1999-03-02 Advanced Micro Devices Virtual hard mask for etching
CN102439523A (zh) * 2009-07-23 2012-05-02 道康宁公司 用于双重图案化的方法和材料

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903972A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种小尺寸图形的制作方法
CN103985629A (zh) * 2014-05-21 2014-08-13 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN103985629B (zh) * 2014-05-21 2017-07-11 上海华力微电子有限公司 自对准双层图形半导体结构的制作方法
CN108141011B (zh) * 2015-10-01 2020-09-01 通快光电器件有限公司 发光设备
CN108141011A (zh) * 2015-10-01 2018-06-08 皇家飞利浦有限公司 发光设备
CN109727851A (zh) * 2017-10-31 2019-05-07 长鑫存储技术有限公司 一种多重间距曝光图案及其制备方法
CN109767976A (zh) * 2017-11-10 2019-05-17 中芯国际集成电路制造(上海)有限公司 图案化光刻胶、自对准多重图案、半导体器件及制造方法
CN110349906A (zh) * 2018-04-03 2019-10-18 长鑫存储技术有限公司 一种自对准沟槽的形成方法
CN110349906B (zh) * 2018-04-03 2021-11-09 长鑫存储技术有限公司 一种自对准沟槽的形成方法
CN111696862A (zh) * 2019-03-12 2020-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111696862B (zh) * 2019-03-12 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111933525A (zh) * 2020-09-22 2020-11-13 南京晶驱集成电路有限公司 刻蚀方法
CN113488474A (zh) * 2021-07-15 2021-10-08 广东省大湾区集成电路与***应用研究院 一种高密度静态随机存储器比特单元结构及其工艺方法

Also Published As

Publication number Publication date
CN103681293B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN103681293B (zh) 自对准双重图形化方法
CN103681234B (zh) 自对准双重图形的形成方法
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
JP5361790B2 (ja) 半導体基板の表面処理方法
CN101335181B (zh) 使用间隔物作为蚀刻掩模制造半导体器件的方法
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
CN103839783A (zh) 自对准双重图形的形成方法
CN103632928A (zh) 自对准双重图形的形成方法
WO2011102140A1 (ja) 半導体装置の製造方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN102315158A (zh) 形成半导体器件的接触孔的方法
CN108389796A (zh) 半导体结构及其形成方法
CN104658892A (zh) 用于集成电路图案化的方法
JP2009004535A (ja) パターン形成方法
KR102366801B1 (ko) 반도체 소자의 제조 방법
CN104637807B (zh) 应用自对准双构图技术制作半导体器件的方法
CN101320683A (zh) 再加工半导体衬底的方法和形成半导体器件的图案的方法
CN102902169A (zh) 去除光刻胶层的方法
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
WO2015172505A1 (zh) 一种离子注入的方法
TW201308418A (zh) 半導體裝置及其製造方法
CN111696862B (zh) 半导体结构及其形成方法
JP2013058523A (ja) 半導体装置の製造方法
CN115036217A (zh) 一种改善晶圆边缘损伤的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant