CN102722205A - 一种低压带隙基准产生电路 - Google Patents
一种低压带隙基准产生电路 Download PDFInfo
- Publication number
- CN102722205A CN102722205A CN2011100767113A CN201110076711A CN102722205A CN 102722205 A CN102722205 A CN 102722205A CN 2011100767113 A CN2011100767113 A CN 2011100767113A CN 201110076711 A CN201110076711 A CN 201110076711A CN 102722205 A CN102722205 A CN 102722205A
- Authority
- CN
- China
- Prior art keywords
- current
- voltage
- mirror module
- current mirror
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及一种低压带隙基准产生电路,包括:接电流镜模块电流输出端的电阻R2和R3,R2阻值使自身两端电压与Q3基一发电压之和不随温度变化;发射极接R2的双极性晶体管Q3;与电流镜模块电流输入端相连的产生正温度系数电流的正温度率电流产生模块;发射极与R2相连的双极性晶体管Q3;电流镜模块的电压输入端接电源电压;正温度率电流产生模块的另一端、Q3基极和集电极、R3另一端均接地;电源电压低于1.5伏;R3两端电压为输出电压。本发明能用低于1.5伏的电源电压产生符合零温度系数要求的带隙基准电压。
Description
技术领域
本发明涉及基准电路领域,特别是涉及一种低压带隙基准产生电路。
背景技术
基准电路的主要作用是在集成电路中提供稳定的参考电压或参考电流,这就要求基准电路对电源电压的变化和温度的变化不敏感,即基准电路的电源电压的变化,以及外界温度的变化,都不会对该基准电路输出的基准电压或基准电流产生影响。在所有基准中,带隙基准是最受欢迎的一种,它具有与电源电压、工艺、温度变化几乎无关的突出优点,因而被广泛地应用于高精度的比较器、A/D或D/A转换器、LDO稳压器以及其他许多模拟集成电路中。
现有的带隙基准产生电路对电源电压的最低值有一定的要求,即只有使用高于1.5伏的电源电压,才有可能产生不受温度和电源电压变化影响的带隙基准电压,如果电源电压低于1.5伏,则输出的电压将不符合零温度系数(zero TC)的要求,即输出电压将随着外界温度的变化而变化,这样的输出电压就不能满足基准电压的基本要求,也就限制了现有技术中这种带隙基准产生电流在低电源电压条件下的应用。
发明内容
本发明所要解决的技术问题是提供一种低压带隙基准产生电路,能利用低于1.5伏的电源电压产生符合零温度系数要求的带隙基准电压。
本发明解决上述技术问题的技术方案如下:一种低压带隙基准产生电路,该电路包括:电流镜模块、正温度率电流产生模块、二号电阻R2、第三晶体管Q3、三号电阻R3,其中,
所述电流镜模块包括:电压输入端、电流输入端和电流输出端;
所述正温度率电流产生模块具有七号端和八号端,其七号端与所述电流镜模块的电流输入端相连;所述正温度率电流产生模块用于产生具有正温度系数的电流;
R2具有三号端和四号端,其三号端与电流镜模块的电流输出端相连;
Q3为双极性晶体管;Q3的发射极与R2的四号端相连;R2的阻值满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化;
R3具有五号端和六号端;R3的五号端与R2的三号端相连;
所述电流镜模块的电压输入端作为电源电压输入端;所述正温度率电流产生模块的八号端、Q3的基极和集电极、R3的六号端均与地端连接;所述电源电压输入端与地端之间的电压低于1.5伏;R3两端的电压为输出的基准电压。
本发明的有益效果是:本发明中,由于正温度率电流产生模块可产生具有正温度系数的电流,将该电流接至电流镜模块的电流输入端,可在电流镜模块的电流输出端得到同样大小和方向的输出电流,这样,R2与Q3串联后又与R3并联的电路由于与电流镜模块的电流输出端相连,其输入电流即与正温度率电流产生模块所产生的电流IPTAT相同,而且,流过R2的电流虽然经过分流,比IPTAT小一些,但也具有正温度系数,因而R2两端的电压就具有正温度系数;根据晶体管工作原理,双极性晶体管Q3的基极与发射极之间的电压VBE3具有负温度系数;R2的阻值还满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化,因此,R3两端的电压、即本电路的输出电压也就不随温度的变化而变化了,在电流镜模块的电压输入端接入的电源电压低于1.5伏的情况下,本发明的输出电压就为符合零温度系数条件的带隙基准电压。
在上述技术方案的基础上,本发明还可以做如下改进:
进一步,所述电流镜模块进一步具有控制端和二号电流输出端;
所述正温度率电流产生模块包括:大增益运算放大器、第一晶体管Q1、第二晶体管Q2、具有一号端和二号端的一号电阻R1;其中,Q1和Q2均为双极性晶体管;R1的一号端与Q1的发射极相连;R1的二号端分别与大增益运算放大器的正向输入端以及电流镜模块的电流输入端相连;Q2的发射极分别与大增益运算放大器的负向输入端以及电流镜模块的二号电流输出端相连;Q2的发射极电流密度为Q1的发射极电流密度的n倍,n为大于1的自然数;所述大增益运算放大器的输出与所述电流镜模块的控制端相连,用于使所述电流镜模块的二号电流输出端的电流等于其电流输入端的电流;Q1的基极和集电极、Q2的基极和集电极均与地端连接。
进一步,R2的阻值满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化的方法为:Q3的基极与发射极之间的电压VBE3、Q1与Q2的热电势VT、绝对温度T以及R1、R2、n之间满足关系式:其中,为VBE3对T求偏导所得到的偏导值。
进一步,所述电流镜模块包括:第一场效应管MP1、第二场效应管MP2、第三场效应管MP3;
MP1、MP2和MP3均为PMOS场效应管;
MP1、MP2和MP3的源极均相连,作为所述电流镜模块的电压输入端;
MP1、MP2和MP3的栅极均相连,作为所述电流镜模块的控制端;
MP1的漏极作为所述电流镜模块的二号电流输出端;
MP2的漏极作为所述电流镜模块的电流输入端,MP3的漏极为所述电流镜模块的电流输出端。
进一步,T在233.15开尔文至358.15开尔文之间。
附图说明
图1为本发明提供的低压带隙基准产生电路的结构图;
图2为本发明提供的低压带隙基准产生电路的一个实施例的结构图;
图3为工作在不相等电流密度下的双极性晶体管的示意图;
图4为扫描仿真得到的本发明提供的带隙基准产生电路的输出电压与温度之间的关系图;
图5为扫描仿真得到的本发明提供的带隙基准产生电路的输出电压与电源电压之间的关系图;
图6为本发明提供的低压带隙基准产生电路的另一个实施例的结构图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
图1为本发明提供的低压带隙基准产生电路的结构图。如图1所示,该电路包括:电流镜模块、正温度率电流产生模块、二号电阻R2、第三晶体管Q3、三号电阻R3,其中,
电流镜模块包括:电压输入端、电流输入端和电流输出端;
正温度率电流产生模块具有七号端和八号端,其七号端与电流镜模块的电流输入端相连;正温度率电流产生模块用于产生具有正温度系数的电流;
R2具有三号端和四号端,其三号端与电流镜模块的电流输出端相连;
Q3为双极性晶体管;Q3的发射极与R2的四号端相连;R2的阻值满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化;
R3具有五号端和六号端;R3的五号端与R2的三号端相连;
电流镜模块的电压输入端作为电源电压输入端;正温度率电流产生模块的八号端、Q3的基极和集电极、R3的六号端均与地端连接;电源电压输入端与地端之间的电压低于1.5伏;R3两端的电压为输出的基准电压。
这里,电流镜模块为具有电流镜功能的模块,它是模拟集成电路中最基本的单元电路之一。电流镜模块是一种将该模块的电流输入端的电流在电流输出端重现或复制的电路,即电流镜模块的电流输入端和电流输出端的电流是完全相同的,这意味着如果电流镜模块的电流输入端的电流方向是从电流输入端流出的,那电流输出端的电流方向也是从电流输出端流出的,而且二者的电流大小是相等的,反之,如果电流镜模块的电流输入端的电流方向是向电流输入端流入的,那电流输出端的电流方向也是向电流输出端流入的,而且二者的电流大小也是相等的。因此,电流镜模块的电流输入端所连接的正温度率电流产生模块七号端处的电流是与其电流输出端所连接的R2三号端处的电流完全相同的,均等于正温度率电流产生模块所产生的具有正温度系数的电流IPTAT。
如图1所示,R2与Q3进行串联后,又与R3并联,该电路两端的电压,即R3两端的电压VBG,为整个低压带隙基准产生电路的输出电压。在电流镜模块的电流输出点,即R2的三号端或R3的五号端,电流IPTAT进行了分流,分别流向R2所在支路和R3,此时,流入R2支路的电流属于IPTAT的一部分,因而该电流也具有正温度系数,这样,R2两端的电压就具有了正温度系数。
如果将R2两端的电压与一具有负温度系数的电压相加,即有可能得到一个与温度无关的带隙基准电压,图1中,双极性晶体管Q3的基极与发射极之间的电压VBE3就为一个具有负温度系数的电压,在电源电压低于1.5伏的情况下,通过精确设置R2的阻值,使其满足使R2两端的电压与Q3的基极与发射极之间的电压之和,不随温度的变化而变化,就可以令R3两端的输出电压,即整个低压带隙基准产生电路的输出电压符合零温度系数的要求,不随温度的变化而变化。这样,在电源电压低于1.5伏的情况下,本发明的输出电压就为符合零温度系数条件的带隙基准电压了。
图2为本发明提供的低压带隙基准产生电路的一个实施例的结构图。如图2所示,该实施例是在图1的基础上对正温度率电流产生模块进行了进一步的限定,该实施例中,电流镜模块具有控制端和二号电流输出端;
正温度率电流产生模块包括:大增益运算放大器、第一晶体管Q1、第二晶体管Q2、具有一号端和二号端的一号电阻R1;其中,Q1和Q2均为双极性晶体管;R1的一号端与Q1的发射极相连;R1的二号端分别与大增益运算放大器的正向输入端以及电流镜模块的电流输入端相连;Q2的发射极分别与大增益运算放大器的负向输入端以及电流镜模块的二号电流输出端相连;Q2的发射极电流密度为Q1的发射极电流密度的n倍,n为大于1的自然数;大增益运算放大器的输出与电流镜模块的控制端相连,用于使电流镜模块的二号电流输出端的电流等于其电流输入端的电流;Q1的基极和集电极、Q2的基极和集电极均与地端连接。
图2中的运算放大器为大增益运算放大器,因此,其正向输入端和负向输入端处于虚断状态,即二者电压相同,但没有电流从二者之间通过,这样,Q2的发射极与R1的二号端的电压是相同的,且二者之间没有电流通过,R1的二号端相当于图1中正温度率电流产生模块的七号端,而Q1的基极和集电极,以及Q2的基极和集电极,则相当于图1中正温度率电流产生模块的八号端。大增益运算放大器的输出与电流镜模块的控制端相连,可使电流镜模块的二号电流输出端的电流等于其电流输入端的电流,这样,图2中,Q2的发射极处的电流、R1的二号端处的电流以及R2的三号端处的电流就完全相同,均等于IPTAT,且由于大增益运算放大器的正向输入端和负向输入端是虚短的,因而图2中Q2的发射极处的电压与R1的二号端处的电压也是相同的。
设Q1、Q2的基极与发射极之间的电压分别为VBE1和VBE2,那么R1两端的电压即为(VBE2-VBE1),且R1的二号端的电压要高于一号端的电压,因此,IPTAT的大小为从R1的二号端流向其一号端。
Q1和Q2均为双极性晶体管,因此,根据晶体管工作原理,在Q1和Q2的发射极电流密度不同的情况下,其基极与发射极之间的电压差(VBE2-VBE1)就具有正温度系数,其原理可以通过图3来反映。
图3为工作在不相等电流密度下的双极性晶体管的示意图。如图3所示,QB为一个双极性晶体管Q,其基极与集电极相连后又接地端,QA为n个双极性晶体管Q的并联,n为大于1的自然数,即n个Q的发射极全部相连,集电极与基极分别相连后与地端相连。
图3中,在QB和QA的发射极电流相同且均为I的情况下,由于QA由n个与QB相同的双极性晶体管Q并联而成,因此,QB的发射极电流密度就为QA的n倍,根据双极性晶体管的工作原理,可得到QB与QA的基极与发射极之间的电压VBE-B和VBE-A的差为
式(1)中,VT为双极性晶体管Q的热电势,它与绝对温度T成正比;Ic为双极性晶体管Q的集电极电流;Is为双极性晶体管Q的饱和电流。
式(1)两端对T求偏导,可得
式(2)中,由于VT与T成正比,因此,VT对T求偏导,相当于用VT除以T。由表达式(2)可以看出,该式所得的值为正值,这意味着工作在不同电流密度下的两个双极性晶体管的基极与发射极的电压之差ΔVBE随着绝对温度T的增加而增加,随着T的减小而减小,即具有正温度系数。
因此,图2中的Q2与Q1的基极与发射极之间的电压的差就具有正温度系数,通过R1的电流IPTAT以及从电流镜模块的电流输出端流出的电流IPTAT也都具有正温度系数,并且有下式成立:
式(3)中,VT为双极性晶体管Q1与Q2的热电势。
如图1、2所示,R2与Q3进行串联后,再与R3并联,该电路的输出电压即为整个低压带隙基准产生电路的输出电压VBG。在电流镜模块的电流输出点,即R2的三号端或R3的五号端,电流IPTAT进行了分流,分别流向R2和R3,此时,流入R2的一部分电流属于IPTAT的一部分,因而该电流也具有正温度系数,这样,R2两端的电压就具有了正温度系数。
在输入的电源电压低于1.5V的情况下,将R2两端具有正温度系数的电压与一具有负温度系数的电压按一定比例相加,通过精确设置R2的阻值,是可以得到一个与绝对温度T无关的带隙基准电压的。图1和图2中,双极性晶体管Q3的基极与发射极之间的电压VBE3就为一个具有负温度系数的电压,可通过下式来说明:由双极性晶体管的工作原理可知,VBE3对绝对温度T求偏导为:
式(4)中,m为迁移率的温度指数,是一个约为1.5的常量;VT为Q3的热电势;Eg为制作Q3的半导体的带隙能量,如Q3通常由硅制成,则其Eg约为1.12电子伏;q为电子的电荷量,也为常量。
式(4)计算得到的值为负值,下面以绝对温度T=300开尔文、即27摄氏度的情况为例,此时VT约为26毫伏,硅制的Q3的基极与发射极之间的电压VBE3=750毫伏,则式(4)的计算结果约为-1.5mV/K,为负值。
式(4)的计算结果为负值,意味着双极性晶体管Q3的基极与发射极之间的电压VBE3就随着T的增加而减小,随着T的减小而增加,即为一个具有负温度系数的电压。
下面对电流镜模块的电流输出端、即R2的三号端或R3的五号端列节点电流方程,可得:
将式(3)代入式(5),并变形得:
式(6)中,VBE3由式(4)可知为具有负温度系数的电压,而为正比于VT的具有正温度系数的电压,因此,可以通过合理地设置Q2的发射极电流密度对Q1的发射极电流密度的倍数n以及R1和R2的值,使这两个电压相加后所得的结果为具有零温度系数的电压,即该电压不随温度的变化而变化,此时,该电路的输出电压VBG也为具有零温度系数的电压。进一步地,可以通过合理地设置R3,使式(6)计算得到的电压VBG小于现有技术所得到的输出带隙基准电压,这样就可以降低对电源电压的要求,使该电路所使用的电源电压低于1.5伏。
式(6)两端对T求偏导,可得:
为使VBG具有零温度系数,则式(7)应等于0,这样,式(7)中括号内的部分也就应等于0,因此,R2的阻值满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化的方法,也就是本发明提出的低压带隙基准产生电路的输出电压VBG具有零温度系数的条件为:
再以T=300K,即在27摄氏度的情况为例,此时,Q1、Q2和Q3三个晶体管的热电势VT为26毫伏,VBE3=750毫伏,约为-1.5mV/K,R2与R1的阻值之比取5,n取31,则式(8)就成立,式(7)就等于0,利用式(6)计算得到的该电路的输出电压VBG就为具有零温度系数的带隙基准电压。
在满足了上述零温度系数条件的情况下,R 3两端的电压,即本发明所提出的低压带隙基准产生电路的输出电压就为式(6)所示的
图4为扫描仿真得到的本发明提供的带隙基准产生电路的输出电压与温度之间的关系图。如图4所示,横坐标为单位为摄氏度的温度,可通过公知常识换算为绝对温度,纵坐标为本发明提供的带隙基准产生电路的输出电压VBG。通过图4所示的仿真结果可以看出,该电路的输出电压VBG在20摄氏度左右的常温附近随温度的变化率基本为零,在-40摄氏度至85摄氏度的温度范围内,其温度系数约为8ppm/℃,单位中的ppm代表百万分之一,在本发明的应用范围内,可以认为输出电压VBG具有零温度系数。将上述摄氏温度换算为绝对温度,可知:本发明所述的绝对温度T在233.15开尔文至358.15开尔文之间的范围内,都可以保证输出电压VBG具有零温度系数。
图5为扫描仿真得到的本发明提供的带隙基准产生电路的输出电压与电源电压之间的关系图。如图5所示,横坐标为电源电压VDD,纵坐标为本发明提供的带隙基准产生电路的输出电压VBG,由图5可知,本发明最低可工作在0.95V的电源电压下,产生的基准输出电压约为0.75V,由此可见,本发明大大降低了带隙基准产生电路对电源电压的要求,即使电源电压低至1伏以下,其输出电压仍为满足零温度系数条件的带隙基准电压。
由此可见,本发明中,由于正温度率电流产生模块可产生具有正温度系数的电流,将该电流接至电流镜模块的电流输入端,可在电流镜模块的电流输出端得到同样大小和方向的输出电流,这样,R2与Q3串联后又与R3并联的电路由于与电流镜模块的电流输出端相连,其输入电流即与正温度率电流产生模块所产生的电流IPTAT相同,而且,流过R2的电流虽然经过分流,比IPTAT小一些,但也具有正温度系数,因而R2两端的电压就具有正温度系数;根据晶体管工作原理,双极性晶体管Q3的基极与发射极之间的电压VBE3具有负温度系数;R2的阻值还满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化,因此,R3两端的电压、即本电路的输出电压也就不随温度的变化而变化了,在电流镜模块的电压输入端接入的电源电压低于1.5伏的情况下,本发明的输出电压就为符合零温度系数条件的带隙基准电压。
图6为本发明提供的低压带隙基准产生电路的另一个实施例的结构图。如图6所示,该实施例进一步对图2实施例中的电流镜模块进行了限定,该电流镜模块包括:第一场效应管MP1、第二场效应管MP2、第三场效应管MP3;
MP1、MP2和MP3均为PMOS场效应管;
MP1、MP2和MP3的源极均相连,作为电流镜模块的电压输入端;
MP1、MP2和MP3的栅极均相连,作为电流镜模块的控制端;
MP1的漏极作为电流镜模块的二号电流输出端;
MP2的漏极作为电流镜模块的电流输入端,MP3的漏极为电流镜模块的电流输出端。
图6中,电流镜模块由三个PMOS场效应管,即MP1、MP2和MP3构成,这三个场效应管的源极均相连,栅极也均相连,只有漏极的连接各不相同,这样,MP1与MP2就构成了一个电流镜,MP2和MP3也构成了一个电流镜,MP2的漏极作为图1和图2中电流镜模块的电流输入端,MP3的漏极作为图1和图2中电流镜模块的电流输出端,MP1的漏极作为图2中电流镜模块的二号电流输出端,MP1、MP2和MP3的栅极就成为图2所示的电流镜模块的控制端。因此,MP1、MP2和MP3的漏极电流完全相同,均为上述具有正温度系数的IPTAT。
图6中只需要将Q1设置为n个与Q2相同的双极性晶体管并联的形式,即可精确保证Q2的发射极电流密度为Q1的n倍,这样,本发明通过设置MP1与MP2建立电流镜模块,就可以降低设置参数n的难度,提高n的设置精度,提高本发明的精确性。
当然,将Q2的发射极电流密度设置为Q1的n倍的方法还有很多,在此不再赘述。
图6中,MP1还作为大增益运算放大器的负反馈来使用,即如果大增益运算放大器的正向输入端和负向输入端的电压有了差异时,其输出即发生变化,从而使MP1的漏极电压发生变化,而MP1变化了的漏极电压接入到大增益运算放大器的负向输入端,即可使其负向输入端的电压恢复为与正向输入端的电压相等。
另外,MP1还通过与MP2构成电流镜,从而为Q2提供电流。
由此可见,本发明具有以下优点:
(1)本发明中,由于正温度率电流产生模块可产生具有正温度系数的电流,将该电流接至电流镜模块的电流输入端,可在电流镜模块的电流输出端得到同样大小和方向的输出电流,这样,R2与Q3串联后又与R3并联的电路由于与电流镜模块的电流输出端相连,其输入电流即与正温度率电流产生模块所产生的电流IPTAT相同,而且,流过R2的电流虽然经过分流,比IPTAT小一些,但也具有正温度系数,因而R2两端的电压就具有正温度系数;根据晶体管工作原理,双极性晶体管Q3的基极与发射极之间的电压VBE3具有负温度系数;R2的阻值还满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化,因此,R3两端的电压、即本电路的输出电压也就不随温度的变化而变化了,在电流镜模块的电压输入端接入的电源电压低于1.5伏的情况下,本发明的输出电压就为符合零温度系数条件的带隙基准电压。
(2)本发明最低可工作在0.95V的电源电压下,产生0.75V的基准输出电压,相对于现有技术,本发明对电源电压的要求有了显著的降低。
(3)本发明提供的低压带隙基准产生电路的输出电压,在常温附近可实现零温度系数,在233.15开尔文至358.15开尔文之间的温度范围内,输出电压的温度系数约为8ppm/℃,可认为符合零温度系数条件。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种低压带隙基准产生电路,其特征在于,该电路包括:电流镜模块、正温度率电流产生模块、二号电阻R2、第三晶体管Q3、三号电阻R3,其中,
所述电流镜模块包括:电压输入端、电流输入端和电流输出端;
所述正温度率电流产生模块具有七号端和八号端,其七号端与所述电流镜模块的电流输入端相连;所述正温度率电流产生模块用于产生具有正温度系数的电流;
R2具有三号端和四号端,其三号端与电流镜模块的电流输出端相连;
Q3为双极性晶体管;Q3的发射极与R2的四号端相连;R2的阻值满足使R2两端的电压与Q3的基极与发射极之间的电压之和不随温度的变化而变化;
R3具有五号端和六号端;R3的五号端与R2的三号端相连;
所述电流镜模块的电压输入端作为电源电压输入端;所述正温度率电流产生模块的八号端、Q3的基极和集电极、R3的六号端均与地端连接;所述电源电压输入端与地端之间的电压低于1.5伏;R3两端的电压为输出的基准电压。
2.根据权利要求1所述的电路,其特征在于,所述电流镜模块进一步具有控制端和二号电流输出端;
所述正温度率电流产生模块包括:大增益运算放大器、第一晶体管Q1、第二晶体管Q2、具有一号端和二号端的一号电阻R1;其中,Q1和Q2均为双极性晶体管;R1的一号端与Q1的发射极相连;R1的二号端分别与大增益运算放大器的正向输入端以及电流镜模块的电流输入端相连;Q2的发射极分别与大增益运算放大器的负向输入端以及电流镜模块的二号电流输出端相连;Q2的发射极电流密度为Q1的发射极电流密度的n倍,n为大于1的自然数;所述大增益运算放大器的输出与所述电流镜模块的控制端相连,用于使所述电流镜模块的二号电流输出端的电流等于其电流输入端的电流;Q1的基极和集电极、Q2的基极和集电极均与地端连接。
4.根据权利要求3所述的电路,其特征在于,R3两端的电压为
5.根据权利要求2所述的电路,其特征在于,所述电流镜模块包括:第一场效应管MP1、第二场效应管MP2、第三场效应管MP3;
MP1、MP2和MP3均为PMOS场效应管;
MP1、MP2和MP3的源极均相连,作为所述电流镜模块的电压输入端;
MP1、MP2和MP3的栅极均相连,作为所述电流镜模块的控制端;
MP1的漏极作为所述电流镜模块的二号电流输出端;
MP2的漏极作为所述电流镜模块的电流输入端,MP3的漏极为所述电流镜模块的电流输出端。
6.根据权利要求1、2、3、4或5所述的电路,其特征在于,T在233.15开尔文至358.15开尔文之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100767113A CN102722205A (zh) | 2011-03-29 | 2011-03-29 | 一种低压带隙基准产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100767113A CN102722205A (zh) | 2011-03-29 | 2011-03-29 | 一种低压带隙基准产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102722205A true CN102722205A (zh) | 2012-10-10 |
Family
ID=46948005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100767113A Pending CN102722205A (zh) | 2011-03-29 | 2011-03-29 | 一种低压带隙基准产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102722205A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104977963A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低功耗高电源抑制比的带隙基准电路 |
CN114637363A (zh) * | 2022-03-07 | 2022-06-17 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
CN114740937A (zh) * | 2022-03-07 | 2022-07-12 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
CN115268551A (zh) * | 2021-04-30 | 2022-11-01 | 炬芯科技股份有限公司 | 基准电压生成电路、集成芯片和方法 |
CN115357086A (zh) * | 2022-08-29 | 2022-11-18 | 上海壁仞智能科技有限公司 | 带隙基准电路及其操作方法、电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060197584A1 (en) * | 2005-03-03 | 2006-09-07 | Etron Technology, Inc. | Speed-up circuit for initiation of proportional to absolute temperature biasing circuits |
US7755344B2 (en) * | 2007-07-17 | 2010-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra low-voltage sub-bandgap voltage reference generator |
JP4583135B2 (ja) * | 2004-10-19 | 2010-11-17 | 三洋電機株式会社 | 低電圧動作回路 |
CN201689355U (zh) * | 2009-11-09 | 2010-12-29 | 天津南大强芯半导体芯片设计有限公司 | 一种非对称型偏置电压补偿带隙基准电路 |
US20110043185A1 (en) * | 2009-08-19 | 2011-02-24 | Samsung Electronics Co., Ltd. | Current reference circuit |
-
2011
- 2011-03-29 CN CN2011100767113A patent/CN102722205A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4583135B2 (ja) * | 2004-10-19 | 2010-11-17 | 三洋電機株式会社 | 低電圧動作回路 |
US20060197584A1 (en) * | 2005-03-03 | 2006-09-07 | Etron Technology, Inc. | Speed-up circuit for initiation of proportional to absolute temperature biasing circuits |
US7755344B2 (en) * | 2007-07-17 | 2010-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra low-voltage sub-bandgap voltage reference generator |
US20110043185A1 (en) * | 2009-08-19 | 2011-02-24 | Samsung Electronics Co., Ltd. | Current reference circuit |
CN201689355U (zh) * | 2009-11-09 | 2010-12-29 | 天津南大强芯半导体芯片设计有限公司 | 一种非对称型偏置电压补偿带隙基准电路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104977963A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低功耗高电源抑制比的带隙基准电路 |
CN104977963B (zh) * | 2015-07-08 | 2016-08-17 | 北京兆易创新科技股份有限公司 | 一种无运放低功耗高电源抑制比的带隙基准电路 |
CN115268551A (zh) * | 2021-04-30 | 2022-11-01 | 炬芯科技股份有限公司 | 基准电压生成电路、集成芯片和方法 |
CN115268551B (zh) * | 2021-04-30 | 2024-04-09 | 炬芯科技股份有限公司 | 基准电压生成电路、集成芯片和方法 |
CN114637363A (zh) * | 2022-03-07 | 2022-06-17 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
CN114740937A (zh) * | 2022-03-07 | 2022-07-12 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
CN115357086A (zh) * | 2022-08-29 | 2022-11-18 | 上海壁仞智能科技有限公司 | 带隙基准电路及其操作方法、电子装置 |
CN115357086B (zh) * | 2022-08-29 | 2024-03-08 | 上海壁仞智能科技有限公司 | 带隙基准电路及其操作方法、电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100589060C (zh) | 基准电压产生电路 | |
CN102393786B (zh) | 高阶温度补偿cmos带隙基准电压源 | |
CN101840240B (zh) | 一种可调式多值输出的基准电压源 | |
CN102622031B (zh) | 一种低压高精度带隙基准电压源 | |
CN104298293B (zh) | 一种带曲率补偿的带隙基准电压源 | |
CN105786081B (zh) | 基准电压源电路 | |
CN103488227B (zh) | 一种带隙基准电压电路 | |
CN105974996B (zh) | 一种基准电压源 | |
CN101533288B (zh) | 一种闭环曲率补偿cmos带隙基准电压源 | |
CN102622032B (zh) | 低温度系数带隙电压基准电路 | |
CN101540586A (zh) | 运算放大器、独立于温度的***与带隙参考电路 | |
CN102981546B (zh) | 指数补偿带隙基准电压源 | |
CN107390771B (zh) | 同时产生多种温度特性参考电流的带隙基准参考源电路 | |
CN104977963B (zh) | 一种无运放低功耗高电源抑制比的带隙基准电路 | |
CN106055002A (zh) | 低压输出的带隙基准电路 | |
CN103309392A (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN105786077A (zh) | 一种无运放高阶温漂补偿的带隙基准电路 | |
CN103399611A (zh) | 高精度无电阻带隙基准电压源 | |
CN103677031B (zh) | 一种提供零温度系数电压和电流的方法及电路 | |
CN102722205A (zh) | 一种低压带隙基准产生电路 | |
CN103631297A (zh) | 低压输出带隙基准电路 | |
CN101901018A (zh) | 电压基准电路 | |
CN108646845B (zh) | 基准电压电路 | |
CN104965556A (zh) | 带隙基准电压电路 | |
CN104977971A (zh) | 一种无运放低压低功耗的带隙基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: 100084 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer Applicant after: GigaDevice Semiconductor (Beijing) Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Applicant before: GigaDevice Semiconductor Inc. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: BEIJING GIGADEVICE SEMICONDUCTOR INC. TO: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD. |
|
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121010 |