CN103650140B - 用于收发器的晶片级封装平台 - Google Patents

用于收发器的晶片级封装平台 Download PDF

Info

Publication number
CN103650140B
CN103650140B CN201280033527.3A CN201280033527A CN103650140B CN 103650140 B CN103650140 B CN 103650140B CN 201280033527 A CN201280033527 A CN 201280033527A CN 103650140 B CN103650140 B CN 103650140B
Authority
CN
China
Prior art keywords
wafer
optical
transceiver module
middleware
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280033527.3A
Other languages
English (en)
Other versions
CN103650140A (zh
Inventor
卡尔潘都·夏斯特里
威普库马·帕特尔
马克·韦伯斯特
普拉卡什·约托斯卡
拉文德·卡齐鲁
索哈姆·帕塔克
耀·V·叶拉玛提
托马斯·多尔蒂
拜平·达玛
考希克·帕特
基绍·德塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN103650140A publication Critical patent/CN103650140A/zh
Application granted granted Critical
Publication of CN103650140B publication Critical patent/CN103650140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

光电收发器组装过程的晶片级实现采用硅晶片作为在其上同时为多个独立的收发器模块组装所有必要的光组件和电组件的光参考平面和平台。具体而言，硅晶片被用作“平台”(中间件)，多个收发器模块的所有组件在该平台上被安装和集成，硅中间件的上表面用作用于定义多个独立的光组件之间的光信号路径的参考平面。实际上，通过将单个硅晶片用作大量独立的收发器模块的平台，人们能够实现晶片级组装过程以及这些模块的光对准和测试。

Description

用于收发器的晶片级封装平台
相关申请的交叉引用
本申请要求以下美国临时申请的权益：于2011年5月5日提交的、序列号为61/482,705的美国临时申请；于2011年7月19日提交的、序列号为61/509,290的美国临时申请；于2011年8月24日提交的、序列号为61/526,821的美国临时申请；于2011年10月4日提交的、序列号为61/543,240的美国临时申请；以及于2011年11月16日提交的、序列号为61/560,378的美国临时申请，通过引用将所有这些申请合并于此。
技术领域
本发明涉及光电收发器的晶片级实现，更具体地，涉及在晶片级过程中，将硅晶片用作为大量收发器组装所有必要的光组件和电组件的光参考平面和平台。
背景技术
在光通信网络中，收发器用于在光纤或者其他类型的光波导上发射和接收光信号。在收发器的发射侧，使用激光二极管和相关联的电路来生成最终被耦合到输出信号路径(光纤、波导等等)中的(代表数据的)调制光信号。在收发器的接收侧，在光电二极管或相似设备内将一个或多个输入的光信号从光信号转换为电信号。鉴于该电信号十分微弱，在尝试从所接收的信号中恢复数据信息之前，通常使用放大设备(例如，跨阻放大器)来增强信号强度。
因而，光收发器模块包括要求相对彼此精确放置的多个独立组件。由于这些组件被组装，需要主动式光对准来确保维护光信号路径的完整性(integrity)。在多数情形中，这些收发器模块被建立为多个个体单元，因此基于逐个单元来执行主动式光对准的需求变得昂贵和耗时。
由于对光收发器模块的需求持续增加，因而个体单元组装方法成为了问题，从而对于光收发器组装的不同方法的需求依然存在，该不同方法能够在维持模块的完整性(包括所要求的元件之间的精确光对准)的同时，提升构造过程的效率。
发明内容
本发明解决了技术中存在的需求，其涉及光电收发器组装过程的晶片级实现，并且更具体地涉及将硅晶片用作在其上同时为多个独立的收发器模块组装所有必要的光组件和电组件的光参考平面和平台。
根据本发明，硅晶片被用作“平台”(在下文也被称为中间件(interposer))，大量收发器模块的所有组件在该平台上被安装和集成，硅中间件的上表面用作用于定义多个独立的光组件之间的光信号路径的参考平面。实际上，将单个硅晶片用作大量独立的收发器模块的平台，能够实现晶片级组装过程以及这些模块的光对准和测试，解决了上面提到的现有技术的问题。
进一步根据本发明，硅中间件的采用使得各种硅通孔能够被形成并且用于提供放置在中间件上与电组件下方的组件之间的电连接。使用在中间件上形成的光刻辅助部件，将诸如激光驱动器、微控制器和跨阻放大器之类的电子集成电路精准地放置在硅中间件上。晶片级引线键合技术被用于创建多个个体元件之间的必要电连接。诸如激光器、隔离器、透镜(个体和阵列)、光电二极管等等的光组件被放置在中间件上的光刻定义的开口内，其中使用传统的CMOS制造技术精确地限定开口的位置和大小的能力使得能够在适合的时候使用被动光对准处理。
本发明的一个方面是：多个收发器模块的晶片级组装允许在必要时使用晶片级主动对准，该对准基于包括精确放置的检测器和/或光源的电光探针、转向镜和其他光学元件，以及电子探针。借助收发器模块的晶片级组装，能够以传统的“布进重复”的方式来执行组件的放置和后续的对准。
在本发明的一个实施例中，第二晶片被用作所组装的模块的“盖”，该盖晶片首先被蚀刻和处理来定义独立的空腔(cavity)，独立的收发器模块将位于空腔内。盖可以由玻璃、硅或者任何其他合适的材料来形成。布置的晶片到晶片的键合使得创建了最终的晶片级收发器组装部件(assembly)，该组装部件接着能够被切片以创建独立的个体收发器模块。
在另一实施例中，可以将金属盖用于相对EMI防护具有更严格的要求的情况(例如，高带宽、高频率)中。
本发明的特定实施例包括光收发器模块的晶片级布置，该布置包括用作用于组装多个独立的收发器模块的平台的硅中间件晶片，所述硅中间件晶片被限定为包括：限定光参考平面的平坦上表面，穿过所述硅中间件晶片形成来提供到其他组件的电连接的多个导电通孔，以及沿其表面形成的光波导区域；以及在所述硅中间件晶片的平坦上表面上形成的电介质层，所述电介质层用于支撑与多个独立的收发器模块相关联的集成电路组件的放置和互连，所述电介质层被配置为包括穿过所述电介质层形成的多个开口，从而在每个开口中暴露所述硅中间件晶片的平坦上表面，所述多个开口具有预定大小并且被部署在预定位置中来正确地定位和对准每个收发器模块的光组件，所述电介质层还包括导电路径，该导电路径用于提供所支撑的集成电路组件与下层硅晶片的导电通孔中的所选导电通孔之间的电连接。
在以下论述的过程中并且通过参考附图，将明白本发明的其他和另外的方面和优势。
附图说明
现在参考图示，其中几幅图中的相似的标号表示相似的元件：
图1示出了根据本发明的可以用于形成用于多个收发器模块的晶片级组装的硅中间件(silicon interposer)的示例性硅晶片；
图2示出了收发器模块填充的硅中间件晶片与“盖”晶片的组合的示例性布置，其中该盖最后被键合到中间件晶片来形成多个收发器模块的封装；
图3是根据本发明的包括所形成的多个组件的示例性中间件管芯(die)的横截面视图；
图4是根据本发明的所形成的另一中间件管芯结构的横截面视图，该结构包括对硅中间件表面的开口以形成光参考平面；
图5是示例性中间件管芯的等距视图，示出了用于支持形成本发明的收发器布置的各种光组件的多个开口；
图6是图5的布置的视图，在此情形中光组件和电组件被部署在中间件管芯的表面上；
图7是可以用于捕获输入的光信号并将其转换成电图像的示例性透镜和光电二极管组件的具体等级示出；
图8是图7的布置的剖面侧视图；
图9示出了图6中所示的中间件管芯，以及可被键合到完全填充的中间件晶片的示例性盖组件；
图10是图9的布置的另一视图，在此情形中示出了盖组件的底侧；
图11示出了本发明的另一实施例，在此情形中，四个独立激光二极管被设置在基座上，之后基座被设置在形成于中间件中的开口中；
图12示出了本发明的另一实施例，在此情形中采用了简化的、单个透镜阵列为模块的发射部分和接收部分这两者提供聚焦；
图13是图12的布置的俯视图；
图14是本发明的另一实施例，其中集成电路被堆叠以形成“三维”配置；
图15是本发明的堆叠配置的俯视图；
图16是本发明的另一实施例的等距视图，在此情形中采用金属盖来提供附加的EMI防护；
图17是使用金属盖的示例性实施例的侧面图，在此情形中该盖被形成为包括内部屏障来隔离来自光发射器的组件；以及
图18是本发明另一实施例的使用没有内部屏障的金属盖的侧面图。
具体实施方式
在以下描述中，为了解释而非限制的目的，给出了具体的细节以提供对本发明的透彻理解。然而，本领域的技术人员将明白，除这些具体的细节之外，本发明可以在其他实施例中实现。在其他实例中，将省略对于公知设备和方法的详细描述，从而使得本发明的描述不被不必要的细节所模糊。
如上所述，根据本发明，在不牺牲各种个体元件之间必要的精确光对准完整性的情况下，通过利用晶片级组装技术以及采用硅晶片作为载体基底(在下文中也被称为中间件)，提供了制造效率的显著提升，其中在该载体基底上对个体组件(包括电子集成电路、有源光设备和无源光设备)进行安装、对准、键合等等。由于典型的硅晶片(例如，8”晶片)能够支持多个收发器模块(例如，晶片表面上的数十个管芯)的创建，因此本发明的晶片级制造和组装技术能够提升收发器模块组装和封装过程的效率。
在描述与使用硅晶片作为中间件或平台相关联的细节之前，以下(参考图1和图2)论述将提供在第一实例中使用晶片级处理来组装收发器的益处的总体理解。
图1示出了根据本发明的可以用作中间件晶片的硅晶片10。如图所示，大量数目的个体中间件管芯12被设置在晶片10上作为组装个体收发器模块的位置。一旦晶片10被多个收发器模块完全填充，就以使得每个个体收发器模块被封装的方式将图2中所示的独立盖晶片(lid wafer)14键合到中间件晶片10。具体而言，盖晶片14被形成为包括独立的腔体16，该腔体16将形成用于(如下文详细描述的)独立收发器模块的壳。一旦加入晶片，就切割已键合的结构来形成最终的个体收发器模块。优选地的是激光切割处理，但应理解的是，也可以使用用于将已键合的晶片分离成独立收发器模块的任何其他合适的过程。
有了这个基于晶片的用于创建收发器模块的方法的总体理解，以下将重点讨论与在组装示例性收发器实施例中采用硅中间件平台相关联的方面。应当理解，在图中只示出了单个收发器布置，实际的组装过程创建了遍及中间件晶片表面的、位于每个独立管芯位置处(或者如需要，基于需求、晶片质量等等，至少在管芯位置的子集处)的多个收发器模块，如图1所示。
图3是部分中间件晶片10的剖面侧视图，如所处理的那样被形成示例性收发器模块的多个组件所填充。在此情形中，埋氧化物(buried oxide，BOX)层18形成于中间件晶片10的上表面11上，相对厚的夹层电介质(interlevel dielectric，ILD)层20形成于BOX层18之上。相对薄的硅层22被创建于BOX层18与ILD层20之间的交界面处，其中硅层22被用作光波导层。实际上，可以看出：中间件晶片10、BOX层18和硅层22组合形成了公知的绝缘体上硅(silicon-on-insulator，SOI)光结构，该结构在近年被广泛用于无源和有源光组件的创建。
如下文所述，光波导层22被具体设置并且沿此交界面延伸以在形成收发器模块的各种组件之间提供期望的(一条或多条)光通信路径。根据本发明，中间件晶片10的上表面11的平面度(planarity)被精确控制以使得表面11能够作为收发器模块的光参考平面。因此，如下面所详细描述的，光参考平面的创建使得无源技术能够被使用以在各种光组件处理传播的光信号时提供各种光组件之间的对准。在另一实施例中，如下面结合图11所讨论的，一个或多个光组件首先在独立基座(submount)元件上被组装和精确对准，接着该基座被精确地放置在中间件10的表面11上，避免了执行多次晶片级主动式对准的需求。图3的视图中还示出了平板印刷限定部件24，该部件24可以用于提供到中间件晶片10的光I/O连接。
在收发器模块的制造中采用中间件晶片10的另一优点是：形成收发器模块的电子集成电路组件(例如，激光驱动器、跨阻放大器等等)和下层的功率源、信号源等等之间的必要连接能够通过使用传统的、穿过中间件10厚度所形成的多个孔26来创建，如图3中所示。能够使用金属或者掺杂的硅材料来“填满(fill)”孔26，之后形成收发器模块与功率和信号触点(contact)之间的导电路径。在图3中示出的具体实施例中，多个焊接凸点(solderbump)28形成于孔26的终点并且用于连接到印刷电路板上的键合焊盘的相关联布置、或者其他功率源和数据信号源(未示出)。
图4是中间件晶片10和所包括的形成光收发器模块的组件的另一实施例的侧面视图。该特定实施例没有具体示出BOX层18，但应当理解该层仍然可以包括在该收发器布置中。该视图中具体示出了对ILD层20的处理以形成多个开口(opening)30。如上所述，创建这些开口30是为了使硅中间件晶片10的上表面11暴露，使得表面11能够充当严格限定的光参考平面。有利地，可以使用标准的光刻图案化和蚀刻技术来形成具有精确几何结构并且在相对于形成收发器的其他组件的精确位置中的多个开口30，从而(在可能的情况下，在各种组件之间)提供被动式光对准。实际上，由于ILD层20的预定区域被移除，因而选择性蚀刻剂(例如HF之类)将自然停止在硅中间件10的表面11处。因此，在蚀刻过程期间无需担心过蚀刻或蚀刻不足以及表面11的平面度的恶化。
图5是示例性中间件管芯12的等距俯视图，具体示出了凭借使用中间件10的暴露表面11作为参考平面的多个开口30的创建，该开口30用于支持预定义的精确位置中的各种光组件。尽管图5只示出了单个中间件管芯，但应当理解：形成这些开口的过程(随后是各种组件的放置)是作为晶片级处理而被执行的，同时向晶片10的每个中间件管芯12填充个体光组件和电子组件。在图5的具体实施例中，多个开口30被形成以允许若干关键光组件的精确放置。如上所述，创建开口30以暴露硅中间件10的上表面11，其中表面11被精确地限定和控制以创建和维护平坦的光参考平面。例如，第一开口30-1用作激光二极管的位置，第二开口30-2用于支持透镜元件。
通过(可能使用传统的光刻图案化和蚀刻技术)对开口30-1和30-2位置的精确控制，一旦将激光二极管和透镜***它们各自的开口中，当每个组件留在光参考平面上表面11上之后，它们就会被对准。相似地，第三开口30-3用于支持光隔离器，该光隔离器接着也将位于光信号路径中并且与激光二极管和透镜对准。在一些情形中，需要进行主动式对准来正确地对准激光二极管和与其相关联的透镜。在此情况下，例如基于包括精确放置的检测器和/或光源的电光探针、转向镜和其他光学元件(也许和电子探针)，使用晶片级主动式对准方案以传统的“步进重复(step and repeat)”方式在晶片表面上提供组件的对准和测试。相似地，使用电子探针卡以相同的步进重复过程来实现各种组件(例如，激光二极管之类)的晶片级电子烧入(burn-in)。
继续图5的描述，穿过ILD层20来创建开口30-4以支持透镜元件，较大的开口30-5被定位于开口30-4的后方。较大的开口30-5用于支持被用来执行各种类型的信号处理(例如，用电数据信号调制CW激光信号来创建数据调制的光输出信号)的产品专用CMOS光子集成电路。光子集成电路的具体操作与本发明的主题无密切关系。开口30-6用于支持与输出光信号相关联的耦合元件，开口30-7用于支持相关联的光I/O连接(例如参见图3中所示的部件24)。图5中还示出了多个孔26，其中在此具体实施例中在整个硅中间件晶片10的表面以规则网格图案来部署这些孔，从而使得可以在不同的收发器配置中按需使用它们。
图6是图5的布置视图，在此情形中各种光组件被部署在它们相关联的开口内。如图所示，激光二极管32被定位在开口30-1内，微型透镜34被部署在开口30-2内。隔离器36被定位于开口30-3内，位于起始于激光二极管32的光输出信号路径中。然后，来自隔离器36的输出经过部署于开口30-4内的微型透镜阵列38，其中透镜阵列用于将传播的光信号耦合到CMOS光子集成电路40中。可以使用各种公知的方法来将光组件固定在它们各自的开口的合适位置中。具体而言，可以使用环氧树脂、共晶键合或者其它布置来将光组件永久地附接在它们各自的开口中。应当理解，首先需要建立合适的温度等级，从而在其他潜在高温后处理操作期间确保接合处(ioint)的稳定性。
在图6示出的具体实施例中，光纤阵列连接器42被部署于开口30-7内，其中形成阵列的个体光纤44用于将光信号引入收发器模块并从收发器模块输出光信号。应当注意：在一些情形中，开口30-7包括以上面所述的方式光刻形成的部件24。在此实施例中，透镜阵列46被包括在多个个体光纤44的终端处的光纤阵列连接器42内。在操作中，例如进入的光信号将沿着光纤44-1和44-2经过透镜阵列46，然后射向(impinge)部署于开口30-6内的透镜48和光电二极管50，创建相关联的电信号图像(representation)。如图6所示，透镜元件48和光电二极管50被部署于与开口30-7对准(并且，更具体地，与阵列内的光纤44-1和44-2的位置对准)的开口30-6中。诸如跨阻放大器33和激光驱动器35之类的各种电组件也被定位在中间件管芯12上的预定位置处。这里，电组件被部署在ILD层20的表面上(参见图4)，使用穿过中间件管芯12形成的多个孔26来进行必要的电连接。
透镜元件48和光电二极管50的示例性组合在图7和8中示出，其中图7是等距视图，而图8是剖面侧视图。在此具体实施例中，透镜元件48采用透镜阵列的形式并且包括用于聚焦多个进入的光信号的多个曲面52，如图8的最佳所示。棱镜(prism)组件54用作将多个聚焦的光信号从水平面转向垂直面的90度转向镜，而光电二极管50(在此情形中是光电二极管阵列)被部署为接收进入的光信号。应当理解，这仅仅是用于接收进入的光信号并且将它们转换为电图像的一个示例性配置。根据本发明，可以在收发器模块的基于晶片的布置中采用各种其他的布置。
再次参考图6，密封层(sealing layer)56被示为形成在中间件管芯12的***(再次应当理解，此层形成于形成中间件晶片10的每个管芯12的***)。该密封层(可以包括玻璃粉材料(glass frit material)、AuSn焊料、或任何其他合适的材料)用于将独立的盖组件键合到所填充的中间件管芯。根据本发明，如下面的图9中所示，盖组件58被形成以匹配中间件管芯12的“印记(footprint)”并被部署在管芯12之上，并且通过密封层56密封管芯12。回顾关于图2的论述，应当理解，在制造期间，多个独立盖组件58形成于独立晶片中，并且整个晶片(经由多个密封层56)被键合到中间件晶片10。
参考图9，显然地，盖组件58被特定形成为：沿着作为密封层56模型导向的中间件管芯12的***。盖组件58的底面60涂有特定的材料(例如，诸如金之类的金属)来形成盖组件58到中间件管芯12的密封。如图9所示，密封层56和盖组件58被特别设计成创建开口62，该开口62允许光输入和输出信号接入收发器模块(例如，如该具体实施例所示的，开口62可以用于允许光连接器42的***)。图10是图9的布置的另一等距视图，具体示出了盖组件58的底表面60并且示出了它是如何沿着与中间件管芯12的密封层56的相同路径的。
如上所述，在晶片级的基础上采用硅晶片中间件来对收发器模块进行组装、对准和测试的有利特点是：硅中间件可以被轻易地制造来容纳形成收发器不同组件的各种布置。实际上，一些布置可以使用多个激光输入、外部激光输入、或者其他各种实施例。图11示出了本发明的另一实施例，在此情形中，收发器内包括一组四个独立的激光二极管32-1、32-2、32-3、32-4。如图11所示，每个激光二极管以及相关联的透镜34-i和隔离器36-i被定位在基座元件64上。使用多个基座64可使光发射组件包括的激光器、隔离器和透镜被分别安装和对准。此后，这组基座64被部署于在中间件管芯12(在图11中未示出)中形成的适当大小的开口中，其中针对这些基座的开口的正确放置使得能够创建期望的与相关联的光纤阵列66的光对准。在示例性实施例中，基座可以包括热电冷却器(thermo-electriccooler，TEC)组件。图11还示出了示例性盖组件68，其中应当理解：盖组件68被形成为具有足够容纳激光二极管的升起位置的深度。
图12和图13示出了本发明的另一实施例，此时中间件管芯12被处理以形成用于定位透镜阵列72的单个开口70，(与图5中分别用于支持独立的透镜元件38和48的开口30-4和30-6相比)，该透镜阵列72结合发射光信号和接收光信号二者一起使用。此外，采用硅晶片中间件作为用于组装光收发器模块的“平台”的特定优势是：仅通过改变ILD层20的图案化来在与具体的收发器模块布置相关联的位置中提供期望的(适当尺寸的)开口，同时一直维护由中间件晶片10的上表面11定义的光参考平面，就能够修改组件的具体布置和放置。图12是管芯12的等距视图，示出了开口70和透镜阵列72相对于激光二极管32和光纤连接器42的位置。来自激光二极管32的输入光信号I被示为：传过透镜阵列72并进入集成收发器电路布置74。在该示例中，一组四个输出信号O被示为：输出集成收发器电路布置74并传过透镜阵列72，从而被聚焦到光纤连接器42内的一组光纤44中。在图13的视图中可以最清楚地看到输入和输出光信号的位置。
图14示出了本发明的另一实施例，其能够被视为“三维”收发器模块，其中第一集成电路是垂直地堆叠在第二集成电路上。如图所示，第一集成电路76被定义为光电集成电路76，并且响应于进入的光信号创建经修改的光输出信号。第二集成电路78被定义为电子集成电路并且为光电集成电路76提供电源和电数据信号。电子集成电路78自身被电耦合至中间件管芯12。如上文结合图3所述的，中间件管芯12包括多个硅通孔26，该些硅通孔26能够传递来自通常部署于中间件10下方的相关联的印刷电路板(未示出)和收发器模块的具体组件的电信号。此外，通过ILD层18形成的开口的具***置由用于形成收发器模块的各种组件来指定。
使用具有图14的堆叠布置的硅中间件的特定优势是：能够使用(如图3中所示的)ILD层20内的多层金属(metallization)来在中间件管芯自身上的最小空间(即，“高密度”布置)内提供到不同电路的大量互连。图15是另一三维的、堆叠的收发器实施例的俯视图，其中在中间件10的硅波导层22内形成了至少一些相关联的光组件(在此情形中是多个光调制器80)。波导层22内还可能单片地(或混合地)包括光电二极管82。实际上，能够将光收发器的各种基于硅的组件直接集成到波导层中是采用根据本发明在晶片级层处理的硅中间件层的另一优势。在此视图中还示出了光刻限定的部件86，该部件提供光信号到波导层22中的“端射(end fire)”耦合。在优选实施例中，波导层的末端被形成为纳米锥(nanotaper)以提升耦合效率。
在采用以上述方式形成的收发器的***的一些应用中，高速高频信号的性能受到电磁干扰(EMI)的不利影响。在上述布置中，需要在中间件管芯12上形成附加的地焊盘(或环)并且接着被连接到地面。
图16示出了根据本发明形成的可替换的解决方案，其中采用了金属盖组件90来取代上述的硅盖。参考图16，密封层56被形成为金属，这将有助于形成与金属盖组件90的地连接。在此特定实施例中，形成附加的接地路径57来环绕对于EMI最敏感的光发射组件32、34和36。在此实施例中，通过采用中间件管芯12内的特定通孔92来提供“接地(grounding)”，该通孔92被定位为连接金属盖90的一部分并且提供到位于中间件管芯12下方的地面(未示出)的电连接。图17是该布置的简化侧面视图，示出了金属盖90与地面94通过中间件管芯12的通孔92的互连。图18中示出了使用金属盖90的另一实施例的侧面视图，其中该实施例不包括光发射组件周围的独立防护配置。
应当理解，上面所述的本发明的实施例意图仅为示例性的。因此本发明的范围只意图由权利要求的范围来限定。

Claims (18)

1.一种光收发器模块的晶片级布置，包括：
用作用于组装多个独立的收发器模块的平台的硅中间件晶片，所述硅中间件晶片被限定为包括：限定光参考平面的平坦上表面，穿过所述硅中间件晶片形成来提供到其他组件的电连接的多个导电通孔，以及沿所述平坦上表面形成的光波导区域；以及
在所述硅中间件晶片的平坦上表面上形成的电介质层，所述电介质层用于支撑与多个独立的收发器模块相关联的集成电路组件的放置和互连，所述电介质层被配置为包括穿过所述电介质层形成的多个开口，从而在每个开口中暴露所述硅中间件晶片的平坦上表面，所述多个开口具有预定大小并且被部署在预定位置中来正确地定位和对准每个收发器模块的光组件，所述电介质层还包括导电路径，该导电路径用于提供所支撑的集成电路组件与下层硅中间件晶片的导电通孔中的所选导电通孔之间的电连接。
2.如权利要求1所述的光收发器模块的晶片级布置，其中穿过所述电介质层形成的所述多个开口是通过在预定区域中图案化并蚀刻所述电介质层来创建的，所述预定区域与在所述晶片级布置中形成的多个收发器模块中的每个收发器模块的光组件的放置相关联。
3.如权利要求2所述的光收发器模块的晶片级布置，其中择优蚀刻剂被用来创建所述多个开口，从而使得蚀刻过程在下层硅中间件晶片暴露时停止。
4.如权利要求1所述的光收发器模块的晶片级布置，其中所述布置还包括：
部署在所述硅中间件晶片和电介质层的组合之上并且附接到该组合的盖组件，所述盖组件被配置为包括与所述多个收发器模块相关联的独立的腔体，从而使得每个收发器模块被独立地封装。
5.如权利要求4所述的光收发器模块的晶片级布置，其中所述盖组件被键合到所述硅中间件晶片和所述电介质层的组合。
6.如权利要求4所述的光收发器模块的晶片级布置，其中所形成的每个收发器模块包括限定其轮廓的密封层，所述密封层用于附接所述盖组件的相关联的部分。
7.如权利要求6所述的光收发器模块的晶片级布置，其中所述盖组件的底表面覆盖有一种材料，该材料在所述盖组件被固定到所述硅中间件晶片和电介质层的所述组合时创建到所述密封层的永久附接。
8.如权利要求4所述的光收发器模块的晶片级布置，其中所述盖组件包括硅晶片。
9.如权利要求4所述的光收发器模块的晶片级布置，其中所述盖组件包括玻璃晶片。
10.如权利要求4所述的光收发器模块的晶片级布置，其中所述盖组件包括金属组件。
11.如权利要求10所述的光收发器模块的晶片级布置，其中所述布置还包括：穿过所述电介质层和所述硅中间件晶片形成的、用于将金属盖组件耦合到相关联的地平面的接地孔。
12.如权利要求11所述的光收发器模块的晶片级布置，其中所述金属盖组件被配置为在每个腔体内包括内部隔间，所述内部隔间用于独立地封装每个收发器模块的光学部分以提供针对电磁干扰的保护。
13.如权利要求1所述的光收发器模块的晶片级布置，其中穿过所述电介质层形成的一组开口与到每个独立的收发器模块的光输入/输出连接的创建相关联。
14.如权利要求13所述的光收发器模块的晶片级布置，其中所述一组开口被部署在每个收发器位置的末端区域处，从而使得光连接器能够接入光组件并且与所述硅中间件晶片的所述光参考平面的表面相对准。
15.如权利要求1所述的光收发器模块的晶片级布置，其中每个收发器模块包括光发射组件，所述光发射组件包括激光二极管、透镜元件和光隔离器，并且所述电介质层被形成为包括在与独立的收发器模块相关联的每个区域中用于所述激光二极管、透镜元件和光隔离器的开口，其中在每个区域中用于激光二极管、透镜元件和光隔离器的一组开口被形成以提供它们之间的光对准，其中所述激光二极管被部署在所述电介质层的第一开口中，所述透镜元件被部署在第二开口中、并且所述光隔离器被部署在第三开口中。
16.如权利要求15所述的光收发器模块的晶片级布置，其中单个透镜元件被用来发射和接收光信号，所述单个透镜元件包括透镜阵列并且被部署在所述电介质层中位置与光发射组件和光接收组件二者对准的开口中。
17.如权利要求1所述的光收发器模块的晶片级布置，其中每个收发器模块包括光发射组件，所述光发射组件包括激光二极管、透镜元件、光隔离器和基座组件，所述激光二极管、透镜元件和光隔离器以对准配置附接到所述基座组件的上表面，所述基座组件被部署在穿过所述电介质层的预定区域形成的开口内。
18.如权利要求1所述的光收发器模块的晶片级布置，其中每个收发器模块包括光接收组件，所述光接收组件包括透镜元件和光电二极管，并且所述电介质层被形成为包括在与独立的收发器模块相关联的每个区域中用于所述透镜元件和所述光电二极管的开口，所述开口被配置为提供进入光信号、所述光电二极管和所述透镜元件之间的光对准。
CN201280033527.3A 2011-05-05 2012-05-04 用于收发器的晶片级封装平台 Active CN103650140B (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201161482705P 2011-05-05 2011-05-05
US61/482,705 2011-05-05
US201161509290P 2011-07-19 2011-07-19
US61/509,290 2011-07-19
US201161526821P 2011-08-24 2011-08-24
US61/526,821 2011-08-24
US201161543240P 2011-10-04 2011-10-04
US61/543,240 2011-10-04
US201161560378P 2011-11-16 2011-11-16
US61/560,378 2011-11-16
US13/463,408 US8803269B2 (en) 2011-05-05 2012-05-03 Wafer scale packaging platform for transceivers
US13/463,408 2012-05-03
PCT/US2012/036582 WO2012151520A2 (en) 2011-05-05 2012-05-04 Wafer scale packaging platform for transceivers

Publications (2)

Publication Number Publication Date
CN103650140A CN103650140A (zh) 2014-03-19
CN103650140B true CN103650140B (zh) 2016-08-17

Family

ID=47089696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033527.3A Active CN103650140B (zh) 2011-05-05 2012-05-04 用于收发器的晶片级封装平台

Country Status (4)

Country Link
US (2) US8803269B2 (zh)
EP (1) EP2705534A4 (zh)
CN (1) CN103650140B (zh)
WO (1) WO2012151520A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
US8518748B1 (en) * 2011-06-29 2013-08-27 Western Digital (Fremont), Llc Method and system for providing a laser submount for an energy assisted magnetic recording head
EP2769253B1 (en) * 2011-10-19 2020-07-15 Cisco Technology, Inc. Molded glass lid for wafer level packaging of opto-electronic assemblies
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
TWI578052B (zh) * 2013-04-26 2017-04-11 鴻海精密工業股份有限公司 光纖連接器電路板及光纖連接器
US20150125110A1 (en) * 2013-11-04 2015-05-07 Cisco Technology, Inc. Passively Placed Vertical Optical Connector
US9647419B2 (en) * 2014-04-16 2017-05-09 Apple Inc. Active silicon optical bench
US9419718B2 (en) * 2014-08-18 2016-08-16 Cisco Technology, Inc. Aligning optical components in a multichannel receiver or transmitter platform
DE102014219792A1 (de) 2014-09-30 2016-03-31 Technische Universität Berlin Optoelektronisches Bauelement
US10209464B2 (en) 2014-10-17 2019-02-19 Cisco Technology, Inc. Direct printed circuit routing to stacked opto-electrical IC packages
TWI615647B (zh) * 2014-10-27 2018-02-21 藝蘭能工藝有限責任公司 電子電路之光子介面
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
US11585991B2 (en) 2019-02-28 2023-02-21 Teramount Ltd. Fiberless co-packaged optics
US20230296853A9 (en) 2015-10-08 2023-09-21 Teramount Ltd. Optical Coupling
US9910232B2 (en) * 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
US9575267B1 (en) 2015-11-03 2017-02-21 Cisco Technology, Inc. Passive alignment of optical components using optical fiber stubs
US9389362B1 (en) 2015-11-16 2016-07-12 International Business Machines Corporation Adaptive optical interconnection of components of an electro-optical circuit
US20170148955A1 (en) * 2015-11-22 2017-05-25 Cyntec Co., Ltd. Method of wafer level packaging of a module
US9835809B2 (en) 2016-03-28 2017-12-05 Cisco Technology, Inc. Alignment of optical components using nanomagnets
WO2017203936A1 (ja) * 2016-05-25 2017-11-30 パナソニック・タワージャズセミコンダクター株式会社 固体撮像素子
US9971096B2 (en) * 2016-06-01 2018-05-15 Cisco Technology, Inc. Passive fiber optic butt coupling using a semiconductor etched feature
US10241264B2 (en) 2016-07-01 2019-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
CN106252389B (zh) * 2016-09-05 2023-03-21 飞昂创新科技南通有限公司 用于光收发器件抗干扰的半导体器件
IT201600105881A1 (it) * 2016-10-20 2018-04-20 St Microelectronics Srl Sistema di accoppiamento ottico, dispositivo e procedimento corrispondenti
US10976491B2 (en) * 2016-11-23 2021-04-13 The Research Foundation For The State University Of New York Photonics interposer optoelectronics
TWI686943B (zh) * 2016-11-23 2020-03-01 紐約州立大學研究基金會 具有光子中介層的光電系統
WO2018165016A1 (en) * 2017-03-07 2018-09-13 Corning Optical Communications LLC Integrated electrical and optoelectronic package
US10634843B2 (en) * 2018-04-24 2020-04-28 Apple Inc. Photonic integrated circuit with laser and isolator
US10866367B2 (en) 2018-07-10 2020-12-15 Corning Research & Development Corporation Wafer-level lenses for fiber optic connectors and methods for making the same
US10985524B1 (en) 2018-08-29 2021-04-20 Apple Inc. High-power hybrid silicon-photonics laser
US11443998B2 (en) * 2019-06-05 2022-09-13 Te Connectivity Solutions Gmbh Electronic assembly including optical modules
KR102506645B1 (ko) * 2019-10-28 2023-03-07 한국전자통신연구원 냉각형 광송신 모듈 장치 및 그 장치의 제조 방법
US11782225B2 (en) 2019-11-19 2023-10-10 Corning Research & Development Corporation Multi-fiber interface apparatus for photonic integrated circuit
JP7484464B2 (ja) * 2020-06-12 2024-05-16 富士通オプティカルコンポーネンツ株式会社 光モジュール
US11555972B2 (en) * 2021-06-09 2023-01-17 Cisco Technology, Inc. Connecting optical connector with co-packaged optical device
WO2023177848A1 (en) * 2022-03-18 2023-09-21 Celestial Al Inc. Optical multi-die interconnect bridge (omib)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502999B1 (en) * 2001-09-04 2003-01-07 Jds Uniphase Corporation Opto-electronic transceiver module and hermetically sealed housing therefore
CN1949506A (zh) * 2005-10-11 2007-04-18 索尼株式会社 混合模块和其制造方法
CN101241208A (zh) * 2007-01-30 2008-08-13 日本电气株式会社 光学发送/接收装置,双向光学发送/接收模块及其制造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US6220878B1 (en) 1995-10-04 2001-04-24 Methode Electronics, Inc. Optoelectronic module with grounding means
US5717533A (en) 1995-01-13 1998-02-10 Methode Electronics Inc. Removable optoelectronic module
US5949246A (en) * 1997-01-28 1999-09-07 International Business Machines Test head for applying signals in a burn-in test of an integrated circuit
KR100302144B1 (ko) * 1999-08-05 2001-11-01 고한준 실리콘온인슐레이터 광도파로를 이용한 커넥터형 광트랜시버
CA2449707C (en) * 2001-05-17 2012-10-09 Sioptical, Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US6625348B2 (en) * 2001-05-17 2003-09-23 Optron X, Inc. Programmable delay generator apparatus and associated method
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US6762119B2 (en) 2001-06-20 2004-07-13 International Bussiness Machines Corporation Method of preventing solder wetting in an optical device using diffusion of Cr
JP2003060281A (ja) * 2001-08-14 2003-02-28 Sumitomo Electric Ind Ltd 発光モジュール及びその製造方法
US20030113947A1 (en) 2001-12-19 2003-06-19 Vandentop Gilroy J. Electrical/optical integration scheme using direct copper bonding
US6639313B1 (en) 2002-03-20 2003-10-28 Analog Devices, Inc. Hermetic seals for large optical packages and the like
EP1980886A3 (en) * 2002-04-01 2008-11-12 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7146106B2 (en) 2002-08-23 2006-12-05 Amkor Technology, Inc. Optic semiconductor module and manufacturing method
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
TWI246614B (en) * 2003-06-20 2006-01-01 Ind Tech Res Inst Low-density wavelength division multiplexing light transmission module
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US6856014B1 (en) 2003-12-29 2005-02-15 Texas Instruments Incorporated Method for fabricating a lid for a wafer level packaged optical MEMS device
US9813152B2 (en) 2004-01-14 2017-11-07 Luxtera, Inc. Method and system for optoelectronics transceivers integrated on a CMOS chip
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
TWI247152B (en) 2004-12-24 2006-01-11 Ind Tech Res Inst Array type optical sub-device
GB0504379D0 (en) * 2005-03-03 2005-04-06 Melexis Nv Low profile overmoulded semiconductor package with transparent lid
ATE511703T1 (de) * 2006-02-01 2011-06-15 Silex Microsystems Ab Herstellungsverfahren für durchkontakte
US7574090B2 (en) * 2006-05-12 2009-08-11 Toshiba America Electronic Components, Inc. Semiconductor device using buried oxide layer as optical wave guides
KR100795922B1 (ko) * 2006-07-28 2008-01-21 삼성전자주식회사 이미지 픽업 소자 및 이미지 픽업 소자의 제조방법
US7749882B2 (en) * 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
SE533579C2 (sv) * 2007-01-25 2010-10-26 Silex Microsystems Ab Metod för mikrokapsling och mikrokapslar
KR100848848B1 (ko) * 2007-07-12 2008-07-28 삼성전기주식회사 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
US20090050774A1 (en) 2007-08-24 2009-02-26 Poutous Menelaos K Micro-optical bench and method of fabricating micro-optical bench
US7841781B2 (en) * 2007-08-29 2010-11-30 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Methods and apparatuses for providing a hermetic sealing system for an optical transceiver module
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
GB2463226B (en) 2008-07-22 2011-01-12 Conjunct Ltd Optical sub-assembly
US7808078B2 (en) 2008-08-26 2010-10-05 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
JP5367413B2 (ja) * 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
US8067308B2 (en) * 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US7978940B2 (en) 2009-09-14 2011-07-12 Tyco Electronics Services Gmbh Self-aligned carrier assembly for optical device supporting wafer scale methods
JP5330184B2 (ja) * 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
JP5282005B2 (ja) * 2009-10-16 2013-09-04 富士通株式会社 マルチチップモジュール
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
JP5082083B2 (ja) * 2010-04-15 2012-11-28 株式会社リキッド・デザイン・システムズ Ｌｅｄ照明装置
US8399292B2 (en) * 2010-06-30 2013-03-19 International Business Machines Corporation Fabricating a semiconductor chip with backside optical vias
US8427833B2 (en) * 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
US8212297B1 (en) * 2011-01-21 2012-07-03 Hong Kong Applied Science and Technology Research Institute Company Limited High optical efficiency CMOS image sensor
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502999B1 (en) * 2001-09-04 2003-01-07 Jds Uniphase Corporation Opto-electronic transceiver module and hermetically sealed housing therefore
CN1949506A (zh) * 2005-10-11 2007-04-18 索尼株式会社 混合模块和其制造方法
CN101241208A (zh) * 2007-01-30 2008-08-13 日本电气株式会社 光学发送/接收装置,双向光学发送/接收模块及其制造方法

Also Published As

Publication number Publication date
US20120280344A1 (en) 2012-11-08
CN103650140A (zh) 2014-03-19
WO2012151520A2 (en) 2012-11-08
US8803269B2 (en) 2014-08-12
US20140248723A1 (en) 2014-09-04
EP2705534A2 (en) 2014-03-12
WO2012151520A3 (en) 2013-01-10
EP2705534A4 (en) 2015-06-24
US9343450B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
CN103650140B (zh) 用于收发器的晶片级封装平台
US11163126B2 (en) Light source assembly supporting direct coupling to an integrated circuit
US20200209496A1 (en) Optical and thermal interface for photonic integrated circuits
US6910812B2 (en) Small-scale optoelectronic package
CN111095061A (zh) 利用被动对准的高密度光电互连配置
Schow et al. A 24-channel, 300 Gb/s, 8.2 pJ/bit, full-duplex fiber-coupled optical transceiver module based on a single “Holey” CMOS IC
CN104254796B (zh) 用于布置和对齐光电部件的装置和方法
JPH05251717A (ja) 半導体パッケージおよび半導体モジュール
Zimmermann et al. Packaging and assembly for integrated photonics—A review of the ePIXpack photonics packaging platform
US20140099059A1 (en) Compact optical package made with planar structures
JP2003517630A (ja) Ｓｉ基板上の能動光学素子および受動光学素子のハイブリッド集積
KR100719410B1 (ko) 광 접속 어셈블리 구조 및 그 제조 방법
US11886023B2 (en) Photonic optoelectronic module packaging
US7213978B2 (en) Optical device receiving substrate and optical device holding carrier
TWM536364U (zh) 包含矽光晶片和耦合器晶片的光學模組
US11686906B1 (en) Self-aligned structure and method on interposer-based PIC
CN114639639B (zh) 封装结构的制作方法及封装结构
CN103858038B (zh) 以机械方式对准的光学引擎
US20220252806A1 (en) Assembly of 2-Dimensional Matrix of Optical Transmitter or Receiver Based On Wet Etched Silicon Interposer
Li et al. 48-channel matrix optical transmitter on a single direct fiber connector
Bernabé et al. Packaging and test of photonic integrated circuits (PICs)
Guan et al. Integrated Optical Carrier for Optical/Electrical Interconnect
CN118192017A (zh) 封装结构及其制作方法
Bowen Silicon V-Groove Alignment Bench for Optical Component Assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant