CN103650132A - 无线模块 - Google Patents

无线模块 Download PDF

Info

Publication number
CN103650132A
CN103650132A CN201280034099.6A CN201280034099A CN103650132A CN 103650132 A CN103650132 A CN 103650132A CN 201280034099 A CN201280034099 A CN 201280034099A CN 103650132 A CN103650132 A CN 103650132A
Authority
CN
China
Prior art keywords
substrate
wireless module
distribution pad
antenna
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280034099.6A
Other languages
English (en)
Other versions
CN103650132B (zh
Inventor
藤田卓
盐崎亮佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103650132A publication Critical patent/CN103650132A/zh
Application granted granted Critical
Publication of CN103650132B publication Critical patent/CN103650132B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Transceivers (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Aerials (AREA)

Abstract

本发明提供一种无线模块，具备：在一基板（2a）上搭载有电子零件，在另一基板（2b）上形成有接地层（GND1）的第一基板（2）；相对于第一基板层积的第二基板（3）；将第一基板和第二基板电连接的连接部件（8）；将第一基板和连接部件电连接的配线焊盘（4a）；设于一基板和另一基板的接合面上的配线焊盘（4b）。连接部件的信号路径具有根据第二配线焊盘与接地层之间的距离决定的规定阻抗。

Description

无线模块
技术领域
本发明涉及一种无线模块，其用于无线通信，在基板上搭载有电子零件。
背景技术
作为在基板上搭载（安装）有电子电路的无线通信用的电路模块，公知有使搭载了有源元件（例如IC（Integrated Circuit）的基板和搭载了无源元件（例如电阻、电感器、电容器）的基板相对而电连接，将各基板间进行了树脂密封的构成的电路模块。
例如，在专利文献1中公开了使用搭载有作为无源元件的天线的基板和搭载有作为有源元件的半导体元件的基板的作为无线模块的半导体装置（参照图3）。图3是现有的半导体装置的纵剖视图。
专利文献1的半导体装置在硅基板38的一面侧搭载有天线44，在硅基板38的另一面侧搭载有作为有源元件的半导体元件40，天线44和半导体元件40经由贯通硅基板38的贯通通路46电连接。在与硅基板38分体形成的配线基板30上，在一面侧搭载有无源元件32、34，配线基板30和硅基板38经由配设于配线基板30的一面侧与硅基板38的另一面侧之间的连接部件54电连接。
另外，作为现有的无线模块，也有如下的构成，即，使搭载了有源元件及无源元件的第一基板和搭载了天线的第二基板相对配置并利用连接部件将两个基板间电连接。在该构成的无线模块中，在第一基板上搭载有作为有源元件的半导体元件（例如，IC）及作为无源元件的片状电容器、片状电阻，在第二基板上搭载被镀焊的Cu（铜）芯球等连接部件。使第一基板和第二基板的搭载面（安装面）彼此相对，使连接部件的焊料熔融并与第一基板电连接，之后，向基板间的零件存在的埋入层填充作为密封材料的模制树脂而进行树脂密封。由此，完成将多个基板层积的构造的无线模块。
专利文献1：（日本）特开2009－266979号公报
但是，使用上述的现有构成的无线模块制造高频（例如毫米波的带域）的无线模块时，产生由高频引起的阻抗不匹配的课题。
发明内容
本发明是鉴于上述现有情况而设立的，其目的在于提供一种无线模块，在制造高频带下使用的无线模块的情况下，抑制阻抗不连续和放射引起的信号损失。
本发明的无线模块具备：第一基板，其包含至少两层基板，在一基板上搭载有无线电路的电子零件，在另一基板上形成有接地层；第二基板，其相对于所述第一基板层积配置；连接部件，其作为可搭载所述电子零件的间隔而设于所述第一基板与所述第二基板之间，将所述第一基板和所述第二基板电连接；第一配线焊盘，其将所述第一基板和所述连接部件电连接，具有规定的直径；第二配线焊盘，其设于所述一基板和所述另一基板的接合面，具有比所述第一配线焊盘的所述规定的直径小的直径，所述连接部件的信号路径具有根据所述第二配线焊盘与所述接地层之间的距离决定的规定的阻抗。
根据本发明，在制造高频带下使用的无线模块的情况下，能够抑制阻抗不连续和放射引起的信号损失。
根据本发明，即使是在无线模块的天线安装面安装有电子零件的情况下，也能够容易地从天线安装面侧拾取无线模块。
附图说明
图1是第一实施方式的无线模块的纵剖视图；
图2是表示小径的配线焊盘和大径的配线焊盘和贯通通路的各直径的样子的说明图；
图3是表示第二实施方式的无线模块的构成例的侧剖视图；
图4是表示第三实施方式的无线模块的构成例的侧剖视图；
图5是表示第三实施方式的无线模块的天线部和导波部的位置关系的第一例的俯视图；
图6是表示第三实施方式的无线模块的天线部和导波部的位置关系的第二例的俯视图；
图7是表示第三实施方式的无线模块的天线部和导波部的位置关系的第三例的俯视图；
图8是表示与贯通通路连接的配线焊盘和接地图案的形状的一例的图；
图9是表示与贯通通路连接的配线焊盘和接地图案的形状的一例的图；
图10是另一无线模块的纵剖视图；
图11是现有的半导体装置的纵剖视图。
标记说明
1、100、100B：无线模块
2：第一基板
2a：第一层基板
2b：第二层基板
3：第二基板
4a、4b、6a、6b、6c：配线焊盘
5a、5b、5c：贯通通路
7：半导体元件
8：连接部件
9：天线
10：密封树脂
11：模块基板的第一面（天线安装面）
12：模块基板的第二面
13、14、15、16：配线图案
110：模块基板
113：模制部的周端面（模制面）
160：框基板
161：电极
170：模制部
180：导波部
200：设定基板
GND1、GND2：接地层
具体实施方式
在说明本发明的无线模块的实施方式之前，对上述课题进行详细说明。课题是，在使用现有构成的无线模块制造高频（例如毫米波的带域）的无线模块的情况下，产生由高频引起的阻抗不匹配。
尤其是在毫米波的带域的高频下，Cu芯球等连接部件及设于安装连接部件的第一基板和第二基板上的配线焊盘的直径（直径）相对于无线通信中的信号的波长较大。由此，产生阻抗不匹配，成为输入侧与输出侧之间的阻抗不连续，因信号反射或信号放射而使信号损失变大。
例如，将搭载（安装）有信号线的层的基板与搭载有接地（GND）层的基板之间的电介质的厚度设为50［μm］、将电介质的介电常数设为3～4左右。该情况下，通常作为高频信号的信号路径中的输入输出阻抗使用的50［Ω］阻抗的配线宽度（信号线宽度）大约为50［μm］或比50［μm］小。
使用Cu芯球作为用于连接多个基板的连接部件时，将在基板与基板之间的埋入层中安装的电子零件（例如，半导体元件）的高度例如设为200［μm］。该情况下，Cu芯球直径（直径）大约为250［μm］，为了将Cu芯球和基板电连接，使基板上搭载的配线焊盘具有250［μm］以上的直径。
因此，配线焊盘的直径为用于实现上述50［Ω］阻抗的配线宽度（50［μm］）的5倍以上。即，具有阻抗的实质成分减少、阻抗的虚成分较大的容量成分，信号路径的配线间的阻抗变得不连续，因信号反射或信号放射而产生信号损失。
接着，参照附图对本发明的无线模块的实施方式进行说明。本实施方式的无线模块在例如60［GHz］的毫米波的带域的高频下使用，为搭载有作为无源元件的天线及作为有源元件的半导体元件的构成。
（第一实施方式）
图1是第一实施方式的无线模块1的纵剖视图。无线模块1具有成为主基板的第一基板2和成为副基板的第二基板3。此外，第一基板2和第二基板3中的任一方为主基板、副基板都可以，为了便于说明，将第一基板2设为主基板，将第二基板3设为副基板。
第一基板2利用例如介电常数为3～4左右的电介质的绝缘材料形成，具有将第一层基板2a和第二层基板2b接合而成的至少两层以上的多层构造。此外，在图1中，两个第一层基板2a和第二层基板2b接合而形成第一基板2，但构成第一基板2的多层构造不限于两层。
第一层基板2a在一面侧形成有用于电连接后述的连接部件8的配线焊盘4a和用于电连接作为无线电路的电子零件（安装零件）的半导体元件7的配线图案15、16。另外，第一层基板2a在一面侧搭载有镀焊于配线焊盘4a上的作为连接部件8的球形Cu芯球。
另外，在第一层基板2a的一面侧，经由配线图案15、16搭载有半导体元件7。此外，在图1中未作图示，在第一层基板2a的一面侧，除了半导体元件7之外，还可以搭载有片状电容器、片状电阻等无源元件。
另外，第一层基板2a在另一面侧形成有可经由贯通通路5a与配线焊盘4a电连接的配线焊盘6a、可经由贯通通路5c与配线图案15电连接的配线焊盘6c、将配线焊盘6a及6c间电连接的配线图案13。
第二层基板2b的另一面侧与第一层基板2a的另一面侧接合，在一面侧形成有例如铜箔的面状接地图案GND1。
第二基板3利用例如介电常数为3～4左右的电介质的绝缘材料形成，具有单层构造。此外，第二基板3也可以与第一基板2同样具有多层构造。第二基板3在一面侧形成有用于电连接连接部件8的配线焊盘4b和例如铜箔的面上的接地图案GND2。第二基板3在一面侧搭载有镀焊于配线焊盘4b上的Cu芯球形成的连接部件8。此外，配线焊盘4b和接地图案GND2不进行电连接。
另外，第二基板3在另一面侧形成有可经由贯通通路5b与配线焊盘4b电连接的配线焊盘6b、例如铜箔的盘状天线9、将配线焊盘6b和天线9电连接的配线图案14。
另外，第一基板2和第二基板3使第一基板2的第一层基板2a的一面侧和第二基板3的一面侧相对配置，经由镀焊于配线焊盘4a、4b上的作为连接部件8的Cu芯球电连接。连接部件8成为第一基板2的第一层基板2a上的无线电路（例如半导体元件7）与第二基板3上的天线9之间的信号的传输路径（信号线路）。
另外，连接部件8是为了在第一基板2与第二基板3之间形成可搭载半导体元件7等电子零件的间隔而设置的。在第一基板2与第二基板3之间的半导体元件7存在的埋入层中填充并密封有模制树脂等密封树脂10。
在此，作为连接部件8的Cu芯球的直径（直径）根据第一基板2与第二基板3之间的埋入层中搭载的电子零件（例如半导体元件7）的高度来决定，例如设为200［μm］。该情况下，配线焊盘4a、4b的直径z比连接部件8直径长，以搭载连接部件8，例如设为300［μm］（参照图2）。
在上述现有的无线模块中，搭载用于电连接第一基板和第二基板的连接部件（Cu芯球）的配线焊盘隔着例如50［μm］厚的电介质层而与接地层结合。因此，在无线模块中的高频信号的信号路径上的输入输出阻抗中，相对于接地层的容量成分增大，产生阻抗的不连续。
在本实施方式的无线模块1中，与现有的无线模块相比，设置直径不同的大小两个配线焊盘（例如4a、6a）的组合，将直径大的配线焊盘（4a、4b）和直径小的配线焊盘（6a、6b）经由贯通通路（5a、5b）电连接（参照图2）。图2是表示小径的配线焊盘（6a、6b）、大径的配线焊盘（4a、4b）以及贯通通路的各直径的样子的说明图。
此外，在本实施方式的无线模块1中，直径小的配线焊盘（6a、6b）例如隔着上述的50［μm］厚的电介质层而与接地层（GND1、GND2）结合。具体地，在图1中，第二层基板2b及第二基板3的厚度为50［μm］。
另外，将贯通通路5a的直径x设为50［μm］（或100［μm］），将直径小的配线焊盘6a、6b的直径y设为80［μm］（或120［μm］），使用比直径大的配线焊盘4a、4b的直径小的配线焊盘。
由此，由于与接地层（GND1、GND2）结合的配线焊盘（6a、6b）的面积为1／9（或1／4），故而与接地层（GND1、GND2）和配线焊盘（4a、4b）结合的情况相比，无线模块1中的成为信号路径的连接部件8的阻抗可削减相对于接地层（GND1、GND2）的容量成分，能够抑制阻抗不连续的产生。
根据以上情况，在本实施方式的无线模块1中，设置直径不同的大小两个配线焊盘，将直径大的配线焊盘和直径小的配线焊盘经由贯通通路进行电连接，直径小的配线焊盘和接地层结合。
由此，无线模块1与使直径大的配线焊盘和接地层结合并将电介质层的厚度扩大的情况相比，能够将高频信号的电磁场封入直径小的配线焊盘与接地层之间的电介质层中，能够减小因信号反射或信号放射引起的信号损失。
即，无线模块1可抑制高频电路中产生阻抗的不连续，能够抑制阻抗不连续和信号反射或信号放射引起的信号损失。
接着，对成为第二实施方式的无线模块的前提的背景技术及课题进行说明。
目前，公知有在MMIC（Monolithic Microwave Integrated Circuits）基板上安装有在半导体基板的一面形成有具有产生高频信号的发送器的高频电路和片状天线的半导体芯片的摄像装置（例如，参照参考专利文献1）。
（参考专利文献1）日本特开2004－205402号公报
但是，在多数情况下，片状天线和高频电路在基板厚度方向上的高度不同。该情况下，在将模块基板安装在另一基板上时，若从接线天线的安装面侧拾取模块基板，则有时进行拾取的工具（吸引器）的前端会与电子零件（例如包括发送器的高频电路）相干扰。
因此，在第二实施方式中，说明即使是在无线模块的天线安装面上安装有电子零件的情况下，也能够从天线安装面侧容易地拾取无线模块的无线模块的例子。
（第二实施方式）
图3是表示第二实施方式的无线模块100的构成例的侧剖视图。
在图3所示的无线模块100中，模块基板110为多层基板，进行IC的配线等。在模块基板110的第一面11（图3中为上表面）安装有天线部120或者Tcxo130（Temperature compensated crystal oscillator：温度补偿型水晶振荡器）等电子零件。因此，第一面11为设有天线部120的天线安装面。
天线部120是通过例如由配线构成的天线图案而形成的片状天线。在模块基板110的第二面12（图3中为下表面）安装有RLC等芯片零件140或IC零件150等电子零件。
无线模块100被安装在设定基板200上。该情况下，模块基板110的第二面12侧与设定基板200的安装面相接触。以设定基板200不与第二面12上安装的电子零件直接接触的方式，在模块基板110的第二面上配置有框基板160。框基板160例如为口形状，配置在模块基板110的第二面12的周端部。该情况下，无线模块100由模块基板110和框基板160构成腔型构造。此外，模块基板110也可以不是多层基板，而是由例如单层基板构成。
框基板160的电极161焊接在设定基板200上，被物理连接及电连接。由此，模块基板110以及框基板160和设定基板200导通，能够进行信号传输。
模块基板110以及框基板160的基板厚度方向（图3中的z方向）的长度d1例如为1mm左右。芯片零件140或IC零件150的零件厚度方向（图3中的z方向）的长度d2例如为0.2～0.3mm左右。即使将包含框基板160的无线模块100安装在设定基板200上，安装于模块基板110上的电子零件也不与设置基板200接触。
在模块基板110的第一面11侧，天线部120和Tcxo130等电子零件由模制部件（例如模制树脂）一体地模制，形成模制部170。模制部170包围天线部120及周边的电子零件。作为模制部件没有特别限制，但显然，介质衰耗因数（tanδ）较小的模制部件，模制部170的电损失较小。
在本实施方式中，在将无线模块100安装于设定基板200时，利用拾取装置从模块基板110的第一面11侧拾取并安装在设置基板200上。因此，模制部170被拾取，可防止由设于第一面11的天线部120和电子零件的台阶差造成的拾取时的干扰，使得无线模块100的拾取容易。
另外，模制部170的周端面113（顶面）优选与模块基板110平行且平坦。由此，能够更容易地通过吸附拾取无线模块100。
这样，本实施方式的无线模块100是从设有天线部120的作为天线安装面的第一面11侧拾取的无线模块，具备安装有天线部120的模块基板110和在模块基板110的第一面11上对包含天线部120的电子零件进行模制的模制部170。由此，进行拾取的工具的吸引的可靠性提高。即，即使是在无线模块的天线安装面上安装有电子零件的情况下，也能够容易地从天线安装面侧拾取无线模块。
（第三实施方式）
图4是表示第三实施方式的无线模块的构成例的侧剖视图。
图4所示的无线模块100B和图1所示的无线模块100的不同点在于，无线模块100B具备导波部180。
如图4所示，导波部180设于模制部170的周端面113（模制面），辅助天线部120对电波的收发。导波部180例如由作为波导器起作用的导体图案形成。
通常，形成模制部170的模制树脂由于未考虑天线特性，故而从天线部120方面来看是不理想的电介质。天线部120假设空气（介电常数ε＝1）而形成，但由于介电常数ε＝3～4的树脂将天线包围，有时天线特性会发生改变。无线模块100B通过具备导波部180，能够对天线特性进行重新调节而保持在良好的状态。
作为导波部180在模制部170上设置的位置，考虑以下三种图案。
图5是表示第三实施方式的无线模块100B的天线部120和导波部180的位置关系的第一例的俯视图。
在第一例中，导波部180设置在模制部170的周端面113上的与天线部120相对的位置。由此，通过天线部120发送电波或接收电波的电力的损失最小，能够良好地进行电波收发。即，进行拾取的工具的吸引的可靠性提高，并且能够使天线特性保持在良好的状态。此外，在模制部170的周端面113，朝向模制部170的外侧设置导波部180。
在图5所示的例子中，天线部120在模块基板110的第一面11上成为2×2的阵列构成。同样地，导波部180在模制部170的周端面113上成为2×2的阵列构成。通过将天线部120及导波部180设为2×2的阵列构成，容易进行相位合成或振幅合成。此外，天线部120及导波部180的2×2的阵列构成为一例，可以由一个图案构成，也可以是更多的图案排列成格子状。排列有多个图案的结构，天线特性良好。
通过具备图5所示的导波部180，不必重新设计模块基板110，通过适当地变更模制部170上的作为导波部180起作用的图案，能够变更天线增益或天线增益的频率特性。另外，在模制后，用于调节制造时偏差的天线部120的图案切断困难，但通过将模制部170上的图案切断，能够进行天线部120的图案切断。
另外，由于存在模制部170，会使介电常数比空气高的电介质层的厚度（图4中的z方向的长度）增加，故而，理想的是，导波部180比天线部120大（参照图5）。即，理想的是，导波部180设于模制部170的模制面上的区域比天线部120设于天线安装面上的区域大。由此，能够更加良好地调节天线特性。
图6是表示第三实施方式的无线模块100B的天线部120和导波部180的位置关系的第二例的俯视图。
在第二例中，导波部180设置在距模制部170的周端面113上的与天线部120对向的位置规定距离d3的位置。即，导波部180的模制面上的位置和天线部120的天线安装面上的位置错开（偏移）配置。
例如，如图6所示，在导波部180比天线部120靠左侧的情况下，向左方向放射电波。而在导波部180比天线部120靠右侧的情况下，向右方向放射电波。这样，导波部180以向不希望放射电波的方向偏移的方式配置。
通过设置这样的导波部180，不必重新设计模块基板110，通过变更模制部170的周端面113上的图案，能够变更天线指向性（使波束倾斜）。另外，即使是在模块基板110上安装了天线部120后，也能够灵活地变更天线指向性。
图7是表示第三实施方式的无线模块100B的天线部120和导波部180的位置关系的第三例的俯视图。
在第三例中，如图7所示，导波部180在模制部170的周端面113上设置在从天线安装面上设有天线部120的区域旋转了规定的旋转角度θ的区域。即，在图7中，以表示导波部180的区域的矩形的方向和表示天线部120的区域的矩形的方向成为旋转的关系那样的位置关系，在周端面113上安装导波部180。由此，能够变更从天线部120放射的电波的偏振波面（天线偏振波面）。
模制面上的导波部180的位置和天线安装面上的天线部120的位置（xy平面上的位置）成为大致相同位置。旋转角度θ为不足90度的角度。通过调节旋转角度θ，能够根据旋转角度θ的大小将天线偏振波面调节成所要求的偏振波面。例如，能够将天线偏振波面从垂直偏振波面形成为水平偏振波面，或从水平偏振波面形成为垂直偏振波面，或将直线偏振波形成为圆偏振波。此外，这种天线极化面的变更不必重新设计模块基板110，通过变更模制部170的周端面113上的作为导波部180的图案即可实现。
另外，也可以代替将导波部180和天线部120的位置关系设为旋转位置关系的情况，而设计为导波部180的共振频率和天线部120的共振频率不同。由此，也能够变更天线偏振波面。
例如，通过以使天线部120的共振频率为60GHz，导波部180的共振频率为59.5GHz的方式将二者的共振频率微妙地错开，使得激振时刻稍有不同。由此，能够变更天线偏振波面。
以上，参照附图对各种实施方式进行了说明，但显然，本发明的无线模块不限于这些例子。本领域技术人员在权利要求书记载的范围内能够想到各种变更例或修正例，应理解为这些变更例或修正例显然也属于本发明的技术性范围内。
在上述实施方式中，使用直径不同的大小两个配线焊盘的组合进行了说明，但配线焊盘的组合数不限于大小两个，例如也可以使用大小三个配线焊盘。该情况下，第一基板2或第二基板3具有对应于配线焊盘的组合数的多层构造。
另外，在第一实施方式中，图1所示的接地图案GND1也可以是包围贯通通路5a及配线焊盘4a、6a的形状（参照图8及图9）。图8是表示与贯通通路5a连接的配线焊盘4a和接地图案GND的形状的一例的图。图9是表示与贯通通路5a连接的配线焊盘6a和接地图案GND1的形状的一例的图。
作为信号用焊盘的配线焊盘4a、4b不与配线图案13、14连接（参照图1），因此，接地图案GND1作为包围贯通通路5a、5b及配线焊盘4a、4b的形状，例如为圆形（参照图8）。在图8中设有连接接地图案GND1和第一基板2的第一层基板2a或第二层基板2b的多个贯通通路Ｖ1。由此，无线模块能够使接地图案101和接地图案102形成为同电位，通过用GND层包围在信号用的配线焊盘4a、6a及从贯通通路5a传输的信号的周边，能够抑制信号的放射。
另外，接地图案GND1不限于圆形，也可以是例如四边形或多边形。另外，图8所示的配线焊盘4a也可以为图10所示的无线模块中的接地图案GND101、GND102、GND103。图10是另一无线模块的纵剖视图。
另一方面，作为信号用焊盘的配线焊盘6a、6b由于与配线图案13、14连接（参照图1），故而接地图案GND1虽然包围贯通通路5a、5b及配线焊盘6a、6b，但是在配线图案13、14方向上缺了一部分的形状。同样地，图9中还设有连接接地图案GND1和第一基板2的第二层基板2b的多个贯通通路Ｖ1。由此，无线模块可以使接地图案101和接地图案102成为同电位，通过由GND层包围在信号用的配线焊盘4a、6a及从贯通通路5a传输的信号的周边，能够抑制信号的放射。
另外，本申请是基于2011年12月5日提出申请的日本专利申请（特愿2011－266043）及2011年12月7日提出申请的日本专利申请（特愿2011－268042）的发明，其内容在此作为参照而被引入。
产业上的可利用性
本发明对在制造高频带下使用的无线模块的情况下，抑制阻抗不连续和放射造成的信号损失的无线模块是有用的。
另外，本发明对即使在无线模块的天线安装面上安装有电子零件的情况下也能够将无线模块从天线安装面侧容易地拾取的无线模块等是有用的。

Claims (3)

1.一种无线模块，具备：
第一基板，其包含至少两层基板，在一基板上搭载有无线电路的电子零件，在另一基板上形成有接地层；
第二基板，其相对于所述第一基板层积配置；
连接部件，其作为可搭载所述电子零件的间隔而设于所述第一基板与所述第二基板之间，将所述第一基板和所述第二基板电连接；
第一配线焊盘，其将所述第一基板和所述连接部件电连接，具有规定的直径；
第二配线焊盘，其设于所述一基板和所述另一基板的接合面，具有比所述第一配线焊盘的所述规定的直径小的直径，
所述连接部件的信号路径具有根据所述第二配线焊盘与所述接地层之间的距离决定的规定的阻抗。
2.如权利要求1所述的无线模块，其中，还具备：
第三配线焊盘，其将所述第二基板和所述连接部件电连接，具有与所述规定的直径相同的直径；
第四配线焊盘，其设于所述第二基板的所述第三配线焊盘的相反侧，具有比所述规定的直径小的直径，
在所述第二基板的所述第四配线焊盘的相反侧形成有第二接地层，
所述连接部件的信号路径具有根据所述第四配线焊盘与所述第二接地层之间的距离决定的规定的阻抗。
3.如权利要求1或2所述的无线模块，其中，还具备：
连接所述接地层和所述第一基板的多个通路部件，
所述接地层具有包围所述第一配线焊盘的规定形状。
CN201280034099.6A 2011-12-05 2012-12-04 无线模块 Expired - Fee Related CN103650132B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-266043 2011-12-05
JP2011266043 2011-12-05
JP2011268042 2011-12-07
JP2011-268042 2011-12-07
PCT/JP2012/007774 WO2013084479A1 (ja) 2011-12-05 2012-12-04 無線モジュール

Publications (2)

Publication Number Publication Date
CN103650132A true CN103650132A (zh) 2014-03-19
CN103650132B CN103650132B (zh) 2017-09-22

Family

ID=48573869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280034099.6A Expired - Fee Related CN103650132B (zh) 2011-12-05 2012-12-04 无线模块

Country Status (4)

Country Link
US (1) US9245859B2 (zh)
JP (1) JP6146313B2 (zh)
CN (1) CN103650132B (zh)
WO (1) WO2013084479A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013609A (zh) * 2017-07-06 2021-06-22 群创光电股份有限公司 微波装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397151B1 (en) * 2013-08-30 2016-07-19 Integrated Device Technology, Inc. Packaged integrated circuits having high-Q inductors therein and methods of forming same
WO2015133454A1 (ja) 2014-03-03 2015-09-11 株式会社フジクラ アンテナモジュール、及び、その実装方法
JP6451943B2 (ja) * 2015-02-23 2019-01-16 パナソニックＩｐマネジメント株式会社 高周波モジュール
JP6524986B2 (ja) * 2016-09-16 2019-06-05 株式会社村田製作所 高周波モジュール、アンテナ付き基板、及び高周波回路基板
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
FR3088479B1 (fr) * 2018-11-14 2022-08-05 St Microelectronics Grenoble 2 Dispositif electronique incluant une puce electronique et une antenne
KR102209674B1 (ko) * 2019-08-23 2021-01-29 (주)파트론 안테나가 형성된 전자 장치
KR102593888B1 (ko) * 2019-06-13 2023-10-24 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
KR102605601B1 (ko) * 2019-08-23 2023-11-23 (주)파트론 안테나가 형성된 전자 장치
US11336032B2 (en) * 2020-05-15 2022-05-17 Raytheon Company Reactive array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144244A (ja) * 1999-11-17 2001-05-25 Sony Corp 電子回路装置の製造方法
US20010028114A1 (en) * 2000-03-27 2001-10-11 Kabushiki Kaisha Toshiba Semiconductor device including memory unit and semiconductor module including memory units
US20070029667A1 (en) * 2005-08-05 2007-02-08 Shinko Electric Industries Co., Ltd. Semiconductor device
CN101292393A (zh) * 2005-10-18 2008-10-22 日本电气株式会社 垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装、以及半导体芯片
US20090261466A1 (en) * 2006-11-10 2009-10-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235565A (ja) 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
JPH0832190A (ja) * 1994-07-14 1996-02-02 Oki Electric Ind Co Ltd 高速信号伝送用回路基板の配線構造
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2004205402A (ja) 2002-12-26 2004-07-22 Renesas Technology Corp 撮像装置
JP4543699B2 (ja) * 2004-02-27 2010-09-15 凸版印刷株式会社 回路基板の実装構造
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144244A (ja) * 1999-11-17 2001-05-25 Sony Corp 電子回路装置の製造方法
US20010028114A1 (en) * 2000-03-27 2001-10-11 Kabushiki Kaisha Toshiba Semiconductor device including memory unit and semiconductor module including memory units
US20070029667A1 (en) * 2005-08-05 2007-02-08 Shinko Electric Industries Co., Ltd. Semiconductor device
CN101292393A (zh) * 2005-10-18 2008-10-22 日本电气株式会社 垂直信号路径、具有该垂直信号路径的印刷电路板和具有该印刷电路板的半导体封装、以及半导体芯片
US20090261466A1 (en) * 2006-11-10 2009-10-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013609A (zh) * 2017-07-06 2021-06-22 群创光电股份有限公司 微波装置
CN113013609B (zh) * 2017-07-06 2023-08-15 群创光电股份有限公司 微波装置

Also Published As

Publication number Publication date
JPWO2013084479A1 (ja) 2015-04-27
JP6146313B2 (ja) 2017-06-14
CN103650132B (zh) 2017-09-22
US20140145316A1 (en) 2014-05-29
WO2013084479A1 (ja) 2013-06-13
US9245859B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
US11075116B2 (en) Integrated antenna on interposer substrate
US10431892B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US10103450B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
CN103650132A (zh) 无线模块
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
KR101295926B1 (ko) 링 및/또는 오프셋 캐비티들에 집적 개구-결합 패치 안테나(들)을 갖는 무선 주파수 집적회로 패키지들
KR101309469B1 (ko) 알에프 모듈
US7444734B2 (en) Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US8754818B2 (en) Integrated antenna structure on separate semiconductor die
US9172131B2 (en) Semiconductor structure having aperture antenna
US20140140031A1 (en) Wireless module
CN103703610B (zh) 无线模块
KR101218989B1 (ko) 반도체 패키지 및 그 제조방법
US20130234304A1 (en) Semiconductor device
TWI694638B (zh) 具有內部天線的無線通訊晶片、用於無線通訊晶片的內部天線及製造具有內部天線的無線通訊晶片的方法
CN108269790B (zh) 具有集成天线的封装的装置
JP6807946B2 (ja) アンテナ、モジュール基板およびモジュール
US20190103666A1 (en) Mountable Antenna Fabrication and Integration Methods
TW202326990A (zh) 具有天線陣列的半導體封裝結構
TW202329528A (zh) 天線模組及用於製造天線模組的方法
CN115411510A (zh) 天线封装体的制作方法以及天线封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160201

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170922

Termination date: 20191204