CN108269790B - 具有集成天线的封装的装置 - Google Patents
具有集成天线的封装的装置 Download PDFInfo
- Publication number
- CN108269790B CN108269790B CN201711467936.5A CN201711467936A CN108269790B CN 108269790 B CN108269790 B CN 108269790B CN 201711467936 A CN201711467936 A CN 201711467936A CN 108269790 B CN108269790 B CN 108269790B
- Authority
- CN
- China
- Prior art keywords
- integrated device
- package
- radiating
- ground
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/48—Earthing means; Earth screens; Counterpoises
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Details Of Aerials (AREA)
Abstract
本公开涉及具有集成天线的封装的装置。公开了具有集成天线的集成装置封装的各种实施方案。在一些实施方案中,可以沿着封装的芯片垫限定天线。在一些实施方案中,天线可设置在第一封装组件中,并且集成装置芯片可设置在第二封装组件中。第一和第二封装组件可以彼此堆叠并电连接。在一些实施方案中,封装可以包括沿着封装主体的壁设置的一个或多个天线。多个天线可以从封装朝向不同的方向设置。
Description
技术领域
本领域通常涉及封装的集成装置,更具体地涉及具有集成天线的封装的集成装置。
背景技术
天线与电子***一起用于无线传输和/或接收电磁波。例如,可以提供一些天线用于与其他电子***或设备进行无线通信。可以提供其他天线用于特定电子***内的无线通信。在一些电子***中,天线可以集成在安装有一个或多个集成装置封装的***板(板上天线)上。在其他电子***中,天线可以集成在集成装置芯片(芯片-集成天线)中。但是,在某些波长范围(如毫米波段),板载天线或芯片-集成天线可能无法提供足够的无线通信。因此,仍然需要改进天线的集成。
发明内容
在一个实施方案中,公开封装的集成装置。封装的集成装置可包括芯片垫。芯片垫可包括限定所述芯片垫的第一侧的辐射元件和接地元件。非导电材料可设置在辐射元件和接地元件之间。集成装置芯片可安装在芯片垫的第二侧上。集成装置芯片可电连接辐射元件和接地元件。
在另一实施方案中,公开封装的集成装置。封装的集成装置可包括第一封装组件。第一封装组件可包括辐射元件和接地元件。第一封装组件可包括其中设置辐射元件和接地元件的第一封装主体。第一互连可提供和辐射元件的电连接。第二互连可提供和接地元件的电连接。封装的集成装置可包括第二封装组件。第二封装组件可包括集成装置芯片和其中设置集成装置芯片的第二封装主体。集成装置芯片可电连接第一互连和第二互连。
在另一实施方案中,公开封装的集成装置。封装的集成装置可包括:封装主体包括基部和从所述基部不平行延伸的至少一个壁。封装的集成装置可包括安装至所述封装主体内的基部的集成装置芯片。辐射元件可沿着所述封装主体的至少一个壁设置。接地元件可沿着所述封装主体的至少一个壁设置,并且位于所述辐射元件与所述集成装置芯片之间。
所有这些实施例意图在这里公开的本发明的范围内。从下面参考附图的优选实施例的详细描述中,对于本领域技术人员而言,这些和其他实施例将变得显而易见,本发明不限于公开的任何特定实施例。
附图说明
从以下对优选实施例和附图的描述中,这些方面和其他方面将变得显而易见,其意图在于说明而不是限制本发明,其中:
图1A是其中芯片垫限定封装装置的天线的封装的集成装置的示意性侧剖视图。
图1B是图1A的封装的集成装置的示意性底部平面图,其中为了方便描述省略模制材料。
图2是根据另一实施方案包括堆叠在第二封装组件上的第一封装组件的封装的集成装置的示意性侧剖视图。
图3A是根据一个实施方案具有沿着封装装置的璧的天线的封装的集成装置的示意性侧剖视图。
图3B是图3A的封装的集成装置的示意性俯视图。
图4A是根据另一实施方案具有沿着相应多个璧设置的多个天线的封装的集成装置的示意性侧剖视图。
图4B是图4A中所示的封装的集成装置的示意性顶部剖视图。
图4C是根据另一实施方案封装的集成装置的示意性顶部剖视图,其中接地元件设置在封装的外表面上并且辐射元件设置在封装的内表面上。
图4D是根据另一实施方案具有连续连接的侧壁接地板的封装的集成装置的示意性顶部剖视图。
图5A是根据另一实施方案包括封装主体的璧中的蜂窝天线的封装的集成装置的示意性顶部剖视图。
图5B是根据另一实施方案具有多个蜂窝天线的封装的集成装置的示意性顶部剖视图。
图5C是根据又一实施方案具有多个天线和连续连接的侧壁接地板的封装的集成装置的示意性顶部剖视图。
图6A是根据另一实施方案具有沿着封装的多个璧暴露的多个蜂窝天线的封装的集成装置的示意性前视图。
图6B是具有沿着封装的多个璧暴露的多个蜂窝天线和连续连接的侧壁接地板的封装的集成装置的示意性前视图。
图6C是根据另一实施方案具有沿着封装的多个璧暴露的多个蜂窝天线和和连续连接的侧壁接地板的封装的集成装置的示意性前视图。
具体实施方式
封装的集成装置将参照附图进行描述。附图是示意性的而不是按比例的。
本发明的各种实施例将一个或多个天线集成到集成装置封装,而不是将天线安装到***级电路板或在集成装置芯片(例如处理器芯片)上定义天线。有利地,将天线集成到设备封装中可以实现毫米波长范围(例如,在30GHz到300GHz的范围内的波长)处的通信,因为集成设备的总体尺寸可以是1到5cm。相比之下,使用板载天线或者芯片-集成天线提供毫米波长的通信可能是具有挑战性的。例如,板载天线可能占用***板上的宝贵空间,这增加了***板设计的整体尺寸和复杂性。此外,在尺寸设计成接收和传输毫米波信号的集成装置芯片核心上或内部提供天线可能是具有挑战性的。
因此,本文公开的各种实施例利用封装结构来定义封装上或内的天线。该包装结构可以有利地使具有不同的形状、尺寸和/或方向,其可以在很宽的波长范围内进行无线通信的天线的设计(例如,在范围为2GHz至200GHz的多个频率)。而且,天线可以被成形和定位在包装内,以便产生期望的波束赋形和/或定向的能力,否则在完成板装或芯片-集成天线,特别是用于高频应用是具有挑战性的。另外,由于可以缩短天线和相关集成装置芯片之间的信号路径,因此将天线集成在封装内可以提高***的性能。有利地,这里描述的天线可以与用于封装芯片的封装技术和/或材料一起使用。
A.具有天线的芯片垫
在一些实施方案中,一个或多个天线可以由封装的集成装置的芯片垫的至少一部分来定义。图1A是根据一个实施方案的封装的集成装置100的示意性侧剖视图(也称为集成装置封装或包装)。图1B是图1A中封装的集成装置100的示意性底部平面图,为了便于说明省略了模制材料(例如模制材料130)。封装的集成装置100可以包括由图案化金属引线框架定义的封装基板101。封装基板101可以包括芯片垫110和配置在芯片垫110周围的多个引线102。芯片垫110可以包括或限定天线(包括限定芯片垫110的第一侧的辐射元件111)以及接地元件112(其可以限定芯片垫110的第二侧)。非导电材料113可以设置在辐射元件111和接地元件112之间。在多种实施方案中,非导电材料113可以粘合诸如不导电芯片例如环氧树脂的粘合剂。在其他实施方案中,另外介电材料可以设置在辐射元件111和接地元件112之间。例如,另外介电材料可以包括陶瓷或FR4板。由于另外介电材料,辐射元件和接地元件之间的空间以及介电常数可以得到控制。因此,芯片垫110的各种组件(例如辐射元件111、接地元件112和介入非导电材料113)可以为封装的集成装置100定义用于传输和/或接收信号的天线。
在多种实施方案中,辐射元件111和接地元件112都可以包括相应引线框架基板的一部分,例如辐射元件111和接地元件112可以包括相应图案化金属板的部分或者片材(例如图案化的铜板或片材)。在一些实施方案中,可以从第一引线框架基板定义辐射元件111,并且可以从第二引线框架基板定义接地元件112。辐射元件111和接地元件112可以彼此叠置并用粘合剂(例如非导电粘合剂)附接。在一些实施方案中,辐射元件111和接地元件112的厚度可以相同。辐射元件111和/或接地元件112的厚度也可以与引线102的厚度大致相同。在其他实施方案中,辐射元件111和接地元件112的厚度可以不同。例如,辐射元件111和接地元件112的厚度可以在0.01mm到0.4mm的范围内。然而,在其他实施方案中,辐射元件111和接地元件112的厚度可能不同。在一些实施方案中,辐射元件111可以包括粘附到接地元件112的金属条。在其他实施例中,辐射元件111和接地元件112中的一个或两个可以包括具有图案化金属的非导电板以限定天线的辐射和/或接地部分。在多种实施方案中,封装的集成装置100可以包括多层基板,其具有限定接地元件112的第一金属层、限定辐射元件111的第二金属层以及限定非导电材料113。
集成装置芯片120可以安装到芯片垫110的第二侧,例如安装到接地元件112。粘合剂104可以用于将芯片120安装到芯片垫110。在多种实施方案中,粘合剂104可以包括芯片附着材料,其可以与非导电材料113相同或不同。集成装置芯片120可以包括任何合适类型的器件芯片,例如处理器芯片(例如,专用集成电路或ASIC)、传感器芯片、存储器芯片等。另外,在多种实施方案中,可以以各种布置在封装100中提供多个芯片。在一些实施方案中,芯片120可以包括在芯片120的有效表面处或附近限定的处理电路。集成装置芯片120可以与引线102、辐射元件111和接地元件112电连通。例如,一根或多根键合线107可以将集成装置芯片120的键合焊盘连接到引线102上。引线102和集成装置芯片120可以包括要在芯片120与要安装封装100的较大电子***的主板(未示出)之间传输的信号。
如图1A-1B所示,集成装置芯片120还可以通过接合线107与接地元件112和辐射元件111电连通。例如,接地元件112可以包括接地的引线延伸部106,其向外延伸接地引线延伸部106可以包括将芯片120电连接到电接地的暴露的金属延伸部。类似地,辐射元件111可以包括从辐射元件111向外延伸的辐射引线延伸部105。辐射引线延伸部105可以包括将芯片120电连接到天线的辐射元件的暴露金属延伸部。接地的引线延伸部分106和辐射引线延伸部分105可以使芯片120能够电连接到辐射元件111和接地元件112,这些元件可以大致彼此平行地布置。因此,在操作期间,接地元件112可以将天线连接到电接地,并且辐射元件111可以发送和/或接收用于芯片120与其他电子元件之间的无线通信的电磁信号(其可能在同一个电子***或远程***中)。
另外,在一些实施方案中,封装的集成装置100可以进一步包括施加在集成装置芯片120和芯片垫110上的模制材料130,使得芯片120和芯片垫110至少部分地嵌入到模制材料130中。在所述的实施方案中,例如,芯片120和芯片垫110完全嵌入模制材料130中。在其他实施方案中,封装主体可能不包含模制材料。有利地,图1A和1B的实施例使得能够使用用于封装和电连接集成装置芯片120的相同封装技术和结构将天线集成到封装100的芯片垫110中。
B.用于堆叠封装的天线
本文公开的各种实施例涉及集成装置封装,其中第一封装组件堆叠在第二封装组件上。第一封装组件可以包括包含辐射元件和接地元件的天线。第二封装组件可以包括与第二封装组件中的天线电耦合的封装的集成装置。有利地,本文公开的堆叠封装组件可以使得能够使用封装结构和技术将毫米波天线集成到器件封装中。与电路板级技术相比,使用封装结构集成天线还可以提高信号完整性并减少天线所用的整体占用空间。
图2是根据一个实施方案的封装的集成装置200(或封装)的示意性侧剖视图。封装的集成装置200可以包括堆叠在第二封装组件220上并与其电连接的第一封装组件210。第一封装组件210可以包括天线,该天线包括辐射元件211和接地元件212,其可以类似于上面结合图1A-1B描述的辐射和接地元件。例如,如上所述,辐射元件211和接地元件212中的一个或两个可以包括图案化金属板或片、具有图案化金属的非导电板或者任何其他适合于限定天线的结构。第一封装组件210还可以包括提供与辐射元件211的电连接的第一互连213和提供与接地元件212的电连接的第二互连214。
如图2所示,第一封装组件210还可以包括其中设置有辐射元件211和接地元件212的第一封装主体215。在所述实施方案中,第一封装主体215包括介电材料,例如应用在辐射元件211和接地元件212上的模制化合物。然而,在其他实施方案中,第一封装组件210可以包括任何其它合适类型的封装主体,例如限定空腔的外壳,或如PCB基板中的介电材料的层压层。
在图2中,第一和第二互连213、214包括通过第一封装主体215的非导电模制化合物形成的导电通模具通孔(TMV)。如图所示,辐射元件211和接地元件212可以完全嵌入第一封装主体215的模制化合物中,使得模制化合物的一部分设置在辐射元件211与接地元件212之间并使其电分离。在所述实施方案中,第一封装组件210不包括集成装置芯片;然而,在其他实施方案中,第一封装组件210还可以包括一个或多个集成装置芯片(例如处理器芯片、存储器芯片、传感器芯片等)。
如图2所示,第一封装组件210可以通过多个电连接器201电连接到第二封装组件220。在所述的实施方案中,多个电连接器201包括多个的焊球。第二封装组件220可以包括封装的集成装置芯片。例如,第二封装组件220可以包括封装基板202和安装在封装基板202上的集成装置芯片221。封装基板202可以包括任何合适类型的基板,例如印刷电路板(PCB)、引线框架、模制引线框架、陶瓷基板等。集成装置芯片221可以包括任何合适类型的装置芯片,例如处理器器芯片(例如专用集成电路或ASIC)、存储器芯片、传感器芯片等。集成装置芯片221可以以任何合适的方式电连接到封装基板202。例如,在一些实施方案中,集成装置芯片221可以引线接合到基板202上。在其他实施方案中,集成装置芯片221可以通过焊球或其他连接器倒装芯片安装到基板上。
第二封装组件220还可以包括集成装置芯片221所在的第二封装主体222。与第一封装组件210一样,第二封装主体222可以包括施加在集成装置芯片221上的模制化合物,使得芯片221至少部分地嵌入到模制化合物中。第二封装组件220进一步包括第三互连223和第四互连224。与第一封装组件210一样,第三和第四互连223、224可以包括通过第二封装主体222的模制化合物设置的导电TMV。第三互连223可通过对应的中间电连接器201将封装基板202的上表面连接至第一互连213,第四互连224可将封装基板202的上表面通过另一个对应的连接器201连接至第二互连214。集成装置芯片221可通过基板202的内部走线电性连接至第三及第四互连223、224。
因此,芯片221可通过基板、第三和第四互连223、224、电连接器201以及第一和第二互连213、214的导电迹线与辐射元件211和接地元件212电连通。第二电连接器203(例如,焊球)可以将封装200与***主板(未示出)电连接以集成到较大的电子***中。有益的是,图2的实施例可以使得能够使用封装技术来在第一封装组件中提供天线(例如,辐射元件211、接地元件212和居间模制化合物),该第一封装组件被堆叠并且电连接包括集成装置芯片221的第二封装组件。使用这种堆叠封装技术可以提供将天线集成在封装200中的有效且成本有效的方式,同时改善信号完整性。
应该理解的是,在其他实施方案中,封装体215、222中的一个或两个可以包括封装外壳,封装外壳限定了各个空腔,在该空腔中布置有这些组件。此外,在其他实施方案中,电互连可以包括可用于电连接第一封装组件210和第二封装组件220的电线键合或其他合适的导电互连。类似地,内部电互连可以包括如图所示的TMV,或者可以包括封装壁上或内部的迹线。
C.具有方向天线的封装
本文公开的各种实施例涉及封装的集成装置,其具有与封装的一个或多个壁集成或耦合到封装的一个或多个壁的一个或多个定向天线。图3A是根据一个实施方案的封装的集成装置300(也称为封装)的示意性侧剖视图。图3B是图3A的封装的集成装置300的示意性俯视图。封装的集成装置300可以包括封装主体311和封装盖312,统称为封装外壳310。封装主体311可以包括基座303和一个或多个壁302,302从基座303沿不平行的横向方向T延伸。如图3B所示,封装主体311可以包括围绕包装内部以多边形(例如,四边形)形状设置的四个壁,但是在其他实施方案中,可以使用不同形状的壁302。如图3A所示,封装盖312可以安装到壁302的远端以限定腔体301。在多种实施方案中,腔体301可以充满空气。在其他实施例中,模制化合物、惰性气体或其他填充材料可以设置在空腔301中(在这种情况下,可能有也可能没有封装盖)。在各种实施例中,封装主体311(例如,壁302和基部303)可以包括陶瓷结构。在其他实施方案中,封装主体311可以包括其中限定腔体301的聚合物或层压基板。其他类型的封装体可以用于本文公开的实施例。
封装的集成装置300还包括设置在封装主体311的基座303的安装面304上的集成装置芯片320。在其他实施方案中,集成装置芯片320可以安装在封装主体311的其他表面上。如上所述,集成装置芯片320可以包括任何合适的装置芯片,例如处理器芯片(例如,专用集成电路或ASIC)、传感器芯片、存储器芯片等。集成装置芯片320可以是在所示实施例中设置在空腔301内。在其他实施方案中,模制化合物或密封剂可以置于芯片上。在所述实施方案中,芯片320倒装芯片安装到基座303,使得芯片320的接合垫电连接到基座303的相应接触(例如,通过介入导电粘合剂,诸如焊料或各向异性导电膜)。在其他实施方案中,芯片320可以被引线接合到基座303上的焊盘或迹线。
在一些实施方案中,封装的集成装置300可以包括沿着封装300的壁302设置的天线。与图1A-2的实施例一样,天线可以包括辐射元件340和接地元件330通过***的非导电或介电材料与辐射元件340间隔开。辐射元件340可以类似于图1A-2的辐射元件111、211,并且接地元件330可以类似于图1A-2的接地元件112、212。辐射元件340和/或接地元件330可以包括任何合适的金属,例如铜。辐射元件340沿横向T的尺寸可以在1mm到5cm的范围内。封装壁302可以包括将辐射元件340和接地元件330电分离的介电材料。如上所述,包括辐射元件340、接地元件330和居间电介质的天线可以用于从封装300发送和/或接收电磁信号。
在图3A-3B所示的实施例中,辐射元件340可以沿着封装主体311的壁302垂直放置,例如沿着可能不平行于安装表面304的横向方向T设置。接地元件330也可以沿着辐射元件340与集成装置芯片320之间的壁302垂直放置。辐射和接地元件340、330的长度因此可以沿着壁的高度沿着横向方向T比辐射和接地元件340、330的横向厚度更长。如图3A和3B所示,接地元件330可以包括提供集成装置芯片320之间的电连通的第一迹线部分330a(例如,通过芯片320和基部303之间的倒装芯片连接)以及沿着壁302竖直布置的第二部分330b。类似地,辐射元件340可以包括提供集成装置芯片320之间的电连通的第一迹线部分340a(例如,通过芯片320与基座303之间的倒装芯片连接)和沿着壁302竖直布置的第二部分340b。如图3A-3B所示,接地元件330和辐射元件340可完全嵌入封装主体311(例如嵌入壁302)。然而,在其他实施方案中,辐射元件340可以设置在壁302的外表面上,和/或接地元件330可以设置在壁302的内表面上(例如,暴露于空腔301)。
在所述实施方案中,辐射元件340的辐射方向R可以大致垂直于封装主体311的壁302,例如,信号可以沿着辐射方向R从封装300传输和/或接收。在图3A-3B的实施例中,天线(包括辐射元件340、接地元件330以及介于辐射元件340和接地元件330之间的壁302的部分)可以仅仅沿着包装300的一个垂直壁302布置,使得电磁辐射大体上沿着一个方向R传播。因此,在图3A-3B的实施例中,有利地,封装300可以安装在较大的电子***中,以便将壁302定位到天线耦合面向发射和/或接收的优选方向。但是,如下所述,可以提供多个天线来实现多方向的辐射。
图4A是根据另一实施方案的封装的集成装置300的示意性侧剖视图。图4B是图4A所示的封装的集成装置300的示意性顶部剖视图。除非另有说明,图4A-4B中所示的封装300的部件可以与图3A-3B中所示的相同编号的部件相同或基本相似。例如,与图3A-3B的实施例一样,集成装置芯片320可以安装到空腔301内的基座303的安装表面304。与图3A-3B所示的实施例不同,图4A-4B的集成装置芯片320可以通过接合线307引线键合到封装主体311的迹线。在所述实施方案中,接合线307连接到封装主体311的凸缘上的迹线。然而在其他实施方案,芯片可以引线结合到封装主体的基座上,或者可以倒装芯片安装到基座303上,如图3A-3B所示。
如同图3A-3B的实施例那样,至少一个天线(例如,辐射元件340、接地元件330以及非导电壁302的居间部分)可以位于封装主体311的壁302上或壁302内。在图3A-3B的实施例中,图4A-4B的封装300可以包括沿着多个壁302布置的多个天线(例如,对应的多个辐射元件340和间隔开的接地元件330)。在所述的实施方案中,四个辐射元件340和四个接地元件330可以沿封装主体311的四个对应的封装壁302垂直放置。然而,应当理解,任何合适数量的壁302并且相应的天线可以设置有其他多边形封装形状。如图3A-3B所示,每个接地元件330可以放置在相应的辐射元件340和集成装置芯片320之间。此外,在所述实施方案中,辐射元件340和接地元件330嵌入在封装主体311中。
有益的是,图4A-4B所示的多辐射元件340和接地元件330可被设计成沿多个方向形成电磁辐射束。例如,在图4A-4B的实施例中,其中四个壁302包括天线,可以沿着四个辐射方向R1、R2、R3、R4发射和/或接收辐射。而且,封装壁302中的天线的集成可以是成本有效的并且使用封装技术容易地制造以将天线耦合到壁302。
图4C是根据另一实施方案的封装的集成装置300的示意性顶部剖视图。除非另有说明,否则图4C中所示的封装300的组件可以与图3A-4B中所示的相同编号的组件相同或大致类似。例如,与图4A-4B的实施例一样,可以沿着封装主体311的一个或多个壁302布置(例如,垂直地)一个或多个天线(例如,辐射元件340、接地元件330和壁302的中间非导电部分)。例如,封装主体311可以包括四个壁302,但是可以提供任何合适数量的壁。每个壁302可以具有外表面306和内表面308。在所述实施方案中,辐射元件340可以沿着壁302的外表面306设置。接地元件330可以沿着壁302的内表面308(例如,接地元件330)暴露于空腔301(图4A)。
图4D是根据另一实施方案的封装的集成装置300的示意性顶部剖视图。除非另有说明,否则图4D中所示的封装300的组件可以与图4C中所示的相同编号的组件相同或大致类似。然而,与图4C的实施例不同,在图4D的实施例中,接地元件330可以包括围绕腔301和/或器件芯片320的环形或闭环。因此,在图4D的封装300中,可以提供连续连接的侧壁接地板以限定沿着封装300的壁302设置的天线的公共接地。因此,在这里公开的实施例中,多个接地元件330可以与相应的辐射元件340相关联,或者接地元件330可以互连(或可以定义单个封闭结构)以提供连续连接的侧壁接地板。
图5A是封装的集成装置300的示意性顶部剖视图,其包括在封装主体311的壁302中的成角度的或弯曲的天线。除非另有说明,否则图5A中所示的封装300的组件可以与图3A-4D中所示的相同编号的组件相同或大致类似。例如,如同结合图3A-4D所描述的实施例一样,天线(例如,辐射元件340、接地元件330和介入非导电材料)可以沿着封装主体311的壁302延伸(例如竖直地)。在图5A中,例如,辐射和接地元件340、330可以至少部分地(例如完全)嵌入壁302中。如本文所解释的,封装主体311可以包括包覆成型的封装,其中密封剂设置在芯片320上,在这种情况下,壁302包括封装300的垂直侧壁。在其他实施方案中,封装主体311可以包括空腔封装,例如图3A的封装300。
然而,与图3A-4D的实施例不同,图5A的辐射元件340和接地元件330可以是成角度的或弯曲的。例如,如图5A所示,辐射元件340和接地元件330中的每一个都可以包括内部部分313和从内部部分313相对于集成装置芯片320向外延伸的一个或多个(例如两个)外部部分314。在图5A的实现中,辐射元件340的外段314和接地元件330可以在成角度或弯曲的部分309处相对于内段313向外倾斜。在所述的实施方案中,成角度的部分309可以包括以相对于彼此的角度定位相对线性的内部部分313和外部部分314的拐角。然而,在其他实施方案中,倾斜或弯曲的部分可以是弯曲的或光滑的,使得辐射元件和/或接地元件在壁中限定圆形或弯曲的轮廓。
在一些实施方案中,辐射元件340和接地元件330的弯曲或成角度的形状可以在结构上和功能上近似于抛物面天线,这可以有利地在狭窄的或者良好控制的角度上发射或接收辐射(参见在图5B中辐射方向R)。在图5A的实施例中,与图3A-3B的实施例一样,天线可以仅沿着一个壁302布置,以便通常沿着辐射方向R传输和/或接收电磁辐射,辐射方向R可以垂直于但是可以以多个角度从墙壁302和/或向墙壁302传输和/或接收辐射。然而,如下面结合图5B-5C所解释的,可以沿着多个墙壁302设置多个城堡形或成角度的天线。成角度的天线可以以任何合适的方式形成。例如,成角度的片段313、314可以通过堆叠陶瓷材料层或通过3D印刷方法来限定,诸如2015年10月13日授权的美国专利第9,156,680号中所述的那些,其全部内容通过引用并入本文用于所有目的。此外,虽然图5A和图5B中的天线被图示为具有三个部分(例如,内部部分313和两个外部部分314),但是应当理解的是,可以使用任何其他形状或数量的部分来定义包装300的壁302中的天线。
图5B是封装的集成装置300的示意性顶部剖视图。除非另外指出,图5B中所示的封装300的组件可以与图5A中所示的相同编号的组件相同或大致类似。如图5A所示,辐射元件340和接地元件330可以布置在封装主体311的内部,例如沿着并嵌入到垂直壁302中。与图5A不同,然而在图5B中,多个天线(包括多个辐射元件340和相应的多个接地元件330)可以沿着封装300的多个壁302设置。至少一个或全部辐射元件340和接地元件330可以是弯曲的和/或如上所述成角度。每个接地元件330可以放置在对应的辐射元件340和集成装置芯片320之间。如图5C所示,成角度的天线可以使得封装300能够在受控角度θ上传输和/或接收辐射,如图5C。角度θ可以在至的范围内,例如在约至的范围内。
图5C是封装的集成装置300的示意性顶部剖视图。除非另外指出,否则图5C中所示的封装300的组件可以与图5B中所示的相似编号的组件相同或大致类似。与图5B的实施例(其包括对应于多个辐射元件340的多个接地元件330)不同,在图5C中,接地元件330互连或以其他方式形成连续连接的侧壁接地板(如上面关于图4D所解释的)。在所述实施方案中,所有的接地元件330可以连接在封装主体311的内部,并且可以如上所述弯曲或成角度。例如,在图5C中,接地元件330可以包括内部分段313和通过成角度或弯曲部分309远离器件芯片320延伸的多个外部分段314。在图5C中,例如,外部分314可以对角地延伸到封装主体311的角部。如图5C所示,辐射元件340可以是线性的,例如不成角度或弯曲。但是,在其他实施方案中,辐射元件可以是成角度的或弯曲的。
图6A是封装的集成装置300的示意性前视图,其具有沿封装300的多个壁302的多个成角度或弯曲的天线。除非另有说明,图6A中所示的封装300的组件可以是相同的,与图5A-5C中所示的相同编号的部件一样或基本相似。然而,与图5A-5C的实施例不同,类似于图4C-4D的实施例,辐射元件340可以设置在封装壁302的外表面306上。此外,接地元件330可以设置在封装壁302的暴露于空腔301的内表面308上。如图5A-5C所示,辐射元件340可以包括内部部分313和向外延伸的外部部分314,例如,外部片段314远离芯片320延伸。成角度或弯曲部分309可以在各种实施例中弯曲。
图6B是沿封装300的多个壁302具有多个蜂窝天线的封装的集成装置300的示意性前视图,以及公共接地元件330。除非另有说明,否则图6B中所示的封装300的组件可以与图5A中所示的相同编号的部件相同或基本相似。然而,与图6A不同的是,接地元件330可以连接在一起或以其它方式限定连续连接的侧壁接地板(类似于图4D和5C的实施例)。而且,在图6B中,辐射元件340的外拐角区域328可以是弯曲的或倒圆的。图6C是根据另一实施方案的沿封装300的多个壁302具有多个蜂窝天线的封装的集成装置300的示意性前视图,以及连续连接的(例如,环形或封闭的)接地元件330。与图6B不同,接地元件330的外拐角区域328可以通过尖角(例如)成角度。
应该理解的是,辐射元件340和330的接地元件的形状;辐射元件340、接地元件330和封装主体311的相对位置;这里公开的辐射元件340和接地元件330的方向是示例。熟练的技术人员将会意识到形状和取向的变化是可能的。
应用
采用上述方案的设备可以被实现为各种电子设备。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备等。电子设备的示例还可以包括存储器芯片、存储器模块、光网络的电路或其他通信网络和磁盘驱动器电路。消费电子产品可以包括但不限于,移动电话、电话、电视机、计算机显示器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车、立体声***、录音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音机、可携式摄像机、照相机、数字照相机、便携式存储器芯片、洗衣机、干衣机、洗衣机/烘干机、复印机、传真机、扫描仪、多功能***设备、手表、时钟等。此外,电子设备可以包括未完成的产品。
尽管已经在某些优选实施例和示例的背景下公开了本发明,但是本领域技术人员将会理解,本发明超出具体公开的实施例而延伸到本发明的其他替代实施例和/或用途,并且显而易见的修改及其等同物。另外,虽然已经显示和详细描述了本发明的几个变型,但基于本公开内容,在本发明的范围内的其他修改对于本领域技术人员而言将是显而易见的。还可以想到的是,可以做出实施例的具体特征和方面的各种组合或子组合,并且仍然落入本发明的范围内。应当理解的是,所公开的实施例的各种特征和方面可以彼此组合或替代以便形成所公开的发明的不同模式。因此,本文所公开的本发明的范围旨在不受上述具体公开的实施例的限制,而是应该仅通过公正地阅读权利要求来确定。
Claims (6)
1.一种封装的集成装置,包括:
封装主体,包括基部和从所述基部不平行延伸的至少一个侧壁,所述基部和所述至少一个侧壁至少部分地围绕腔体设置;
在所述封装主体的腔体内安装至所述基部的集成装置芯片;
包括第一辐射元件的多个辐射元件,所述第一辐射元件沿着所述封装主体的至少一个侧壁设置并与其集成,所述多个辐射元件设置在不同的方向上,多个辐射元件中的第一辐射元件包括弯曲的或成角度的部分和板部分,第一辐射元件沿着所述至少一个侧壁的外表面设置并且大致平行于所述至少一个侧壁,弯曲的或成角度的部分相对于板部分设置以限定辐射元件的凹形外表面;和
接地元件,沿着所述封装主体的至少一个侧壁设置并与其集成,并且位于所述多个辐射元件中的至少一个辐射元件与所述集成装置芯片之间。
2.根据权利要求1所述的封装的集成装置,其中所述至少一个侧壁包括多个壁,所述多个壁中的每个壁具有与其耦合或形成的所述多个辐射元件中的相应的辐射元件,所述封装的集成装置还包括沿着封装主体的相应的多个壁设置的多个接地元件。
3.根据权利要求2所述的封装的集成装置,其中所述多个接地元件中的每个接地元件通过***非导电材料与所述多个辐射元件中的相应的一个辐射元件隔开,其中所述多个接地元件中的每一个接地元件设置在相应的一个辐射元件和所述集成装置芯片之间。
4.根据权利要求2所述的封装的集成装置,其中所述多个辐射元件中的每个辐射元件沿着所述多个壁的相应的外表面布置,并且其中所述多个接地元件中的每个接地元件沿着所述多个壁的相应的内表面设置。
5.根据权利要求1所述的封装的集成装置,其中所述多个辐射元件中的每个辐射元件都是弯曲的或成角度的。
6.根据权利要求1所述的封装的集成装置,其中所述多个辐射元件中的第一辐射元件包括内部段和远离所述集成装置芯片成角度的一个或多个外部段,所述一个或多个外部段远离所述集成装置芯片成角度以控制第一辐射元件的辐射方向。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/396,107 | 2016-12-30 | ||
US15/396,107 US10593634B2 (en) | 2016-12-30 | 2016-12-30 | Packaged devices with integrated antennas |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108269790A CN108269790A (zh) | 2018-07-10 |
CN108269790B true CN108269790B (zh) | 2021-08-17 |
Family
ID=60782026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711467936.5A Active CN108269790B (zh) | 2016-12-30 | 2017-12-29 | 具有集成天线的封装的装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10593634B2 (zh) |
EP (2) | EP3486999B1 (zh) |
JP (1) | JP2018110393A (zh) |
KR (1) | KR102420287B1 (zh) |
CN (1) | CN108269790B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11005167B2 (en) * | 2017-11-03 | 2021-05-11 | Antenum Llc | Low profile antenna-conformal one dimensional |
US11637359B2 (en) * | 2021-07-02 | 2023-04-25 | The Aerospace Corporation | Embedded antennas in integrated circuits, and methods of making and using the same |
KR20230147998A (ko) * | 2022-04-15 | 2023-10-24 | 주식회사 아모텍 | 다중 대역 칩 안테나 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1457535A (zh) * | 2001-03-02 | 2003-11-19 | 皇家菲利浦电子有限公司 | 模块和电子装置 |
CN101496298A (zh) * | 2005-06-03 | 2009-07-29 | 国际商业机器公司 | 用于封装天线和用于毫米波应用的集成电路芯片的装置和方法 |
CN103779312A (zh) * | 2012-10-19 | 2014-05-07 | 英飞凌科技股份有限公司 | 嵌入式芯片封装及用于制造嵌入式芯片封装的方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166772A (en) | 1991-02-22 | 1992-11-24 | Motorola, Inc. | Transfer molded semiconductor device package with integral shield |
US5314606A (en) | 1993-02-16 | 1994-05-24 | Kyocera America, Inc. | Leadless ceramic package with improved solderabilty |
JPH08186430A (ja) | 1994-12-28 | 1996-07-16 | Matsushita Electric Works Ltd | アンテナユニット及びアンテナユニットの製造方法 |
JPH10224141A (ja) * | 1997-02-10 | 1998-08-21 | Toshiba Corp | モノリシックアンテナ |
US6947005B2 (en) | 2001-02-15 | 2005-09-20 | Integral Technologies, Inc. | Low cost antennas and electromagnetic (EMF) absorption in electronic circuit packages or transceivers using conductive loaded resin-based materials |
US6842148B2 (en) * | 2001-04-16 | 2005-01-11 | Skycross, Inc. | Fabrication method and apparatus for antenna structures in wireless communications devices |
US6686649B1 (en) * | 2001-05-14 | 2004-02-03 | Amkor Technology, Inc. | Multi-chip semiconductor package with integral shield and antenna |
WO2003040754A1 (fr) | 2001-11-09 | 2003-05-15 | Hitachi, Ltd. | Radar mobile a onde millimetrique |
JP3734807B2 (ja) * | 2003-05-19 | 2006-01-11 | Tdk株式会社 | 電子部品モジュール |
KR20050065861A (ko) * | 2003-12-24 | 2005-06-30 | 엘지전자 주식회사 | 광대역 무선 송수신 모듈 |
US7042398B2 (en) * | 2004-06-23 | 2006-05-09 | Industrial Technology Research Institute | Apparatus of antenna with heat slug and its fabricating process |
DE102006007381A1 (de) | 2006-02-15 | 2007-08-23 | Infineon Technologies Ag | Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben |
US8164167B2 (en) | 2007-03-09 | 2012-04-24 | Nanyang Technological University | Integrated circuit structure and a method of forming the same |
JP4833192B2 (ja) | 2007-12-27 | 2011-12-07 | 新光電気工業株式会社 | 電子装置 |
US20100127937A1 (en) | 2008-11-25 | 2010-05-27 | Qualcomm Incorporated | Antenna Integrated in a Semiconductor Chip |
EP2262053B1 (en) | 2009-05-26 | 2012-07-04 | Lg Electronics Inc. | Portable terminal and antenna device thereof |
US20110169115A1 (en) * | 2010-01-14 | 2011-07-14 | Rfmarq, Inc. | Wireless Communication Device for Remote Authenticity Verification of Semiconductor Chips, Multi-Chip Modules and Derivative Products |
US9123737B2 (en) | 2010-09-21 | 2015-09-01 | Texas Instruments Incorporated | Chip to dielectric waveguide interface for sub-millimeter wave communications link |
US8451618B2 (en) | 2010-10-28 | 2013-05-28 | Infineon Technologies Ag | Integrated antennas in wafer level package |
US9001002B2 (en) | 2011-09-30 | 2015-04-07 | Apple Inc. | Portable electronic device housing having insert molding around antenna |
EP3401997B1 (en) | 2011-12-22 | 2022-08-24 | Nokia Technologies Oy | An apparatus comprising an antenna and a ground plane, and a method of manufacture |
JP5703245B2 (ja) * | 2012-02-28 | 2015-04-15 | 株式会社東芝 | 無線装置、それを備えた情報処理装置および記憶装置 |
US9711465B2 (en) | 2012-05-29 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Antenna cavity structure for integrated patch antenna in integrated fan-out packaging |
TW201351599A (zh) | 2012-06-04 | 2013-12-16 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
US8866292B2 (en) * | 2012-10-19 | 2014-10-21 | Infineon Technologies Ag | Semiconductor packages with integrated antenna and methods of forming thereof |
US9156680B2 (en) * | 2012-10-26 | 2015-10-13 | Analog Devices, Inc. | Packages and methods for packaging |
EP2965356A1 (en) * | 2013-03-08 | 2016-01-13 | Northrop Grumman Systems Corporation | Waveguide and semiconductor packaging |
TWI528632B (zh) | 2013-11-28 | 2016-04-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
KR101833154B1 (ko) * | 2013-12-09 | 2018-04-13 | 인텔 코포레이션 | 패키징된 다이용 세라믹 상의 안테나와 컴퓨팅 시스템 및 이의 제조방법 |
CN104851878B (zh) | 2014-02-14 | 2018-02-23 | 日月光半导体制造股份有限公司 | 具有天线的半导体封装结构及其制造方法 |
US9647329B2 (en) | 2014-04-09 | 2017-05-09 | Texas Instruments Incorporated | Encapsulated molded package with embedded antenna for high data rate communication using a dielectric waveguide |
US9728510B2 (en) | 2015-04-10 | 2017-08-08 | Analog Devices, Inc. | Cavity package with composite substrate |
-
2016
- 2016-12-30 US US15/396,107 patent/US10593634B2/en active Active
-
2017
- 2017-12-06 KR KR1020170166804A patent/KR102420287B1/ko active IP Right Grant
- 2017-12-22 EP EP19150523.9A patent/EP3486999B1/en active Active
- 2017-12-22 EP EP17209982.2A patent/EP3343692A3/en not_active Withdrawn
- 2017-12-27 JP JP2017251382A patent/JP2018110393A/ja active Pending
- 2017-12-29 CN CN201711467936.5A patent/CN108269790B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1457535A (zh) * | 2001-03-02 | 2003-11-19 | 皇家菲利浦电子有限公司 | 模块和电子装置 |
CN101496298A (zh) * | 2005-06-03 | 2009-07-29 | 国际商业机器公司 | 用于封装天线和用于毫米波应用的集成电路芯片的装置和方法 |
CN103779312A (zh) * | 2012-10-19 | 2014-05-07 | 英飞凌科技股份有限公司 | 嵌入式芯片封装及用于制造嵌入式芯片封装的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180190600A1 (en) | 2018-07-05 |
KR20180079177A (ko) | 2018-07-10 |
CN108269790A (zh) | 2018-07-10 |
US10593634B2 (en) | 2020-03-17 |
EP3343692A3 (en) | 2018-09-19 |
KR102420287B1 (ko) | 2022-07-13 |
JP2018110393A (ja) | 2018-07-12 |
EP3486999A1 (en) | 2019-05-22 |
EP3486999B1 (en) | 2022-04-13 |
EP3343692A2 (en) | 2018-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340235B2 (en) | Semiconductor package with three-dimensional antenna | |
CN106450659B (zh) | 电子模块 | |
US20180219281A1 (en) | Antenna device and method for manufacturing antenna device | |
US8874048B2 (en) | Wireless device, and information processing apparatus and storage device including the wireless device | |
TWI552434B (zh) | 具有天線之半導體結構 | |
US9245859B2 (en) | Wireless module | |
US20140140031A1 (en) | Wireless module | |
JP2014217014A (ja) | 無線装置 | |
CN108269790B (zh) | 具有集成天线的封装的装置 | |
US10833394B2 (en) | Electronic package and method for fabricating the same | |
CN112103622A (zh) | 半导体封装 | |
US10587037B2 (en) | Electronic package structure | |
US10505276B2 (en) | Wireless communications assembly with integrated active phased-array antenna | |
CN111554664B (zh) | 用于电磁通信的信号隔离结构 | |
KR102437886B1 (ko) | 통신 모듈 패키지 | |
KR102444299B1 (ko) | 전자 소자 모듈 및 이의 제조 방법 | |
KR102595268B1 (ko) | 전자 장치 | |
KR102605601B1 (ko) | 안테나가 형성된 전자 장치 | |
KR102363473B1 (ko) | 통신 모듈 패키지 | |
US10199731B2 (en) | Electronic component | |
KR20240065931A (ko) | 통신 모듈 패키지 | |
US9105462B2 (en) | Semiconductor apparatus | |
TWI405518B (zh) | 具軟板之電子裝置 | |
CN115411491A (zh) | 天线模块及其制造方法、电子装置 | |
CN114765308A (zh) | 电子装置及其电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |