CN103649871B - 用于在串行通信***中降低待机功率的***和方法 - Google Patents

用于在串行通信***中降低待机功率的***和方法 Download PDF

Info

Publication number
CN103649871B
CN103649871B CN201280032870.6A CN201280032870A CN103649871B CN 103649871 B CN103649871 B CN 103649871B CN 201280032870 A CN201280032870 A CN 201280032870A CN 103649871 B CN103649871 B CN 103649871B
Authority
CN
China
Prior art keywords
power
receiver
link
detection module
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280032870.6A
Other languages
English (en)
Other versions
CN103649871A (zh
Inventor
M·乌尼克里西南
S·什里瓦斯塔瓦
L·纳莎瓦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103649871A publication Critical patent/CN103649871A/zh
Application granted granted Critical
Publication of CN103649871B publication Critical patent/CN103649871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

在具有包括接收机检测模块的设备的串行通信***中，本说明书针对用于选择性地减小由该接收机检测模块消耗的功率的***和方法，优选地在该设备以低功率模式操作时。在一些实施例中，信号检测模块被配置成从通信链路另一端的设备的发射机接收控制信号以控制该接收机检测模块的操作。该控制信号可以是带内的或者可在串行链路的边带上传送。

Description

用于在串行通信***中降低待机功率的***和方法
相关申请
本申请要求于2011年7月1日提交的、题为“SYSTEM AND METHOD FORPCI EXPRESS STANDBY POWER REDUCTION(用于降低PCI EXPRESS(PCI高速)待机功率的***和方法)”的待决临时专利申请S/N.61/504,058的优先权。
技术领域
本申请涉及PCI Express以及其他串行通信协议，尤其涉及降低由在串行通信协议架构下操作的***所消耗的功率的***和方法。
背景技术
串行通信***被广泛用于各设备之间的信息传递。典型地，串行通信涉及对串行化器块的使用以将并行数据源转化成串行流，以及对解串器块的相关联使用以使该流返回到其原始状态。一般地，此类通信***被称为“SerDes(串行解串)”接口。PCI Express(PCIe)是此类串行互连技术的一个示例，其由PCI-SIG(特别兴趣小组)推进。PCI Express技术是低成本、高可伸缩性、切换式、点到点的串行I/O互连。PCI Express是分层架构，其至少包括事务层、数据链路层和物理层。事务层负责从软件向I/O设备输送读/写请求。数据链路层主要负责确保跨PCI Express链路对分组的可靠递送。物理层(PHY)处置低级别的PCI Express协议和信令。PHY层包括被实现为发射和接收对的双重单工信道。发射和接收对的组合被统称为通道(lane)。当前标准PCI Express 3.0使用128b/130b编码方案和8GT/s比特率以提供每通道1GB/s的带宽容量。
现代通信装备的设计中正发展的趋势是推动提高设备的功率效率。尤其是对于移动设备或其他电池供电的设备，更大的功率效率几乎是普遍的期望属性。为此，常常采用各种类型的功率节省机制。
在基础层面上，任何通信***可被视为包括接收机部分和发射机部分。关于接收机部分，一种功率节省策略是与全功率、活跃状态相反，尽可能频繁地并在尽可能长的时段里以一个或多个低功率模式、或功率节省状态来操作接收机。尽管可能发生总吞吐量或等待时间上的某种降级，但这常常可与所获得的功率效率相平衡。
进一步关于被实施为接收机部分与发射机部分之间的串行链路的通信***，这些功率节省技术可包括对接收机检测模块(诸如实现电空闲检测逻辑的一个模块)的使用，该接收机检测模块配置成从发射机部分接收恰适的空闲信号以协调该串行链路的功率节省状态。该接收机检测模块通常基于空闲信号的第一状态将接收机置于活跃状态，并基于空闲信号的第二状态将接收机置于功率节省状态。
对于移动高速数据通信而言，期望具有高速、低功率的接口。尽管PCIExpress被认为是优选的高速接口，但PCI Express并不被认为是电池寿命非常关键的移动设备的低功率解决方案。因此，本领域需要显著降低PCI Express接口和其他串行通信***的功耗的方法和装置。
发明内容
根据以上需要以及下文将提到和将变得显见的那些需要，本公开针对功率效率上的附加增益的实现，其可通过在接收机部分处于低功率模式时将接收机检测模块置于功率节省状态来达成。优选地，这可在不向接收机部分从低功率模式向活跃操作的转变添加不可接受的等待时间量的情况下实现。
由此，本说明书公开了一种通信***，其包括发射机、具有接收机检测模块和功率模块的接收机、以及在该发射机与该接收机之间的串行链路，其中该接收机检测模块配置成在该串行链路的功率节省状态期间可操作用于确定该串行链路的操作条件，并且其中该功率模块配置成在该串行链路的功率节省状态期间选择性地以低功率模式操作该接收机检测模块。在一个实施例中，该接收机检测模块的低功率模式是占空比模式。
本公开的一个方面针对具有发射机与接收机之间的边带链路的***，其中该功率模块配置成基于由该边带链路携带的控制信号来选择性地以低功率模式操作该接收机检测模块。
在一方面，该通信***具有信号检测模块，该信号检测模块配置成感测该串行链路上携带的控制信号并可操作地耦合至该功率模块，其中该功率模块配置成基于该控制信号来选择性地以低功率模式操作该接收机检测模块。优选地，该信号检测模块可配置成检测该串行链路上携带的共模信号或差模信号。
此外，该串行链路可以是PCIe链路。在此类实施例中，该接收机检测模块可包括电空闲检测逻辑。优选地，该功率模块可配置成禁用该电空闲检测逻辑以选择性地以低功率模式操作该接收机检测模块。
本公开还针对一种串行通信***，其包括：具有发射机的主机以及具有接收机的客户端，其中该发射机和该接收机配置成通过使用规定至少一个活跃状态和至少一个功率节省状态的协议传递差分数据信号来通信；该客户端中的配置成在该功率节省状态期间可操作的接收机检测模块；以及该客户端中的配置成基于来自该主机的控制信号选择性地以低功率模式操作该接收机检测模块的功率模块。
在一方面，该接收机检测模块可以是电空闲检测逻辑，并且该接收机检测模块的低功率模式可禁用该电空闲检测逻辑。在此类实施例中，该串行通信***可以是PCIe***，并且该串行通信***的该活跃状态可以是L0链路状态，并且该串行通信***的该功率节省状态可以是L1链路状态。
在另一方面，该***可包括边带，并且该功率检测模块可在该边带上接收该控制信号。
替换地，该主机可配置成在带内传送该控制信号，并且该客户端可包括配置成感测该控制信号的信号检测模块。优选地，该信号检测模块可配置成感测带内共模信号或带内差模信号。
在另一方面，该功率模块通过以占空比模式操作该接收机检测模块来选择性地以低功率模式操作该接收机检测模块。
本公开还针对一种用于降低具有在串行数据链路上通信的发射机和接收机的串行通信***中的待机功率的方法，包括以下步骤：以功率节省状态操作该串行数据链路以及在该串行数据链路处于该功率节省状态时选择性地以低功率模式操作该接收机的接收机检测模块。
在一方面，该串行数据链路可以是PCIe链路，其中该串行数据链路的该功率节省状态是L1状态，并且其中该低功率模式包括禁用该接收机检测模块中的电空闲检测逻辑。
该方法还可包括基于由发射机发送的控制信号选择性地操作该接收机检测模块。该发射机和接收机可通过边带链路来耦合，并且该控制信号可以是边带信号中的转变。替换地，该方法可包括用该发射机在带内发送该控制信号并用该接收机检测该控制信号。在此类实施例中，该控制信号可以是共模信号或者可以是差模信号。
尽管本发明的许多方面是在PCI Express协议的上下文中描述的，但本发明也可按需应用于任何串行通信***。
附图说明
根据对如附图中所解说的本发明的优选实施例的以下更具体描述，进一步特征和优点将变得明显。
图1是PCI Express架构的分层配置的示意图；
图2是两个PCIe设备之间的基础PCI Express链路的示意图；
图3是根据本发明的一个实施例的采用边带信令来控制接收机检测模块的设备的示意图；
图4是根据本发明的一个实施例的采用带内信令来控制接收机检测模块的设备的示意图；
图5是解说根据本发明的一个实施例的一种用于使用边带信令控制接收机检测模块来降低PCIe功耗的方法的流程图；
图6是解说根据本发明的一个实施例的一种用于使用边带信令控制接收机检测模块来降低PCIe功耗的***的框图；
图7是根据本发明的一个实施例的涉及用于控制接收机检测模块的边带信令的逻辑操作的框图；
图8是根据本发明的一个实施例的用于控制接收机检测模块的共模带内信令的电路***的示意图；
图9是根据本发明的一个实施例在图8中所示的电路的操作期间的电压电平的图形；
图10是根据本发明的一个实施例的用于控制接收机检测模块的差模带内信令的电路***的示意图；
图11是根据本发明的一个实施例在图10中所示的电路中使用的再生锁存器的示意图；以及
图12是示出根据本发明的一个实施例的使用图10中所示的针对带内信令的差模电路来控制接收机检测模块的示意图。
具体实施方式
首先，应理解，本公开不限于具体例示的素材、架构、例程、方法或结构，因为其显然可以有所变化。由此，尽管与本文所描述的那些内容类似或等效的数个此类可选项可在实践中或本公开的实施例中使用，但是本文中描述了优选的素材和方法。
还应理解，本文中使用的术语仅仅出于描述本公开的特定实施例的目的而非旨在构成限定。
接下来的详细描述中的一些部分是以规程、逻辑块、处理以及其它对串行通信网络内的数据比特的操作和传递的符号表示的形式来给出的。这些描述和表示是数据处理领域中的技术人员用来向该领域其他技术人员最有效地传达其工作实质的手段。在本申请中，规程、逻辑块、过程、或类似物被设想为是导向期望结果的自洽的步骤或指令序列。这些步骤是那些需要对物理量进行物理操纵的步骤。通常，尽管并非必然，这些量采取能够被存储、转移、组合、比较、以及以其他方式在计算机***中***纵的电或磁信号的形式。
然而应谨记，所有这些以及类似术语要与恰适物理量相关联且仅仅是应用于这些量的便利性标签。除非另外具体声明，否则如从以下讨论所显见的，应当领会，本申请通篇中利用诸如“访问”、“接收”、“发送”、“使用”、“选择”、“确定”、“可用性请求”、和“网络状态”或诸如此类的术语的讨论指的是串行通信网络的动作和过程。
在各附图中，单个块可被描述为执行一个功能或多个功能；然而，在实际实践中，由该块执行的这一个功能或多个功能可在单个组件中或者跨多个组件执行、和/或可使用硬件、使用软件、或者使用硬件和软件的组合来执行。此外，示例性无线网络设备可包括不同于所示出的那些的组件，包括诸如处理器、存储器、以及类似组件的众所周知的组件。
除非另行定义，否则在本文中所使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员所通常理解的相同的含义。
进一步，本文以上或以下所引用的所有标准的全部内容通过援引纳入于此。
最后，如在本说明书及所附权利要求中使用的，单数形式“一”、“某”和“该”包括复数指示对象，除非内容清楚规定并非如此。
在操作期间，串行通信***的许多实现可涉及对配置成进入各种功率节省状态的发射机或接收机设备的使用。例如，此类设备可配置成以活跃状态和至少一个功率节省状态为特征，在活跃状态期间发生正常操作，在功率节省状态期间某些功能性让步以换取降低的功耗。在一方面，设备的接收机可配置成在达到通信链路条件(诸如接收到恰适信号)之际进入功率节省状态。如将领会的，以功率节省状态操作的设备还优选地包括允许它在恰适时间返回活跃状态的机制。因此，该设备可包括接收机检测模块，其配置成确定指示可能发生通信恢复的链路操作条件。通过采用本公开的技术，可通过选择性地降低由接收机检测模块消耗的功率来实现附加功率节省。在一些实施例中，信号检测模块被配置成从通信链路另一端的设备的发射机接收信号以控制接收机检测模块的操作。
作为合适的串行通信***的示例，PCI Express架构可关于图1中所示的设备10通过逻辑层来表示。主机处理器12可在合适的互连上与PCIe模块14通信，PCIe模块14可包括PCIe核16、事务层18、数据链路层20和物理层22。包括PCI即插即用模块和软件驱动器模块的软件层优选在PCIe核16中实现。可维持与PCI寻址模块的兼容性以确保所有现有应用和驱动器的操作不变。类似地，PCI Express配置可使用PCI即插即用规范中定义的标准机制。一般而言，软件层生成读和写请求，该读和写请求由事务层18使用基于分组的拆分事务协议输送给I/O设备。数据链路层20向这些分组添加序列号和CRC以创建高度可靠的数据传递机制。基础物理层22可被实现为具有发射对和接收对的双重单工信道。每个发射和接收对被称为“通道”。例如，PCI Express 3.0是当前标准并通过援引纳入于此，并使用128b/130b编码方案和8GT/s比特率以提供每通道1GB/s的带宽容量。如将看到的，设备10可以是主机设备或客户端设备。
如图2中所示，由设备10的物理层22与设备54的物理层52通信来形成的基础PCI Express链路50包括至少一个通道，该至少一个通道包括两个低压AC耦合差分信号对，即发射对56和接收对58。在所示的实施例中，设备10是主机，而设备54是客户端，但可采用相反的角色或者设备可取决于它们在PCIe通信***中的角色按期望另行配置。可使用128b/130b编码方案来嵌入数据时钟以达成非常高的数据率。因此，物理层在两个PCI Express设备的链路层之间输送分组。
PCI Express链路的带宽可通过添加信号对以形成多条通道来缩放。物理层可提供x1、x2、x4、x8、x12、x16、和x32的通道带宽，其在这些通道之间概念性地拆分传入数据分组。每个字节跨(诸)通道被传送。该数据拆解和重装对于其他层而言可以是透明的。在初始化期间，每条PCI Express链路可在该链路每一端的两个代理协商通道带宽和工作频率之后建立。在一个实施例中，不涉及任何固件或OS软件。PCI Express架构可经由速度升级和/或高级编码技术来提供将来的性能增强。
PCI Express规范中标识了各种链路状态以对设备进行功率管理。这些链路状态表示降低的功耗量，其以返回到全功能状态的等待时间增大为代价。L0状态是全功率开启且所有时钟都运行的全面运转功率状态。第一级功率节省由L0s状态表示。L0s状态的主要特征是非常低的退出等待时间，这允许使用L0s状态来降低各链路活动之间的短逻辑空闲区间期间的功耗。所指定的从L0s状态到L0状态的苏醒小于10ns。在此逻辑空闲状态中，接收机可维持与该链路相关联的时钟信号和码元同步，这是因为收发机继续发送空闲码元，该空闲码元不包含数据并且可被接收机丢弃。
下一级功率降低由L1状态表示，其以苏醒到L0状态所需的等待时间的一些增加为代价提供更大程度的功率节省。一般而言，当链路没有未完结的请求或待决事务时，可启用L1状态来降低功率。为L1状态指定的苏醒小于10μs。在L1状态中，设备处于电空闲状态，以使得没有差分电压被施加到链路并且没有信令发生。因此，在L1状态中，设备失去与链路时钟的同步并且在转变成活跃状态时可采用时钟数据恢复(CDR)电路来重新建立同步。进一步，设备可以任选地对其内部时钟电路断电。
最后，L2/L3状态是最少功耗状态，其中所有功率和时钟关闭。当链路从L0状态移至L2/L3状态时，可达成更多的功率节省，但从这些状态转变回L0状态的退出等待时间可能增加。
常规情况下，在L1链路状态中操作的PCIe链路涉及使用以可操作且消耗显著功率的电空闲检测电路形式的接收机检测模块。该电空闲检测电路被用来确定该链路处于L1状态以及何时被请求转变到L0状态。相应地，在L1链路状态中所消耗的大部分功率可归因于用于电空闲检测电路的电路。本申请描述了用于通过选择性地以功率节省状态操作接收机检测模块来显著降低以低功率链路模式操作的PCI Express***的功耗的设备和方法。
利用PCI Express架构且在数据话务在突发中传送的环境(诸如无线局域网(WLAN))中操作的设备频繁地被置于待机模式。在L1状态中操作链路在WLAN环境中是有利的，这是因为突发环境允许设备进入功率节省状态达短时段，同时从L1状态的低退出等待时间允许设备非常快速地从L1状态转变到L0状态。
根据PCI Express规范，物理层的电空闲信号在L1状态中是被启用的。如以上所提及的，接收机检测模块在常规情况下在L1状态保持活跃以允许设备检测从电空闲的退出以接收来自请求连接的另一设备的请求信号，诸如TS1(用于对准和同步比特的训练序列)有序集合，由此允许接收方设备从L1状态退出并进入L0状态。
通过采用本公开的技术，可通过降低接收机检测模块的功率(诸如通过禁用电空闲检测逻辑)来实现以降低的功率模式(诸如L1状态)操作的设备的功耗的显著降低。如以下将讨论的，提供了用于选择性地以低功率模式操作接收机检测模块的***和方法。优选地，以此方式控制接收机检测模块不会显著增加设备从降低的功率模式的退出等待时间。
如将描述的，接收机检测模块的选择性操作可使用功率模块来实现。在一方面，功率模块以占空比模式操作接收机检测模块。在另一方面，功率模块可以响应于来自接收机的控制信号。如以下所讨论的，取决于期望实现，该控制信号可在带外或带内携带。对于带内实现，功率模块优选地接收来自信号检测电路的输入，该信号检测电路配置成感测该控制信号。以下给出的信号检测电路的示例包括共模检测器和差模检测器。
在一个实施例中，串行链路可以是PCIe链路。此实施例的示例在图3中示意性地描绘，图3解说了包括发射机设备62和接收机设备64的串行通信***60。如将领会的，设备62和64可配置成具有接收和传送两种能力。然而，为了更好地集中在本公开的各方面，仅示出信息的单向传递。PCIe互连包括一条或多条通道66以提供设备64的物理层(PHY)68与设备62之间的通信。此外，边带70提供用于在PHY层之外操作的控制和管理功能性的一个或多个信号。功率模块72配置成基于控制信号使接收机检测模块74在功率节省状态与活跃状态之间切换。优选地，该控制信号可以是边带70中的转变。由于接收机检测模块74被包括于接收机设备64的PHY层中并且空闲信号是在带内递送的，因此在一些情形中，采用涉及边带的带外信令机制来促成接收机设备64的低功率模式(包括接收机检测模块74处于功率节省状态)可能是优选的。
替换地，带内信令配置可被用来控制功率模块，如图4的串行通信***80中所示。如所描绘的，发射机设备84与接收机设备86之间的串行链路82提供了设备86的PHY 88与设备84之间的数据通信。接收机设备86中的信号检测器模块90被配置成确定串行链路上的控制信号的存在。一旦检测到控制信号，功率模块92就作用于使接收机(Rx)检测模块94在低功率模式与活跃模式之间转变。优选地，该控制信号是使用任何合适的技术(包括差模信号或共模信号)在串行链路上带内地发送的。具体示例性实施例在以下描述。
在另一方面，功率模块可配置成以占空比操作模式来操作接收机检测模块。相应地，接收机检测模块可在重复周期期间在给定持续时间内以活跃状态操作，并且在每个周期中的其余时间量内以功率节省状态操作。接收机检测占空比优选地可配置成以维持关于使接收机部分返回到其活跃状态的期望等待时间的持续时间和频率进行操作。占空比模式还可响应于在带内递送的或通过边带递送的控制信号来实现，如以上所讨论的。
如以上所提及的，可通过响应于在边带上递送的控制信号选择性地以低功率模式操作接收机检测模块来达成附加的功率使用降低。例如，PCIe协议规定了在物理层实现的电空闲检测逻辑降低泄漏功耗。这样，以L1状态操作的设备的功耗通过禁用物理层中的接收机检测模块的电空闲检测逻辑来降低。优选地，在使用边带信号来控制接收机检测模块的同时维持了设备从L1状态的退出等待时间。边带信号在PCI Express规范中被定义为存在于物理层之外。具体而言，使用边带信号来通知功率状态转变是对PCI Express规范的工程变更请求(ECR)的一部分，但还不是PCI Express规范的一部分。此特定边带(CLKREQ)在PCIE规范的第5章(功率管理章节)中提到。
图5解说了用于降低以PCIe功率节省L1状态操作的设备的功耗的流程图。在此实施例中，PCIe互连被假定为当前正以L1状态操作，并且由此PCIe的物理层上的电空闲被启用。为了进一步降低L1状态中的功耗，在100处，主机设备利用边带信号来禁用PCIe的物理层的接收机检测模块中的电空闲检测逻辑，由此降低***在处于L1状态时的功耗。如果客户端设备随后接收到传输请求，则客户端设备可在步骤110要求链路从L1状态转变到L0状态。为了作出此转变，客户端设备启用接收机检测模块中的电空闲检测逻辑并使用边带信号中的转变来信令通知主机设备激活其接收机检测模块以启用其电空闲检测逻辑，如步骤120所表示的。在步骤130，主机设备将检测到边带信号中的该转变以重新启用其PCIe PHY层中的电空闲检测逻辑。一旦接收机检测模块正以活跃状态操作，在步骤140，链路就可如所要求的从L1状态转变到L0状态。以上描述的方法还可在反方向上采用，其中主机设备发起链路转变并且客户端设备检测到边带信号中的转变以从L1状态转变到L0状态。
根据PCIe规范，从L1状态到L0状态的转变必须满足退出等待时间要求。如果主机设备忙于执行关键操作并且不能够保证能维持L1状态的退出等待时间，则可能需要附加电路***来保证L1状态所要求的退出等待时间。
参照图6，主机设备200通过PCIe互连220连接到客户端设备210。客户端设备210可被耦合至低等待时间接收机检测模块230，该模块230可在物理层和边带260中实现。主机设备200可被耦合至低等待时间接收机检测模块240，该模块240可在物理层和边带260中实现。在具体实施例中，当PCIe进入功率节省L1状态时，可通过利用使用边带260传送的控制信号来禁用客户端设备210和主机设备200各自相应的接收机检测模块230和240的电空闲检测逻辑以进一步降低***的功耗。
当客户端设备210接收到传输请求(诸如传入WLAN分组)时，客户端设备210请求链路退出L1状态并进入L0状态。为了转变到L0状态，客户端设备210通过激活接收机检测模块230来启用其电空闲检测逻辑，并使用边带260中的边带信号上的转变来信令通知主机设备启用其在接收机检测模块240中的电空闲检测逻辑。在已启用了电空闲检测逻辑之后，链路从L1状态转变到L0状态并且客户端设备210发起连接。通过利用接收机检测模块230和240来禁用和启用电空闲检测逻辑，PCIe***可维持L1状态的退出等待时间要求。
图7是解说功率模块72的逻辑300用于控制接收机检测模块和边带信令的操作的框图。如参照图3示出的，功率模块逻辑300接收包括边带状态310、PHY状态330、以及退出L1状态以转变到L0状态的请求320的输入信号。基于这些输入信号，逻辑300可向边带提供输出以将边带信号转变到不同边带状态310，并且可向PHY提供用于激活接收机检测模块的输出340。
在本发明的其他实施例中，带内技术被用来信令通知链路状态上的变化，这不需要使用边带信号，而使用边带信号将需要IC封装引脚和附加PCB布线。在高速串行链路中，利用带内信令技术使用差分数据信号来附加地传达链路状态的变化会是有利的。这有助于使需要在各设备之间路由的信号的数目最小化。当串行通信链路处于功率节省状态(诸如L1状态)时，可能期望一个设备信令通知另一个设备以在处于空闲或睡眠状态时不消耗任何活跃功率地“苏醒”。此类带内信令机制的示例包括对共模和差模检测器的使用，如下所述。
图8是一个合适的带内、共模状态电平检测***500的示意电路图，其可被用来检测在包括发射机502与接收机504之间的差分传输对501的串行通信链路上递送的控制信号。如图所示，在差分对501的两侧均提供了AC耦合电容器CAC以隔离发射机502和接收机504。进一步，链路所固有的寄生电容被建模为CP1和CP2。
电流模式驱动器506被配置成在差分对501上递送共模控制信号，其将被信号检测模块508感测到。进而，功率模块510响应于信号检测模块508可被用来选择性地以低功率模式操作接收机检测模块512。优选地，检测电路被配置成使得它无论在发射机502中还是在接收机504中都不需要任何静态或动态功率耗散。这样，发射机502中的电流模式驱动器506以及接收机504中的模拟接收机和接收机检测模块508在低功率模式中被完全断电。
在处于低功率模式时，发射机502的输出共模电压通过断开开关S2并闭合开关S1而被连接到地。此外，接收机504中的开关S3被断开以将信号检测模块508复位。在此配置中，接收机504呈现大的输入共模电阻。因此，在功率节省状态中，发射机502电压VTX和接收机504电压VRX将稳定到接地，例如0伏。可通过在发射机502处断开开关S1并闭合开关S2来发起苏醒控制信号。结果，VTX快速上升。为了使电压上升的延迟最小化，优选地使寄生电容CP1和CP2最小化。通过将电阻器值设置成使得RZ>>RL和RS，VRX和VCMRX可被配置成紧随VTX的上升。在一个实施例中，RL和RS可被设置成50欧姆。相应地，信号检测模块508可被配置成感测VCMRX的上升，如图所示。在此实施例中，信号检测模块508包括由施密特触发器516耦合至D触发器514组成的上升沿检测器电路，其被用来检测VCMRX的变化。当VCMRX超过施密特触发器516的阈值时，可从D触发器514的输出端发送苏醒信号给功率模块510并闭合开关S3，从而接收机呈现RL电阻器的阻抗，诸如50欧姆。
共模检测***500的操作在图9中描绘，其示出了作为时间的函数来绘制的在苏醒序列期间发射机502和接收机504中的共模信号电平VTX和VRX的变化。如所描述的，发射机502通过断开开关S1并闭合开关S2来发送苏醒信号给接收机504。这在图9中在沿时间轴的点602处解说。这导致VTX快速上升，如图9中所示。VRX和VCMRX跟随VTX直至VCMRX超过施密特触发器516的阈值，该阈值在图9中描绘为VT。这导致信号检测模块508在时间604向功率模块510输出苏醒信号并闭合开关S3。优选地，在开始正常操作之前，可允许足够的时间用于对AC耦合电容器CAC充电，由此允许在充分的共模稳定之后对有效数据的传输，如图9中的点606处所示。上升沿检测器508优选为CMOS电路，其在睡眠状态期间除泄漏电流之外并不消耗任何功率。施密特触发器516的VT阈值被恰适设置以在没有显著误检的情况下可靠地检测共模变化。
本发明的另一实施例，采用差模检测器的交替带内信号检测模块在图10-12中解说。如将在以下讨论的，差模检测器可被配置成将差分Rx输入的存在检测为控制信号以供功率模块用于选择性地以低功率模式来操作接收机检测模块。例如，在PCIe实现中，接收机可检测到信令通知发射机从电空闲状态(诸如L1状态)退出的差分Rx输入的存在。在PCIe实施例中，检测器可具有在32.5mV与87.5mV之间的差分输入阈值。相应地，差模检测器可优选地提供用于使用可消耗可忽略的静态DC功率的低功率动态电路来检测小Rx输入电平的方法和电路***。
图10解说了可被用来形成例如图12中所示的差模检测器706的动态比较器电路700。比较器700采用两个不交叠的时钟信号Φ1和Φ2，其被用来驱动如图所示的一系列开关。在采样阶段期间，Φ1开关闭合并且Φ2开关断开。在此状态中，输入电压Vin被C1电容器采样，并且一个极性的参考电压(Vref)被C2电容器采样。由于时钟信号不交叠，因此Φ1开关随后断开并且Φ2开关闭合，将C2电容器连接到相反极性的参考电压。结果所得的电压在再生锁存器702的输入处被接收并具有值[C1*(Vin+-Vin-)–C2*(Vref+-Vref-)]/(C1+C2)。优选地，再生锁存器702配置成在Φ2开关闭合后的短延迟(Φ2延迟)之后被触发，并提供指示所采样的输入是否大于阈值的输出704。优选地，该延迟被配置成允许开关-电容器网络在触发比较器700之前稳定下来。在一个实施例中，再生锁存器702可使用图11中所示的CMOS电路来实现。比较器700的阈值电压可被确定为：Vth＝(C2/C1)*(Vref+-Vref-)。Vref+和Vref-可以分别是VDD和GND(接地)，并且Vcm可以是GND。
图12解说了两个动态比较器700和700’的组合。在所示出的实施例中，比较器700被耦合至Rx+信号，因此可被配置成当Vin+-Vin->Vth时触发输出。类似地，比较器700’被耦合至Rx-信号，并在Vin+-Vin-<-Vth时产生输出。比较器700和700’的输出被馈送至或(OR)门708以无论何时输入电压的绝对值超过Vth就在输出710处提供控制信号。输出710可随后如上所述地被馈送给功率模块以选择性地以低功率模式操作接收机检测模块。如将领会的，图10-12中所描述的差分低功率控制信号检测器的合适配置涉及数个方面。首先，输入开关-电容器网络优选地具有足够高的带宽以对串行通信链路生成的Rx信号进行采样。其次，该检测器与Rx输入信号异步地操作并且有时可能采样到Rx信号转变而不是信号峰值，由此不能检测出有效信号。然而，检测器可在多个时钟循环之后检测到Rx输入的存在。第三，由于这种类型的检测器可能因开关电容器而注入噪声到Rx输入上，因此可能期望仅在空闲模式期间使用该检测器。第四，虽然该检测器使用两个非交叠的时钟信号，但时钟频率可能不需要非常准确并且可使用低功率R-C振荡器、或其他合适装置来生成。
出于解说和描述的目的，已给出了具体实施例的前述描述。它们并不旨在穷举或将本发明限于所公开的精确形式，并且显然的是，在上文的教导的启示下，许多改动和变形也是可以的。选取和描述各实施例是为了最好地解释原理和实践应用，从而允许本领域其他技术人员能够随各种适于所构想的特定用途的修改一起最好地利用各种实施例。范围旨在由所附权利要求及其等效技术方案来定义。

Claims (9)

1.一种通信***，包括：
发射机；
接收机，其包括接收机检测模块和功率模块；以及
在所述发射机与所述接收机之间的串行链路，
其中所述接收机检测模块在所述串行链路的功率节省状态期间能操作用于确定所述串行链路的操作条件，并且其中所述功率模块通过响应于在所述串行链路的所述功率节省状态期间由所述发射机发送的控制信号，而将所述接收机检测模块从低功率模式转换成活跃模式，以在所述串行链路的所述功率节省状态期间选择性地以所述低功率模式操作所述接收机检测模块，
所述发射机与所述接收机之间的边带链路，其中所述功率模块基于由所述边带链路携带的控制信号来选择性地以所述低功率模式操作所述接收机检测模块。
2.如权利要求1所述的通信***，其特征在于，所述接收机检测模块的所述低功率模式是占空比模式。
3.如权利要求1所述的通信***，其特征在于，所述串行链路包括PCIe链路。
4.如权利要求1所述的通信***，其特征在于，所述接收机检测模块包括电空闲检测逻辑。
5.如权利要求4所述的通信***，其特征在于，所述功率模块禁用所述电空闲检测逻辑以选择性地以所述低功率模式操作所述接收机检测模块。
6.一种串行通信***，包括：具有发射机的主机以及具有接收机的客户端，其中所述发射机和所述接收机通过使用规定至少一个活跃状态和至少一个功率节省状态的协议在链路上传递差分数据信号来通信；所述客户端中的在所述功率节省状态期间能操作用于确定所述链路的操作状态的接收机检测模块；以及所述客户端中的，通过响应于在串行链路的所述功率节省状态期间发送的控制信号，而将所述接收机检测模块从低功率模式转换成活跃模式，以基于来自所述主机的控制信号选择性地以所述低功率模式操作所述接收机检测模块的功率模块，
其中所述串行通信***是PCIe***，并且其中所述串行通信***的所述活跃状态是L0链路状态，并且所述串行通信***的所述功率节省状态是L1链路状态；
边带，并且其中所述功率模块在所述边带上接收控制信号。
7.如权利要求6所述的串行通信***，其特征在于，所述接收机检测模块包括电空闲检测逻辑，并且其中所述接收机检测模块的所述低功率模式禁用所述电空闲检测逻辑。
8.如权利要求6所述的串行通信***，其特征在于，所述功率模块通过以占空比模式操作所述接收机检测模块来选择性地以低功率模式操作所述接收机检测模块。
9.一种用于降低具有在串行数据链路上通信的发射机和接收机的串行通信***中的待机功率的方法，包括：
以功率节省状态操作所述串行数据链路；以及
在所述串行数据链路处于所述功率节省状态时选择性地以低功率模式操作所述接收机的确定所述串行数据链路的操作条件的接收机检测模块，其中所述接收机检测模块的选择性操作包括响应于由所述发射机在所述串行数据链路的所述功率节省状态期间发送的控制信号来将所述接收机检测模块从所述低功率模式转换成活跃模式，
其中确定所述串行数据链路的所述操作条件包括PCIe链路的操作条件，其中所述串行数据链路的所述功率节省状态是L1状态，并且其中所述低功率模式中操作包括禁用所述接收机检测模块中的电空闲检测逻辑，
用边带链路耦合所述发射机和接收机并且在所述边带链路上发送控制信号，其中控制信号包括边带信号中的转变。
CN201280032870.6A 2011-07-01 2012-07-02 用于在串行通信***中降低待机功率的***和方法 Active CN103649871B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161504058P 2011-07-01 2011-07-01
US61/504,058 2011-07-01
PCT/US2012/045320 WO2013006586A1 (en) 2011-07-01 2012-07-02 System and method for standby power reduction in a serial communication system
US13/540,488 2012-07-02
US13/540,488 US9122481B2 (en) 2011-07-01 2012-07-02 System and method for standby power reduction in a serial communication system

Publications (2)

Publication Number Publication Date
CN103649871A CN103649871A (zh) 2014-03-19
CN103649871B true CN103649871B (zh) 2016-09-14

Family

ID=47391919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280032870.6A Active CN103649871B (zh) 2011-07-01 2012-07-02 用于在串行通信***中降低待机功率的***和方法

Country Status (6)

Country Link
US (2) US9122481B2 (zh)
EP (1) EP2726956A1 (zh)
JP (1) JP5792384B2 (zh)
KR (1) KR101571278B1 (zh)
CN (1) CN103649871B (zh)
WO (1) WO2013006586A1 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407504B2 (en) * 2010-06-30 2013-03-26 Intel Corporation Systems and methods for implementing reduced power states
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
WO2013048943A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Active state power management (aspm) to reduce power consumption by pci express components
WO2014011862A2 (en) * 2012-07-11 2014-01-16 Maxlinear, Inc. Method and system for gain control for time-interleaved analog-to-digital convertor (adc)
US9117036B2 (en) * 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
US9612652B2 (en) * 2012-09-29 2017-04-04 Intel Corporation Controlling power consumption by power management link
US10910962B2 (en) * 2012-10-19 2021-02-02 University Of Southern California Pervasive power generation system
US9235543B2 (en) * 2012-11-26 2016-01-12 International Business Machines Corporation Systems for signal detection
JP5720707B2 (ja) * 2013-02-13 2015-05-20 株式会社デンソー 通信システム及び通信ノード
US20140281622A1 (en) * 2013-03-15 2014-09-18 Mahesh Wagh Method, apparatus, and system for improving resume times for root ports and root port integrated endpoints
US9229525B2 (en) 2013-06-17 2016-01-05 Apple Inc. Adaptive latency tolerance for power management of memory bus interfaces
US9483099B2 (en) 2013-07-26 2016-11-01 Infineon Technologies Ag Wakeup receiver circuit, electronic system and method to wake up a device
US9021154B2 (en) * 2013-09-27 2015-04-28 Intel Corporation Read training a memory controller
US9344336B2 (en) 2013-10-15 2016-05-17 Dell Products L.P. System and method for managing virtual link state
US9766689B2 (en) 2013-12-24 2017-09-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Effective power management for pluggable transceiver receiving hardware in network switching systems
EP3828717B1 (en) 2013-12-26 2024-07-03 INTEL Corporation Multichip package link
WO2015167490A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Storage system bandwidth adjustment
US9106462B1 (en) 2014-07-21 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced power SERDES receiver using selective adaptation of equalizer parameters in response to supply voltage and operating temperature variations and technique for measuring same
US20160034219A1 (en) * 2014-08-04 2016-02-04 Apple Inc. System and method of calibration of memory interface during low power operation
WO2016036374A1 (en) 2014-09-04 2016-03-10 Hewlett Packard Enterprise Development Lp Storage system bandwidth determination
MY175303A (en) * 2014-09-11 2020-06-18 Intel Corp Apparatus for sideband signaling, method for sideband signaling and system for sideband signaling
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US9906383B2 (en) 2015-02-02 2018-02-27 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method of operating semiconductor device
WO2016142152A1 (en) * 2015-03-06 2016-09-15 Philips Lighting Holding B.V. Powered device in power-over-ethernet network system, and methods therefore
CN112612731A (zh) * 2015-09-26 2021-04-06 英特尔公司 多芯片封装链路错误检测
US11029748B2 (en) * 2016-03-15 2021-06-08 Qualcomm Incorporated Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
KR102507714B1 (ko) * 2016-05-02 2023-03-09 삼성전자주식회사 SRIS를 지원하는 PCIe 장치
US10333750B2 (en) * 2016-08-15 2019-06-25 Silicon Laboratories Inc. Receiver with PHY switch based on preamble
WO2018066446A1 (ja) * 2016-10-05 2018-04-12 ソニー株式会社 電子機器および電子機器のレーン状態制御方法
US10310585B2 (en) 2016-10-27 2019-06-04 Qualcomm Incorporated Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
KR20180049340A (ko) 2016-10-31 2018-05-11 삼성전자주식회사 스토리지 장치 및 그것의 링크 상태 제어 방법
US10345879B2 (en) * 2016-11-29 2019-07-09 DISH Technologies L.L.C. Capacitance based accessory connection detection for a battery powered unit
CN108667448B (zh) * 2017-03-30 2022-02-18 研华股份有限公司 具有隔离单元的接口转换装置
US10860449B2 (en) 2017-03-31 2020-12-08 Intel Corporation Adjustable retimer buffer
US20180329855A1 (en) * 2017-05-12 2018-11-15 Intel Corporation Alternate protocol negotiation in a high performance interconnect
US11249808B2 (en) 2017-08-22 2022-02-15 Intel Corporation Connecting accelerator resources using a switch
JP2019047146A (ja) 2017-08-29 2019-03-22 東芝メモリ株式会社 電子機器および電力管理方法
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
JP7317332B2 (ja) * 2017-10-19 2023-07-31 ザインエレクトロニクス株式会社 送信装置および送受信システム
US10754810B2 (en) * 2017-12-29 2020-08-25 Viavi Solutions Inc. Interposer for peripheral component interconnect express generation 4
WO2019183554A1 (en) * 2018-03-23 2019-09-26 Dana-Farber Cancer Institute, Inc. Systems and methods for capturing cells
US11003237B2 (en) * 2018-04-12 2021-05-11 Silicon Motion, Inc. Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
DE102018221681A1 (de) * 2018-12-13 2020-06-18 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
WO2020145956A1 (en) * 2019-01-09 2020-07-16 Hewlett-Packard Development Company, L.P. Data link changes based on requests
US11137819B2 (en) 2019-07-01 2021-10-05 Western Digital Technologies, Inc. PHY calibration for active-idle power reduction
US11194751B2 (en) * 2019-07-16 2021-12-07 Intel Corporation Power management of re-driver devices
US11625084B2 (en) * 2019-08-15 2023-04-11 Intel Corporation Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a PCI express device
TWI738222B (zh) * 2020-02-24 2021-09-01 群聯電子股份有限公司 記憶體儲存裝置與其管理方法
CN113342714B (zh) * 2020-03-02 2023-07-25 群联电子股份有限公司 存储器存储装置与其管理方法
US11934335B2 (en) * 2022-04-07 2024-03-19 Qualcomm Incorporated Power management for peripheral component interconnect
US20240036960A1 (en) * 2022-07-28 2024-02-01 Western Digital Technologies, Inc. Content-Rich Error Notification

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763903B2 (ja) * 1996-10-29 2006-04-05 株式会社日立製作所 情報処理装置
US6215764B1 (en) * 1998-06-04 2001-04-10 Silicon Integrated Systems Corp. Method and apparatus for detecting the network link status of computer systems
JP2000115222A (ja) 1998-10-02 2000-04-21 Hitachi Eng Co Ltd 集線装置とその電源制御方法
US7814354B2 (en) * 2000-06-22 2010-10-12 Broadcom Corporation Method and apparatus for regulating transceiver power consumption for a transceiver in a communications network
JP3544932B2 (ja) 2000-10-05 2004-07-21 Ｎｅｃエレクトロニクス株式会社 電子装置及びその電力制御方法
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
JP4300079B2 (ja) * 2003-09-02 2009-07-22 株式会社リコー 画像機器、画像機器システム及びエネルギー消費モード制御方法
US20050144488A1 (en) 2003-12-30 2005-06-30 Lee Victor W. Method and apparatus of lowering I/O bus power consumption
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US7480808B2 (en) * 2004-07-16 2009-01-20 Ati Technologies Ulc Method and apparatus for managing power consumption relating to a differential serial communication link
JP4594761B2 (ja) * 2005-02-10 2010-12-08 株式会社東芝 情報処理装置およびその制御方法
US7647515B2 (en) 2005-08-29 2010-01-12 Dell Products L.P. System and method for information handling system adaptive variable bus idle timer
US20070076747A1 (en) * 2005-09-30 2007-04-05 Amir Zinaty Periodic network controller power-down
CN1991686B (zh) * 2005-12-31 2012-10-10 联想(北京)有限公司 计算机电源管理装置及方法
US7586336B2 (en) * 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
JP4786381B2 (ja) * 2006-03-24 2011-10-05 株式会社東芝 通信装置および通信装置の制御方法
US8185072B2 (en) * 2007-03-23 2012-05-22 Intel Corporation Method and apparatus for power reduction for interconnect links
US7831849B2 (en) * 2007-03-28 2010-11-09 Intel Corporation Platform communication protocol
US8138803B2 (en) * 2007-09-26 2012-03-20 Intel Corporation Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
KR101075421B1 (ko) 2007-12-10 2011-10-24 한국전자통신연구원 네트워크 프로토콜 기반의 소비전력 절감형 홈게이트웨이및 그 제어 방법
JP5182513B2 (ja) 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
JP5217946B2 (ja) * 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8307228B2 (en) * 2009-03-03 2012-11-06 Compal Electronics, Inc. Integrated network chip and electronic device
TW201038008A (en) * 2009-04-13 2010-10-16 Jmicron Technology Corp Network apparatus with power saving capability and power saving method applied to network module
US8805196B2 (en) 2010-09-30 2014-08-12 Teradyne, Inc. Electro-optical communications link
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법

Also Published As

Publication number Publication date
KR101571278B1 (ko) 2015-11-24
US9122481B2 (en) 2015-09-01
JP5792384B2 (ja) 2015-10-14
KR20140045526A (ko) 2014-04-16
US20150370315A1 (en) 2015-12-24
CN103649871A (zh) 2014-03-19
EP2726956A1 (en) 2014-05-07
WO2013006586A1 (en) 2013-01-10
JP2014527329A (ja) 2014-10-09
US20130007489A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
CN103649871B (zh) 用于在串行通信***中降低待机功率的***和方法
CN104331384B (zh) 具有先进控制特性的usb隔离器
CN100566165C (zh) 数据传输控制装置及电子设备
CN102726032B (zh) 用于串行及并行通信的混合接口
EP2867780B1 (en) Device disconnect detection
CN103703451B (zh) 具有usb2.0高速模式和自动速度检测的usb隔离器集成电路
US20140006653A1 (en) Device connect detection
CN105051706A (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和***
CN104838636A (zh) 具有全双工差分对的usb接口上的以太网
CN108111382A (zh) 基于i3c总线的通信装置及其通信方法
CN102096649A (zh) 一种基于uart的睡眠唤醒方法及装置
CN111052101A (zh) 低功率PCIe
CN100483304C (zh) 最优化从激活电源管理状态的退出等待时间
CN103562898A (zh) 用于便携式电子设备的接口扩展器
CN102075397A (zh) Arinc429总线与高速智能统一总线的直接接口方法
CN101252733B (zh) 一种移动终端及模块间的通讯电路及其通讯方法
CN110071742A (zh) 一种低功耗近距离半双工电源载波通信电路及通信方法
CN114691576A (zh) 具有不同i/o信号的装置之间的基于帧的低功率接口
EP2798505B1 (en) Power management for data ports
CN103645999A (zh) 基于fpga实现8通道收发串口的高速板卡
CN203673473U (zh) 一种基于fpga实现8通道收发串口的高速板卡
CN103049420A (zh) 内存复用方法及便携终端
US20240111354A1 (en) Power management for peripheral component interconnect
CN108984445A (zh) 使用jesd204b数字接口的数据传输芯片及数据传输方法
CN205622630U (zh) 一种具有电力线载波和无线以太网功能的电力试验板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant