CN103647553A

CN103647553A - 一种宽带超低相位噪声的可直流调频参考源电路

Info

Publication number: CN103647553A
Application number: CN201310682132.2A
Authority: CN
Inventors: 张士峰; 蒙海瑛; 杜念文; 凌伟; 辛义磊
Original assignee: CETC 41 Institute
Current assignee: CETC 41 Institute
Priority date: 2013-12-13
Filing date: 2013-12-13
Publication date: 2014-03-19
Anticipated expiration: 2033-12-13
Also published as: CN103647553B

Abstract

本发明提供一种宽带超低相位噪声的可直流调频参考源电路,包括数模转换电路、数据处理及控制电路、DDS电路、带通滤波器、环路滤波器和集成频率合成芯片；所述数模转换电路控制微小调制信号fm经过模数转换电路转换后获得调频数据，调频数据经数据处理及控制电路控制与DDS电路的频率控制字进行运算，控制DDS电路的输出，产生超低相位噪声超低杂散的被调信号，所述被调信号经过带通滤波器后发送给集成频率合成芯片，作为锁相环的参考信号。上述方案，采用模数转换和数字信号处理技术及DDS与PLL混合频率合成技术，可实现微小模拟信号对宽带信号的直流调频。

Description

一种宽带超低相位噪声的可直流调频参考源电路

技术领域

本发明属于相位噪声测试技术领域，尤其涉及的是一种宽带超低相位噪声的可直流调频参考源电路。

背景技术

在相位噪声测试领域，鉴频/鉴相法是测量相位噪声的主要方法之一，具有测量灵敏度高、测量范围宽、可分离调幅噪声等特点而得到广泛使用。但测量的灵敏度受到参考源本身相位噪声的限制，参考信号必须根据被测信号选择相等的频率，而且参考信号相位噪声要优于被测源的相位噪声，所以参考源信号必须是宽带超低相位噪声的合成频率信号；另外，在鉴频/鉴相法测量相位噪声过程中，被测信号与参考源信号混频鉴相，鉴相器提取出的微小噪声信号被数字采样，经数字滤波器处理后去驱动参考源的调谐端，组成闭环锁相环路，这就要求参考源具备被微小噪声信号进行直流调频的功能。

频率合成技术经历了三代，即直接频率合成技术（DS，Direct FrequencySynthesis）、锁相频率合成技术（PLL）和直接数字频率合成技术DDS(DirectDigital Synthesis)。

直接频率合成技术是用一个晶体振荡器作为参考源，经过混频、分频、倍频和带通滤波等来获得更多频率的频率成分。在低相位噪声频率合成方面直接频率合成技术具有突出的优势，但采用该技术设计参考源分辨率低，且无法实现直流调频。

锁相频率合成技术是利用一个或几个参考频率源，通过混频或分频等方式产生一系列的组合频率，然后用锁相环把压控振荡器的频率锁在参考频率上。其优点在于锁相环路相当于一个窄带跟踪滤波器，因此能很好的选择所需频率的信号，抑制杂散分量，有利于集成化和小型化。近些年小数分频技术在锁相频率合成上被广泛使用，使直流调频在锁相频率合成技术上得以实现。

DDS是一种新型的频率、相位波形合成技术，它充分利用了大规模集成电路的快速、低功耗、大容量、体积小等特点，与传统的频率合成器相比，具有相位噪声低、频率分辨率高、转换迅速等优点，它的频率、相位变化连续性可以用于相位及频率调制。但DDS输出频带有限，实际最高工作频率要服从奈奎斯特定律，只有时钟频率的一半，一般取时钟频率的40%左右；由于相位截断、幅度量化误差以及数模转换的非理想特性而带来的DDS的杂散多。

DDS技术的出现使得研制高性能的频率源成为可能，那就是将DDS和前两代合成技术混合使用从而综合它们的优点，这种频率合成器称为混合式频率合成器(Hybrid Frequency Synthesis)。DDS与PLL混合使用的方案很多，不同的方案有不同的特点，适合不同的工程需要。

图1所示为现有的解决方案，其利用具有小数分频器的锁相环合成所需频率范围及频率分辨率，对调制信号进行模数变换后，叠加到小数分频比上，通过改变小数分频比来改变合成信号的频率，实现直流调频。该小数分频锁相环电路包括：参考时钟、鉴相器、积分器、压控振荡器、前置分频器、Σ-Δ小数分频器和调制信号调理电路。

压控振荡器的输出信号，一路直接输出，另一路由前置分频器和Σ-Δ小数分频器实现分频，鉴相器对分频后的信号与参考时钟输出的参考信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考时钟频率上。Σ-Δ小数分频器为FPGA电路。调制信号由增益、偏置控制模块控制调制信号增益及偏置，并经过模数转换器实现模数转换，输出16位数字信号到Σ-Δ小数分频器。Σ-Δ小数分频器还包括寄存器，存储小数分频比。调制信号经过16位模数转换器转换后通过16位数据线加载到寄存器的相应位置上，从而改变了小数分频的分频比，由于小数分频器的分频比根据调制信号的变化而变化，压控振荡器的输出信号也按这一规律变化，从而实现了直流调频。

采用FPGA电路实现小数分频会受到器件工作频率和小数分频的分辨率所限，无法工作到更高频率，只能在较低的鉴相频率下工作，而较高的鉴相频率对锁相环频率合成器的相位噪声具有改善作用，因此所提及的现有技术无法使合成信号的相位噪声达到最佳。

采用单锁相环进行频率合成，在参考频率较低的情况下，若提高合成信号的输出频率就必须提高环路的分频比，而提高分频比会造成合成信号的相位噪声的恶化而不合适用做相位噪声测试的参考源。

若在现有技术基础上进一步提高合成信号的相位噪声，需要采用多个锁相环嵌套的结构，这样会使频率合成方案变得非常复杂，且增加了成本。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种宽带超低相位噪声的可直流调频参考源电路。

本发明的技术方案如下：

一种宽带超低相位噪声的可直流调频参考源电路，其中，包括数模转换电路、数据处理及控制电路、DDS电路、带通滤波器、环路滤波器和集成频率合成芯片；所述数模转换电路控制微小调制信号fm经过模数转换电路转换后获得调频数据，调频数据经数据处理及控制电路控制与DDS电路的频率控制字进行运算，控制DDS电路的输出，产生超低相位噪声超低杂散的被调信号，所述被调信号经过带通滤波器后发送给集成频率合成芯片，作为锁相环的参考信号。

所述的参考源电路，其中，所述数模转换电路包括增益偏置控制电路和A/D转换电路；所述增益偏置控制电路由差分ADC驱动器AD8138和电阻、电容、电感元器件构成，微小的噪声信号Sm输入到增益偏置控制电路后直流偏置和幅度被调整到适合A/D转换电路转换的状态后输入到A/D转换电路；所述A/D转换电路由1.8V、12位、250Msps模数转换器MAX1215EGK及阻容元件构成，A/D转换电路将输入信号进行数模转换后输出信号DATA1。

所述的参考源电路，其中，所述数字信号处理及控制电路，由数字信号处理器、时钟处理电路及阻容元件构成，所述数字信号处理器用于对12位数字信号DATA1进行数字滤波处理，以满足不同测试条件所要求的信号特性，进行数字滤波输出信号DATA2；所述时钟处理电路是对输入的时钟信号fclk进行频率和幅度变换，达到满足数字信号处理器的使用要求。

所述的参考源电路，其中，所述DDS电路由两个杂散抑制通道的直接频率合成器AD9912组成，将1000MHz超低噪声参考信号fref经单端到双端的变换后连接到AD9912作为***时钟，频率控制字CtrlDATA1由CPU产生经接口电路送至FPGA，在FPGA内部，调频数据DATA2与频率控制字CtrlDATA1相加获得新的频率控制字CtrlDATA2控制AD9912的输出；其中，频率控制字CtrlDATA1被设定后不变，调频数据DATA2在同步时钟作用下不停被接收，并与频率控制字CtrlDATA1做运算，不停的产生新的频率控制字CtrlDATA2，频率控制字CtrlDATA2在同步时钟作用下不停改变AD9912的输出频率，实现了对AD9912输出频率的调制，输出信号f1。

所述的参考源电路，其中，所述锁相环用于对DDS电路的输出频率范围扩展至1.6～2.4GHz；所述锁相环采用集成的频率合成器HMC830，其内部集成了VCO、可变分频器、鉴相器、电荷泵；所述DDS电路输出信号f1经带通滤波器后，滤波器输出f2连到锁相环鉴相器的参考输入端，与可变分频器输出的信号f3进行鉴相，电荷泵输出的误差信号与低通滤波器相连，低通滤波器滤掉误差信号中的高频成分，调节VCO的输出频率，使锁相环获得1.6～2.4GHz的最终输出信号fout；所述锁相环带宽设置为450-550kHz，DDS电路携带的带外杂散以及鉴相杂散被环路抑制。

采用上述方案：1、采用模数转换和数字信号处理技术及DDS与PLL混合频率合成技术，可实现微小模拟信号对宽带微波信号的直流调频。2、采用先进的DDS集成芯片合成较高频率的超低相位噪声参考信号，采用高鉴相频率进行锁相，降低了锁相环对参考信号相位噪声的恶化，保证了合成的宽带信号的超低相位噪声特性。3、采用性能优越的锁相环电路，其内部集成有鉴相器、电荷泵、分频器以及VCO等电路，VCO输出频率范围高，锁相后无需倍频即可直接获得较高的合成信号频率。

附图说明

图1为现有技术中通过改变分频比实现直流调频的电路图。

图2为本发明宽带超低相位噪声的可直流调频参考源电路图。

图3为本发明中DDS电路图。

具体实施方式

以下结合附图和具体实施例，对本发明进行详细说明。

实施例1

本发明的实现原理如图2所示，主要包括数模转换电路、数据处理及控制、DDS电路、带通滤波器、环路滤波器和集成频率合成芯片共6个部分，集成频率合成芯片由鉴相器、电荷泵、压控振荡器和可变分频器构成。

微小调制信号fm经过模数转换后与DDS的频率控制字进行运算，控制DDS的输出，产生超低相位噪声、超低杂散的被调信号，被调信号经过带通滤波器后送给锁相环鉴相器，作为锁相环的参考信号。通过控制锁相环的可变分频器实现宽带信号频率合成。

其中，数模转换电路的主要功能是将微小的噪声信号fm进行数模变换，变换为12位数字信号。该电路中包含增益、偏置控制和A/D变换两部分，增益、偏置控制将微小的噪声信号fm调整到适合A/D变换的状态，最大限度提高A/D转换器的使用效能，A/D转转器使用低失真、差分ADC驱动器AD8138与1.8V、12位、250Msps模数转换器MAX1215EGK及阻容元件构成。

数字信号处理及控制电路的作用是对得到12位数字信号进行处理并将处理后的数据送至DDS模块。该电路由数字信号处理器、时钟处理电路及相关阻容元件构成。数字信号处理器的作用是对12位数字信号进行数字滤波处理，以满足不同测试条件所要求的信号特性；时钟处理电路是对输入的时钟信号进行频率和幅度变换，达到满足数字信号处理器的使用要求。

如图3所示为高纯DDS模块原理框图。为实现超低相位噪声、超低杂散，高纯DDS模块选用具有两个杂散抑制通道的直接频率合成器AD9912。1000MHz超低噪声参考信号fref经单端到双端的变换后连接到AD9912作为***时钟，频率控制字1由CPU经接口电路送至FPGA，在FPGA内部，调频数据与频率控制字1相加获得新的频率控制字2控制AD9912的输出。频率控制字1被设定后不变，调频数据在同步时钟作用下不停的被接收，并与频率控制字1做运算，不停的产生新的频率控制字2，频率控制字2在同步时钟作用下不停改变AD9912的输出频率，实现了对AD9912输出频率的调制。

锁相环是将高纯DDS模块的输出频率范围扩展至1.6～2.4GHz。锁相环采用集成的频率合成器HMC830，其内部集成了VCO、可变分频器、鉴相器、电荷泵等功能单元。高纯DDS模块输出信号经带通滤波器后连到锁相环鉴相器的输入端，与可变分频器输出的信号进行鉴相。电荷泵输出的误差信号与低通滤波器相连，低通滤波器滤掉误差信号中的高频成分，调节VCO的输出频率，使VCO输出频率锁定在1.6～2.4GHz。锁相环路带宽设置为500kHz左右，DDS信号携带的带外杂散以及鉴相杂散被环路抑制。

实施例2

在上述实施例的基础上，进一步，如图2-图3所示，一种宽带超低相位噪声的可直流调频参考源电路，其中，包括数模转换电路、数据处理及控制电路、DDS电路、带通滤波器、环路滤波器和集成频率合成芯片；所述数模转换电路控制微小调制信号fm经过模数转换电路转换后获得调频数据，调频数据经数据处理及控制电路控制与DDS电路的频率控制字进行运算，控制DDS电路的输出，产生超低相位噪声超低杂散的被调信号，所述被调信号经过带通滤波器后发送给集成频率合成芯片，作为锁相环的参考信号。

所述数模转换电路包括增益、偏置控制电路和A/D转换电路；所述增益、偏置控制电路由差分ADC驱动器AD8138和电阻、电容、电感元器件构成，微小的噪声信号Sm输入到增益偏置控制电路后直流偏置和幅度被调整到适合A/D转换电路转换的状态后输入到A/D转换电路；所述A/D转换电路由1.8V、12位、250Msps模数转换器MAX1215EGK及阻容元件构成，A/D转换电路将输入信号进行数模转换后输出信号DATA1。

所述数字信号处理及控制电路，由数字信号处理器、时钟处理电路及阻容元件构成，所述数字信号处理器用于对12位数字信号DATA1进行数字滤波处理，以满足不同测试条件所要求的信号特性，进行数字滤波输出信号DATA2；所述时钟处理电路是对输入的时钟信号fclk进行频率和幅度变换，达到满足数字信号处理器的使用要求。

所述DDS电路由两个杂散抑制通道的直接频率合成器AD9912组成，将1000MHz超低噪声参考信号fref经单端到双端的变换后连接到AD9912作为***时钟，频率控制字CtrlDATA1由CPU产生经接口电路送至FPGA，在FPGA内部，调频数据DATA2与频率控制字CtrlDATA1相加获得新的频率控制字CtrlDATA2控制AD9912的输出；其中，频率控制字CtrlDATA1被设定后不变，调频数据DATA2在同步时钟作用下不停被接收，并与频率控制字CtrlDATA1做运算，不停的产生新的频率控制字CtrlDATA2，频率控制字CtrlDATA2在同步时钟作用下不停改变AD9912的输出频率，实现了对AD9912输出频率的调制，输出信号f1。

所述锁相环用于对DDS电路的输出频率范围扩展至1.6～2.4GHz；所述锁相环采用集成的频率合成器HMC830，其内部集成了VCO、可变分频器、鉴相器、电荷泵；所述DDS电路输出信号f1经带通滤波器后，滤波器输出f2连到锁相环鉴相器的参考输入端，与可变分频器输出的信号f3进行鉴相，电荷泵输出的误差信号与低通滤波器相连，低通滤波器滤掉误差信号中的高频成分，调节VCO的输出频率，使锁相环获得1.6～2.4GHz的最终输出信号fout；所述锁相环带宽设置为450-550kHz，DDS电路携带的带外杂散以及鉴相杂散被环路抑制。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims

1.一种宽带超低相位噪声的可直流调频参考源电路，其特征在于，包括数模转换电路、数据处理及控制电路、DDS电路、带通滤波器、环路滤波器和集成频率合成芯片；所述数模转换电路控制微小调制信号fm经过模数转换电路转换后获得调频数据，调频数据经数据处理及控制电路控制与DDS电路的频率控制字进行运算，控制DDS电路的输出，产生超低相位噪声超低杂散的被调信号，所述被调信号经过带通滤波器后发送给集成频率合成芯片，作为锁相环的参考信号。

2.如权利要求1所述的参考源电路，其特征在于，所述数模转换电路包括增益、偏置控制电路和A/D转换电路；所述增益、偏置控制电路由差分ADC驱动器AD8138和电阻、电容、电感元器件构成，微小的噪声信号Sm输入到增益、偏置控制电路，直流偏置和幅度被调整到适合A/D转换电路转换的状态后输入到A/D转换电路；所述A/D转换电路由1.8V、12位、250Msps模数转换器MAX1215EGK及阻容元件构成，A/D转换电路将输入信号进行数模转换后输出信号DATA1。

3.如权利要求1所述的参考源电路，其特征在于，所述数字信号处理及控制电路，由数字信号处理器、时钟处理电路及阻容元件构成，所述数字信号处理器用于对12位数字信号DATA1进行数字滤波处理，以满足不同测试条件所要求的信号特性，进行数字滤波输出信号DATA2；所述时钟处理电路是对输入的时钟信号fclk进行频率和幅度变换，达到满足数字信号处理器的使用要求。

4.如权利要求1所述的参考源电路，其特征在于，所述DDS电路由两个杂散抑制通道的直接频率合成器AD9912组成，将1000MHz超低噪声参考信号fref经单端到双端的变换后连接到AD9912作为***时钟，频率控制字CtrlDATA1由CPU产生经接口电路送至FPGA，在FPGA内部，调频数据DATA2与频率控制字CtrlDATA1相加获得新的频率控制字CtrlDATA2控制AD9912的输出；其中，频率控制字CtrlDATA1被设定后不变，调频数据DATA2在同步时钟作用下不停被接收，并与频率控制字CtrlDATA1做运算，不停的产生新的频率控制字CtrlDATA2，频率控制字CtrlDATA2在同步时钟作用下不停改变AD9912的输出频率，实现了对AD9912输出频率的调制，输出信号f1。

5.如权利要求1所述的参考源电路，其特征在于，所述锁相环电路用于对DDS电路的输出频率范围扩展至1.6～2.4GHz；所述锁相环采用集成的频率合成器HMC830，其内部集成了VCO、可变分频器、鉴相器、电荷泵；所述DDS电路输出信号f1经带通滤波器后，滤波器输出f2连到锁相环鉴相器的参考输入端，与可变分频器输出的信号f3进行鉴相，电荷泵输出的误差信号与低通滤波器相连，低通滤波器滤掉误差信号中的高频成分，调节VCO的输出频率，使锁相环获得1.6～2.4GHz的最终输出信号fout；所述锁相环电路带宽设置为450-550kHz，DDS电路携带的带外杂散以及鉴相杂散被环路抑制。