CN103630720A - 用于位误差检测的具有自同步的测试和测量仪器 - Google Patents
用于位误差检测的具有自同步的测试和测量仪器 Download PDFInfo
- Publication number
- CN103630720A CN103630720A CN201310463545.1A CN201310463545A CN103630720A CN 103630720 A CN103630720 A CN 103630720A CN 201310463545 A CN201310463545 A CN 201310463545A CN 103630720 A CN103630720 A CN 103630720A
- Authority
- CN
- China
- Prior art keywords
- pattern
- counting
- response
- test pattern
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明的实施例包括用于自动识别与测试图案相关联的同步子图案的方法、装置和***。测试和测量仪器被触发以响应于数据流中的触发图案的第一实例。触发到触发计数器在第一触发事件时开始计数。测试和测量仪器被再次触发以响应于数据流中的触发图案的第二实例。此时终止计数。然后将计数与测试图案的预定义长度作比较,并且如果相等,则自动确定触发图案是与测试图案相关联的唯一同步子图案。
Description
技术领域
本发明的实施例涉及在测试和测量仪器上的位误差(bit-error)检测,更具体地,涉及自动搜索和识别测试图案(test pattern)内的同步子图案。
背景技术
例如示波器、逻辑分析器等的测试和测量仪器可以用于测量和分析数据。测试图案可以被生成并馈送给被测装置(DUT)。测试图案可以包括故意给DUT施压的信号。例如,测试图案可以包括信号衰减、抖动或扩谱计时(SSC)来确定DUT的操作裕度(margin)。
通过比较入局位流和存储在测试和测量仪器的存储器中的预先记录的正确图案来执行位误差检测。当测试开始时,测试和测量仪器等待输入流中的同步子图案,并且然后开始比较入局位和预先记录的正确图案的内容。同步子图案是整个重复的固定长度测试图案中的唯一子图案。
评估DUT所涉及的操作员或其他技术人员不总是知晓同步子图案。很难或有时不可能手动识别测试图案内的唯一同步子图案,特别是如果测试图案长或者复杂的话。一种传统的方法是重复地推进候选同步子图案的选择直到在入局位流与预先记录的测试图案的比较中没有误差发生。但是这样的方法只有当在试图确定同步点的同时入局图案不包含信号中的任何位误差或步测原语(pacingprimitive)时才有用。此外,这样的方法是资源密集和无效率的。
因此,仍然需要用于以下的改进***、方法和装置:自动搜索和识别用于测试和测量仪器上的逐位误差检测的测试图案内同步子图案。本发明的实施例解决现有技术中的这些和其他限制。
发明内容
本发明一方面提供一种用于自动识别与具有预定义长度的测试图案相关联的同步子图案的方法,所述方法包括:通过测试和测量仪器的输入,从被测装置接收包括所述测试图案的数据流;从存储器读取与存储地址相关联的存储字的内容;将所述存储字的所述内容设置为触发图案;将所述触发图案加载到触发器;触发所述测试与测量仪器以响应于在所述数据流中检测到所述触发图案的第一实例;通过触发到触发(trigger-to-trigger)计数器开始计数以响应于检测到所述触发图案的所述第一实例;触发所述测试与测量仪器以响应于在所述数据流中检测到所述触发图案的第二实例;通过所述触发到触发计数器终止所述计数以响应于检测到所述触发图案的所述第二实例;以及将所述计数与所述测试图案的所述预定义长度进行比较。
本发明另一方面提供一种测试和测量仪器,其包括:输入,配置成接收包含具有预定义长度的测试图案的数据流;存储器,配置成存储多个存储字;自动同步逻辑,耦合到所述存储器并且配置成从所述多个存储字之中读取存储字的内容,以将所述存储字的所述内容设置为触发图案;触发器,配置成触发所述测试与测量仪器以响应于所述数据流中的所述触发图案的第一实例并触发所述测试与测量仪器以响应于所述数据流中的所述触发图案的第二实例;触发到触发计数器,配置成开始对计数进行计数以响应于所述触发图案的所触发第一实例并且终止对所述计数进行计数以响应于所述触发图案的所触发第二实例;以及比较器,配置成将所述计数与所述测试图案的所述预定义长度进行比较。
附图说明
图1和图2根据本发明的实施例示出包括信号发生器、被测装置和包括自同步(auto-sync)误差检测器的测试和测量仪器的***。
图3根据本发明的实施例示出包括自同步逻辑的图1和图2中自同步误差检测器125的示例框图。
图4A和4B根据本发明的实施例示出涉及用于自动确定测试图案内的同步子图案的技术的示例图。
图5根据本发明的实施例示出包括触发到触发图案比较器和自同步状态机的图3中自同步逻辑的示例框图。
图6示出图5中触发到触发图案比较器的示例框图。
图7示出包括与图5中自同步状态机相关联的各种操作要素的示例状态机图。
图8根据本发明的实施例示出具有子图案中唯一子-子图案的重复同步子图案的示图。
根据参考附图进行的示例实施例的以下详细描述,本发明概念的前述和其它特征和优势将变得更容易地显而易见。
具体实施方式
现在将详细参考本发明的实施例,其示例在附图中示出。在以下详细描述中,阐述了许多具体细节以便能够彻底理解本发明的概念。然而,应该理解本领域普通技术人员可在没有这些具体细节的情况下实践本发明的概念。在其它实例中,公知的方法、过程、部件、电路和网络未被详细描述以免不必要地模糊实施例的方面。
将理解的是,尽管术语第一、第二等可在本文中用于描述各种要素,但这些要素不应被这些术语所限制。这些术语仅用于区分一个要素与另一个要素。例如,在不偏离本发明概念的范围的情况下,第一输入可以被称为第二输入,并且类似地,第二输入可以被称为第一输入。
本文中各种实施例的描述中使用的术语仅是为了描述特定实施例的目的而不意图作为本发明概念的限制。如在说明书和所附权利要求中所使用的,未限定数目的要素旨在也包括复数形式,除非上下文另外清楚地指示。还将理解的是,本文所用的术语“(和/或)”指的是并且包括一个或多个相关联的所列项目的任何和所有可能的组合。还将进一步理解的是,当在本说明书中使用时,术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、要素和/或部件的存在,但不排除一个或多个其他特征、整体、步骤、操作、要素、部件和/或其中的组的存在或附加。附图的部件和特征未必按比例绘制。
图1和图2根据本发明的实施例示出包括信号发生器105、被测装置(如,DUT110和210)以及包括自同步误差检测器125的测试和测量仪器120的***(如100和200)。术语“自同步”是表示自动同步的缩写形式。信号发生器105可以是能够产生用于测试目的的信号的任何适当装置。例如,信号发生器105可以是例如任意波形发生器(AWG)的高速串行发生器。可以故意用信号衰减、抖动、扩谱时钟(SSC)和/或类似的来削弱生成的测试信号,使得可以对DUT压力测试。测试和测量仪器120可以是示波器、逻辑分析器、谱分析器、网络分析器等。通常,为了一致性和解释,测试和测量仪器120在本文中称作示波器。
图1示出包括DUT110的***100。DUT110可以是能够接收和发送信号的任何适当的数字或者模拟装置。例如,DUT110可包括接收器112、内部逻辑116和发送器114。DUT110的输出可以耦合到示波器120。
示波器120包括自同步误差检测器125,自同步误差检测器125配置成在测试图案中自动搜索和识别同步子图案,并在测试图案中检测和测量符号误差率和位误差率。参考跟随的图进行自同步误差检测器125的更详细描述。通常,DUT110可配置为数字重定时回环(loop back)。此外,***100可配置成用数字重定时回环执行接收器测试。例如接收余量测试的测试可使用示波器120和自同步误差检测器125来执行。测试可使用回环模式,优选地使用重定时回环模式,来配置以便检测来自DUT110的接收器的任何误差。
图2示出包括DUT210的***200。DUT210可包括例如接收器212。DUT210的输出可耦合到测试和测量仪器120。通常,DUT210可配置为模拟回环。此外,***200可配置成用模拟回环执行接收器测试。如同上述***100,例如接收余量测试的测试可使用示波器120和自同步误差检测器125来执行。测试可使用回环模式,优选地使用模拟回环模式,来配置,以便检测来自DUT210的接收器的任何误差。***200的一些部件与上述***100的部件相同或相似,并且因此不重复这些部件的详细解释。
图3根据本发明的实施例示出包括输入312、存储器318和自同步逻辑305的图1和图2中自同步误差检测器125的示例框图。
输入312配置成接收信号和输出数字化数据320。在一些实施例中,信号可以是数字信号。在一些实施例中,信号可以是表示数字化数据320的模拟信号。例如,输入312可包括时钟和数据恢复电路(CDR)。CDR可恢复在信号中编码的数字化数据320。在另一实施例中,输入312可包括配置成将信号转换为该信号的数字化表示的模数转换器。附加电路可将数字化信号转换为一种形式或其他形式的数字化数据320。将理解的是,任何可恢复信号中编码的数字化数据320的电路可用作输入312。
数字化数据320可以多种形式表示。例如,数字化数据320可以是串行数据或并行数据。数字化数据320可包括运行差异(RD)信息、状态信息等。数字化数据320可以包括与数据相关联的附加的信息、信号等。例如,如上所述,输入312可以是CDR。因此,数字化数据320可包括恢复的时钟。在另一个实例中,数字化数据320可包括例如帧误差的组帧信息、例如非法8b/10b代码序列的非法代码信息、同步丢失信息等。可与数字化数据320一起包括任何这样的信息。在另一个例子中,数字化数据320可以是来自CDR的重定时多路分解数据。
存储器318可以是任何种类的存储器。存储器318在本文中有时称作记录存储器,因为它配置成记录参考测试图案。记录存储器318可以是动态存储器、静态存储器、只读存储器、随机存取存储器等。记录存储器318可以配置成存储包括参考测试图案的参考或预先记录的数字化数据。例如,参考数字化数据可以是伪随机位序列。参考数字化数据可以是适合于伪随机图案长度的1的特定序列或0的序列。
在另一个示例中,参考数字化数据可以是用户定义图案、行业标准图案等。参考测试图案可以是在整个重复图案内是唯一的任何数据序列。此外,参考数字化数据可以包括可用于对准测试过程或误差检测的在下面详细描述的开始同步子图案或与其相关联。在被保存在记录存储器318中之前,参考数据可被剥离任何对准原语、移位序列等。参考数据可以通过从持久存储装置(例如,磁盘或光盘驱动器)读取测试图案并将测试图案写入记录存储器来预先记录(即,在测试开始之前记录)。换言之,在准备测试DUT时,参考测试图案数据可预先写入或另外预先记录到存储器318中。备选地,参考测试图案数据325可通过由自同步误差检测器125的数据处理习得。
记录存储器318可包含存储器控制器319。存储器控制器319可配置成响应于来自自同步逻辑305的控制信号330使存储器318输出参考数字化数据325。在一些实施例中,存储器控制器319可与存储器318集成。然而,在另一实施例中,存储器控制器319可与存储器318分开。例如,存储器控制器319可以是测试和测量仪器120的控制***的一部分。
示波器120可在其输入处接收来自DUT的包括测试图案的串行数据流。测试图案具有预定义长度,预定义长度可基于DUT和信号发生器105的特定测试配置或测试参数确定。通常,预定义长度在整个特定测试中是固定的。自同步逻辑305和/或存储器318可接收来自输入312的数据流320。自同步逻辑可控制记录存储器318并自动扫描整个存储内容(即,读取预先记录的信息),使用预先记录的信息多次触发示波器120,并且作为自动确定更大测试图案内的同步子图案的技术的一部分,将触发事件之间的长度与总测试图案的长度作比较,如在以下进一步详细描述的。
图4A和4B示出涉及用于自动确定测试图案内的同步子图案的技术的示例图。(图3的)自同步逻辑305可以自动扫描整个存储器318的存储地址空间。换句话说,在每个存储地址1,2,3,…,直到N,自同步逻辑305可读取该存储地址的内容(例如,C1,C2,C3…,直到CN)。当自同步逻辑305获得在每个地址的存储器的内容时,它应用该内容以作为示波器120的串行触发器的串行触发图案405。
如果在入局数据流320中检测到串行触发图案405,则示波器120被触发。自同步逻辑305测量在入局数据流320内发现的串行触发图案405的第一实例和串行触发图案405的第二实例之间的时间长度410,或备选地测量其间的字符数长度410。如果触发事件之间的测量长度410等于预定义测试图案415的长度,如图4A所示,则串行触发图案405被确定为是与测试图案415相关联的同步子图案。相反,如果测量长度412不等于预定义测试图案415的长度,如图43所示,则串行触发图案405被确定为不是与测试图案415相关联的同步子图案,并且串行触发图案405被改为新值(例如,从存储内容C1改为存储内容C2,诸如此类,直到内容CN)。
以这种方式,记录存储器的预先记录内容作为候选串行触发图案405被迭代地读取和应用。在每个迭代中,触发事件的两个实例之间的长度被计数(即,在入局数据流320内),并且将该计数与预定义测试图案415的长度410作比较。通过执行这样的比较,可以高精确度和低假肯定(false positive)自动确定同步子图案。当同步子图案被确定为是唯一和正确子图案时,将其保存,供以后用作与未来逐位误差检测测试有关的同步子图案。
换言之,响应于计数不等于测试图案的预定义长度,可以执行一系列迭代。对于一系列迭代中的每一个,可分别读取与第二至第N存储地址相关联的第二至第N存储字中所选之一的存储内容。对于一系列迭代中的每一个,第二至第N存储字中所选之一可被设置为触发图案。对于一系列迭代中的每一个,触发图案可加载至触发器,测试和测量仪器可被触发以响应于在数据流中检测到触发图案的第一实例,可以开始计数以响应于检测到触发图案的第一实例,测试和测量仪器可被触发以响应于在数据流中检测到触发图案的第二实例,可以停止计数以响应于检测到触发图案的第二实例,并且可以将计数与测试图案的预定义长度作比较。此外,响应于在一系列迭代中的任何迭代期间计数等于测试图案的预定义长度,可自动确定用于该迭代的触发图案是与测试图案相关联的同步子图案,并且可停止进一步的迭代。
图5根据本发明的实施例示出包括触发到触发图案比较器525和自同步状态机505的图3中自同步逻辑的示例框图。图6示出图5的触发到触发图案比较器525的示例框图。现在参考图5和图6。
如图5中所示,自同步状态机505可开始运行以响应写入或自同步选通(strobe)535,然后可以使用耦合到选择器555的选择信号530来控制存储器318。选择器555可以是多路复用器或其他合适的开关或控制逻辑。选择器555可在来自自同步状态机505的控制信号525和与其他误差检测状态机和/或逻辑(未示出)关联的控制信号520之间进行选择。取决于所选信号,控制信号515被发送到存储器318(或存储器控制器319)。在控制记录存储器318之后,状态机505可如下一次一个地扫描存储地址517:从开始到结尾或直到识别同步子图案为止。换言之,状态机505可一次一个地读取与存储地址相关联的存储字的内容,并将每个存储字的内容设置为串行触发图案560。可将串行触发图案560传送给触发到触发比较器525。触发到触发比较器525包括如图6中所示的加载串行触发图案560的串行触发器630。
触发到触发图案比较器525接收入局数据流312,并且串行触发器630触发以响应串行触发图案560出现在入局数据流312中。换言之,示波器被触发以响应于在数据流312中检测到触发图案560的第一实例。此时,触发到触发计数器625可开始对计数进行计数以响应于检测到触发图案的第一实例。串行触发器630再次触发以响应于串行触发图案560的第二实例出现在入局数据流312中。触发到触发计数器625终止计数以响应于检测到触发图案560的第二实例。然后比较器660可将计数与在线路510上接收的测试图案的预定义长度进行比较。换言之,两个触发图案之间的间距可与测试图案的总长度进行比较。
响应于计数等于测试图案的预定义长度,比较器660确定触发图案560是与测试图案相关联的同步子图案,并且可以将相等信号575传送给自同步状态机505。相反,响应于计数不等于测试图案的预定义长度,比较器560确定触发图案560不是与测试图案相关联的同步子图案,并且可以将不相等信号575传送给自同步状态机505,自同步状态机505使新的串行触发图案被自动设置并加载到串行触发器630。
测试图案的预定义长度可以是时间长度,并且触发到触发计数器625可配置成对时间计数。备选地,测试图案的预定义长度可以是字符长度,并且触发到触发计数器625可配置成对字符计数。字符可指的是一个或多个字(word)、符号、字节等。
自同步状态机505可将复位信号565和/或使能信号570传送给触发到触发图案比较器525。复位信号565可在触发到触发计数器626的复位引脚655接收。当被声明时,复位引脚655可复位触发到触发计数器625的计数。如上所解释的,可在在入局数据流312中检测到串行触发图案560的第一实例之前复位计数。
使能信号570可与消隐(blanking)原语检测器信号637一起在逻辑门640处被接收。逻辑门640的输出耦合到触发到触发计数器625的使能引脚650并且使触发到触发计数器625继续进行计数或跳过计数某些字符或时间的部分。例如,在一个示例实施例中,逻辑门640可包括在一个输入的反相器645,使得当消隐原语检测器635在入局数据流312中检测到对准原语等时,检测器信号637被反相并与使能信号570一起被馈送到与门,从而产生被发送至使能引脚650的使能信号647。将理解的是,任何适当的选择器,例如多路复用器,可用来代替逻辑门640。
消隐原语检测器635可使触发到触发计数器625跳过可存在于入局数据流312中的任何命令集、对准原语、时钟对齐、移位序列等。换言之,如果存在数据流312中将被忽略的部分,则消隐原语检测器635可使触发到触发计数器625忽略那些部分或不对其计数。
再次参考图5,自同步逻辑305可包括等待计数器550。等待计数器550配置成响应于触发图案的第一实例开始对等待计数进行计数,并响应于等待计数在测试图案的预定义长度两倍或测试图案的预定义长度至少两倍之后或在那附近到期而终止对等待计数进行计数。响应于等待计数到期,输入(例如,图3的312)配置成停止接收数据流,并且自动同步逻辑305配置成停止从存储器318读取。这是对于任何操作误差的附加安全措施。例如,无论串行触发图案是否唯一,均期望在两个图案长度内或在那附近确定该串行触发图案,以便避免继续对在入局数据流内可能根本不存在的串行触发图案的无果搜索。因此,等待计数的到期可以经由信号540传递到状态机505,状态机505可停止测试的进行并且检查其他设置、设备配置等。等待计数器550可接收可以是测试图案的预定义长度至少两倍的等待值545,或可在其中精确和有效地确定同步子图案的任何其他合适的等待值。
图7示出包括与图5的自同步状态机505相关联的各种操作要素的示例状态机图。***复位将自同步状态机505置于空闲状态705。自同步状态机505可开始操作以响应写入或自同步选通535。当开始时,自同步状态机505在710控制记录存储器。在715,可复位触发到触发计数器625和等待计数器550,并且可设置第一串行触发图案(例如,图4的405)。在720操作继续进行,在那里将串行触发图案加载至串行触发器630。在725,触发到触发计数器625可被复位和/或启动并且另外地准备开始计数。
在730,准备等待计数器550,其可包含复位或重载等待计数器。在等待计数器550到期之后,在735执行检查过程。检查过程可包括检查由触发到触发计数器625生成的计数是否等于测试图案的预定义长度。如果确定计数不等于测试图案的预定义长度,则操作沿着箭头737进行到740,在那里串行触发图案被改成新的串行触发图案,并且操作返回到720用于进一步处理。另外,如果确定计数等于测试图案的预定义长度,则操作沿着箭头739进行到745,在那里串行触发图案保存为同步子图案供以后使用。
如果自同步状态机505在735在检查过程期间复位,则操作立即沿着箭头749进行到750,在那里更新与自同步状态机505有关的标记和/或其他状态。如果没有更多要测试的,则操作沿着箭头747进行到750,在那里更新与自同步状态机505有关的标记和/或其他状态。此外,在串行触发图案在745被保存后,操作进行到750用于类似处理。在更新标记或其他状态后,操作进行到755,在那里释放对记录存储器的控制,并且操作返回到在705的空闲状态。
应当理解,图7中的状态机图505中的确定不需要以如所述的特定顺序出现,而是,这些确定和操作可以在不同时间并且通过相同或不同的硬件仪器或其他合适的数字处理器进行。还将理解,这些技术中描述的步骤不必需要以所示或所述的顺序出现。
图8根据本发明的实施例示出具有子图案800中唯一的子-子图案830的重复同步子图案800的示图。同步子图案800优选地是40位宽,并且包括在同步子图案800中出现正好一次的全局唯一10位、20位、30位或40位子-子图案。例如,在唯一10位子-子图案的情况下,由810指示的10位可以对应于唯一的子-子图案830。其他10位字(例如,805、815和820)可以是40位子-子图案的一部分,但就只使用唯一子-子图案830来确定40位同步子图案800的唯一性而言并不重要。以这种方式,如果串行触发器硬件正在寻找的40位字包括该10位全局唯一子-子图案,则该40位字还被认为在序列内是唯一的,即使其他30位出现在其他位置或另外具有位误差。因此,存在位误差将影响测试的更小可能性。将理解的是,虽然在本文中描述40位宽的同步子图案,但实施例不限于此,并且在不背离本文描述的发明方面的情况下可使用任何合适的子图案宽度和子-子图案宽度。
通过进一步的示例,如果总测试图案是100000位长,则可以有20000测试图案副本以搜寻所有可能的序列。如果序列中的任何序列是错误的,则有可能算法错过正确的同步点并可能不得不重新开始。对于10-9的位误差率,每10000个图案可能有一位误差,这意味着在测试期间将潜在地有两个误差。因为每个测试可检查40位字(以及它是否在给定测试图案的预期的预定义长度内重复),所以当位误差对串行触发图案重要时正好具有该位误差(如果被测试的每个单图案具有位误差的话)的可能性大约为1/1250。对于每10000个图案一个误差,该概率下降到大约1/12500000。这些估计假定随机分布的位误差。
尽管前面的讨论集中在特定的实施例,但是其他配置是预期的。以下讨论意在提供对其中可以实现本发明概念的某些方面的合适机器的简短、一般描述。通常,该机器包括处理器、例如随机存取存储器(RAM)、只读存储器(ROM)或其他状态保存介质的存储器、存储装置、视频接口和输入/输出接口端口与其附连的***总线。该机器可至少部分通过来自例如键盘、鼠标等的传统输入装置的输入以及通过从另一台机器接收的指令、与虚拟现实(VR)环境的交互、生物测定反馈或其他输入信号来控制。如本文所使用的,术语“机器”意在广泛地包括单个机器、虚拟机器、或通信地耦合的机器的***、虚拟机器或共同操作的装置。示范性机器包括例如个人计算机、工作站、服务器、便携式计算机、手持装置、电话、平板(tablet)等的计算装置,以及例如私人或公共运输(例如汽车、火车、出租车等)的运输装置。
机器可包括嵌入式控制器,例如可编程或不可编程逻辑装置或阵列,专用集成电路(ASIC)、嵌入式计算机、智能卡等。机器可利用例如通过网络接口、调制解调器或其他通信耦合到一个或多个远程机器的一个或多个连接。机器可以经由例如内联网、因特网、局域网、广域网等的物理和/或逻辑网络互相连接。本领域技术人员将领会,网络通信可以利用各种有线和/或无线的短程或远程载体和协议,包括射频(RF)、卫星、微波、电气和电子工程师协会(IEEE)545.11、光学、红外线、电缆、激光等。
本发明概念的实施例可参考或结合包括函数、过程、数据结构、应用程序等的关联数据进行描述,所述数据当由机器访问时导致机器执行任务或定义抽象数据类型或低级硬件上下文。例如,关联数据可存储在例如RAM、ROM等的易失性和/或非易失性存储器中,或存储在其他存储装置及其关联的存储介质(包括硬驱动、软盘、光存储装置、磁带、闪速存储器、记忆棒、数字视频盘、生物存储装置等)中。关联数据可以以分组、串行数据、并行数据、传播信号等形式通过包括物理和/或逻辑网络的传输环境传递,并且可以以压缩或加密格式使用。关联数据可在分布式环境中使用,并且在本地和/或远程存储,以供机器访问。本发明概念的实施例可包括非暂时性机器可读介质,所述介质包含可由一个或多个处理器执行的指令,所述指令包括用于执行如本文所述的发明概念的要素的指令。
在不偏离本发明概念的预期范围的情况下,可以作出其他类似或非类似的修改。因此,除了受所附权利要求限制外,本发明概念不受限制。
Claims (23)
1.一种用于自动识别与具有预定义长度的测试图案相关联的同步子图案的方法,所述方法包括:
通过测试和测量仪器的输入,从被测装置接收包括所述测试图案的数据流;
从存储器读取与存储地址相关联的存储字的内容;
将所述存储字的所述内容设置为触发图案;
将所述触发图案加载到触发器;
触发所述测试与测量仪器以响应于在所述数据流中检测到所述触发图案的第一实例;
通过触发到触发计数器开始计数以响应于检测到所述触发图案的所述第一实例;
触发所述测试与测量仪器以响应于在所述数据流中检测到所述触发图案的第二实例;
通过所述触发到触发计数器终止所述计数以响应于检测到所述触发图案的所述第二实例;以及
将所述计数与所述测试图案的所述预定义长度进行比较。
2.根据权利要求1所述的方法,还包括:
响应于所述计数等于所述测试图案的所述预定义长度,确定所述触发图案是与所述测试图案相关联的所述同步子图案。
3.根据权利要求1所述的方法,其中:
开始计数包括开始时间计数以响应于检测到所述触发图案的所述第一实例;
终止所述计数包括终止所述时间计数以响应于检测到所述触发图案的所述第二实例;
所述测试图案的所述预定义长度是时间长度;以及
比较包括将所述时间计数与所述测试图案的所述时间长度进行比较。
4.根据权利要求1所述的方法,其中:
开始计数包括开始字符计数以响应于检测到所述触发图案的所述第一实例;
终止所述计数包括终止所述字符计数以响应于检测到所述触发图案的所述第二实例;
所述测试图案的所述预定义长度是字符长度;以及
比较包括将所述字符计数与所述测试图案的所述字符长度进行比较。
5.根据权利要求1所述的方法,还包括:
响应于所述计数不等于所述测试图案的所述预定义长度,确定所述触发图案不是所述同步子图案,并改变所述触发图案。
6.根据权利要求1所述的方法,还包括:
响应于所述计数等于所述测试图案的所述预定义长度,保存所述同步子图案。
7.根据权利要求1所述的方法,还包括:
控制所述存储器;以及
将所述计数复位。
8.根据权利要求1所述的方法,还包括:
将等待计数器复位;
通过所述等待计数器开始等待计数以响应于检测到所述触发图案的所述第一实例;以及
通过所述等待计数器终止所述等待计数以响应于所述等待计数在所述测试图案的所述预定义长度至少两倍之后到期。
9.根据权利要求8所述的方法,还包括:
在所述测试图案的所述预定义长度两倍内,确定给定的触发图案是否是所述同步子图案。
10.根据权利要求8所述的方法,还包括:
响应于所述等待计数到期,停止接收所述数据流并停止从所述存储器读取。
11.根据权利要求1所述的方法,还包括:
跳过所述触发到触发计数器对所述数据流中的任何对准原语计数。
12.根据权利要求1所述的方法,其中所述存储地址被称为第一存储地址,并且所述存储字被称为第一存储字,所述方法还包括:
响应于所述计数不等于所述测试图案的所述预定义长度:
从与第二存储地址相关联的第二存储字的存储内容读取;以及
将所述第二存储字的所述内容设置为所述触发图案。
13.根据权利要求1所述的方法,其中所述存储地址被称为第一存储地址,并且所述存储字被称为第一存储字,所述方法还包括:
响应于所述计数不等于所述测试图案的所述预定义长度:
对于一系列迭代中的每一个迭代,分别从与第二到第N存储地址相关联的第二到第N存储字中所选之一的存储内容读取;
对于所述一系列迭代中的每一个迭代,将第二到第N存储字中所述所选之一设置为所述触发图案;
对于所述一系列迭代中的每一个迭代,将所述触发图案加载到所述触发器,触发所述测试和测量仪器以响应于在所述数据流中检测到所述触发图案的所述第一实例,开始所述计数以响应于检测到所述触发图案的所述第一实例,触发所述测试和测量仪器以响应于在所述数据流中检测到所述触发图案的所述第二实例,终止所述计数以响应于检测到所述触发图案的所述第二实例,并且将所述计数与所述测试图案的所述预定义长度进行比较;以及
响应于在所述一系列迭代中的任意迭代期间所述计数等于所述测试图案的所述预定义长度,确定所述触发图案是与所述测试图案相关联的同步子图案,并终止进一步的迭代。
14.一种测试和测量仪器,包括:
输入,配置成接收包含具有预定义长度的测试图案的数据流;
存储器,配置成存储多个存储字;
自动同步逻辑,耦合到所述存储器并且配置成从所述多个存储字之中读取存储字的内容,以将所述存储字的所述内容设置为触发图案;
触发器,配置成触发所述测试与测量仪器以响应于所述数据流中的所述触发图案的第一实例并触发所述测试与测量仪器以响应于所述数据流中的所述触发图案的第二实例;
触发到触发计数器,配置成开始对计数进行计数以响应于所述触发图案的所触发第一实例并且终止对所述计数进行计数以响应于所述触发图案的所触发第二实例;以及
比较器,配置成将所述计数与所述测试图案的所述预定义长度进行比较。
15.根据权利要求14所述的测试与测量仪器,其中:
所述测试图案与同步子图案相关联;以及
响应于所述计数等于所述测试图案的所述预定义长度,所述自动同步逻辑配置成确定所述触发图案是与所述测试图案相关联的所述同步子图案。
16.根据权利要求14所述的测试与测量仪器,其中所述预定义长度是时间长度并且所述触发到触发计数器配置成对时间进行计数。
17.根据权利要求14所述的测试与测量仪器,其中所述预定义长度是字符长度并且所述触发到触发计数器配置成对字符进行计数。
18.根据权利要求14所述的测试与测量仪器,其中:
所述测试图案与同步子图案相关联;以及
响应于所述计数不等于所述测试图案的所述预定义长度,所述自动同步逻辑配置成确定所述触发图案不是与所述测试图案相关联的所述同步子图案,并且改变所述触发图案。
19.根据权利要求14所述的测试与测量仪器,还包含:
等待计数器,配置成开始对等待计数进行计数以响应于所述触发图案的所述第一实例,并终止对所述等待计数进行计数以响应于所述等待计数在所述测试图案的所述预定义长度至少两倍之后到期。
20.根据权利要求19所述的测试与测量仪器,其中:
响应于所述等待计数到期,所述输入配置成停止接收所述数据流并且所述自动同步逻辑配置成停止从所述存储器读取。
21.根据权利要求14所述的测试与测量仪器,其中所述自动同步逻辑配置成在所述测试图案的所述预定义长度两倍内确定给定的触发图案是否是同步子图案。
22.根据权利要求14所述的测试与测量仪器,还包括:消隐原语检测器,配置成使所述触发到触发计数器跳过对所述数据流中的任何对准原语进行计数。
23.根据权利要求14所述的测试与测量仪器,其中所述触发图案对应于其中具有全局唯一子-子图案的同步子图案。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/591960 | 2012-08-22 | ||
US13/591,960 US8793536B2 (en) | 2012-08-22 | 2012-08-22 | Test and measurement instrument with auto-sync for bit-error detection |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103630720A true CN103630720A (zh) | 2014-03-12 |
CN103630720B CN103630720B (zh) | 2017-09-22 |
Family
ID=49036437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310463545.1A Active CN103630720B (zh) | 2012-08-22 | 2013-08-22 | 用于位误差检测的具有自同步的测试与测量仪器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8793536B2 (zh) |
EP (1) | EP2700961B1 (zh) |
JP (1) | JP6155503B2 (zh) |
CN (1) | CN103630720B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108628388A (zh) * | 2017-03-17 | 2018-10-09 | 安立股份有限公司 | 扩频时钟产生器、图案产生器以及两者的产生方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103164303A (zh) * | 2011-12-16 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 电子装置错误检测***及方法 |
US10236975B2 (en) * | 2017-02-10 | 2019-03-19 | Intel Corporation | Programmable photonic-electronic integrated circuit for optical testing |
JP6502538B1 (ja) * | 2018-01-24 | 2019-04-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および解析システム |
USD947693S1 (en) | 2019-09-20 | 2022-04-05 | Tektronix, Inc. | Measurement probe head assembly |
US11994967B2 (en) * | 2019-11-15 | 2024-05-28 | Tektronix, Inc. | Protocol aware oscilloscope for busses with sideband and control signals for error detection |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654848A (en) * | 1984-04-06 | 1987-03-31 | Takeda Riken Kogyo Kabushikikaisha | Multi-trigger logic analyzer |
US6327544B1 (en) * | 1999-03-01 | 2001-12-04 | Agilent Technologies, Inc. | Automatic storage of a trigger definition in a signal measurement system |
US20060069967A1 (en) * | 2004-09-30 | 2006-03-30 | Almy Thomas A | System for measuring characteristics of a digital signal |
CN102012445A (zh) * | 2009-09-04 | 2011-04-13 | 特克特朗尼克公司 | 用于提供采集后触发控制和呈现的测试与测量仪器和方法 |
CN102128962A (zh) * | 2009-09-04 | 2011-07-20 | 特克特朗尼克公司 | 用于提供采集后触发控制和呈现的测试与测量仪器和方法 |
CN102621365A (zh) * | 2011-01-27 | 2012-08-01 | 特克特朗尼克公司 | 具有时域数据共同呈现的测试和测量仪器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4425643A (en) * | 1981-06-08 | 1984-01-10 | Tektronix, Inc. | Multi-speed logic analyzer |
US4881040A (en) | 1988-08-04 | 1989-11-14 | Gte Government Systems Corporation | Signal generator for producing accurately timed pulse groupings |
US6243843B1 (en) * | 1995-01-09 | 2001-06-05 | Agilent Technologies, Inc. | Post-mission test method for checking the integrity of a boundary scan test |
US6295315B1 (en) | 1999-04-20 | 2001-09-25 | Arnold M. Frisch | Jitter measurement system and method |
US6633838B1 (en) * | 1999-11-04 | 2003-10-14 | International Business Machines Corporation | Multi-state logic analyzer integral to a microprocessor |
US6845480B2 (en) * | 2002-01-28 | 2005-01-18 | Winbond Electronics Corp. | Test pattern generator and test pattern generation |
US7433803B2 (en) * | 2005-04-27 | 2008-10-07 | Freescale Semiconductor, Inc. | Performance monitor with precise start-stop control |
US8335950B2 (en) * | 2009-08-12 | 2012-12-18 | Tektronix, Inc. | Test and measurement instrument with bit-error detection |
US8386857B2 (en) * | 2010-04-28 | 2013-02-26 | Tektronix, Inc. | Method and apparatus for measuring symbol and bit error rates independent of disparity errors |
-
2012
- 2012-08-22 US US13/591,960 patent/US8793536B2/en active Active
-
2013
- 2013-07-31 JP JP2013158712A patent/JP6155503B2/ja active Active
- 2013-08-21 EP EP13181245.5A patent/EP2700961B1/en active Active
- 2013-08-22 CN CN201310463545.1A patent/CN103630720B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654848A (en) * | 1984-04-06 | 1987-03-31 | Takeda Riken Kogyo Kabushikikaisha | Multi-trigger logic analyzer |
US6327544B1 (en) * | 1999-03-01 | 2001-12-04 | Agilent Technologies, Inc. | Automatic storage of a trigger definition in a signal measurement system |
US20060069967A1 (en) * | 2004-09-30 | 2006-03-30 | Almy Thomas A | System for measuring characteristics of a digital signal |
CN102012445A (zh) * | 2009-09-04 | 2011-04-13 | 特克特朗尼克公司 | 用于提供采集后触发控制和呈现的测试与测量仪器和方法 |
CN102128962A (zh) * | 2009-09-04 | 2011-07-20 | 特克特朗尼克公司 | 用于提供采集后触发控制和呈现的测试与测量仪器和方法 |
CN102621365A (zh) * | 2011-01-27 | 2012-08-01 | 特克特朗尼克公司 | 具有时域数据共同呈现的测试和测量仪器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108628388A (zh) * | 2017-03-17 | 2018-10-09 | 安立股份有限公司 | 扩频时钟产生器、图案产生器以及两者的产生方法 |
CN108628388B (zh) * | 2017-03-17 | 2021-04-20 | 安立股份有限公司 | 扩频时钟产生器、图案产生器以及两者的产生方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2700961A1 (en) | 2014-02-26 |
US20140059384A1 (en) | 2014-02-27 |
CN103630720B (zh) | 2017-09-22 |
EP2700961B1 (en) | 2015-07-22 |
US8793536B2 (en) | 2014-07-29 |
JP2014041120A (ja) | 2014-03-06 |
JP6155503B2 (ja) | 2017-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103630720A (zh) | 用于位误差检测的具有自同步的测试和测量仪器 | |
CN108985057B (zh) | 一种webshell检测方法及相关设备 | |
CN104598342B (zh) | 内存的检测方法和装置 | |
CN106803801B (zh) | 应用聚合的电缆测试结果数据的***和方法 | |
US8627156B1 (en) | Method and system of testing bit error rate using signal with mixture of scrambled and unscrambled bits | |
CN111211929A (zh) | 故障定位方法、故障定位装置、控制设备及智能设备 | |
CN107621963B (zh) | 一种软件部署方法、软件部署***及电子设备 | |
WO2018195795A1 (zh) | 测试方法、测试服务器及*** | |
CN111884876A (zh) | 一种网络协议的协议类型检测方法、装置、设备及介质 | |
CN102128954B (zh) | 消隐基元屏蔽电路 | |
CN105743737A (zh) | 一种非标准PCIe3.0接口测试方法与*** | |
CN112948224A (zh) | 一种数据处理方法、装置、终端及存储介质 | |
US8391162B2 (en) | Apparatus and method for testing SMNP cards | |
CN111638439B (zh) | 通信模块测试方法、装置、计算机设备和存储介质 | |
CN108874658A (zh) | 一种沙箱分析方法、装置、电子设备及存储介质 | |
US20070126550A1 (en) | Method and apparatus for using imperfections in computing devices for device authentication | |
CN108959931B (zh) | 漏洞检测方法及装置、信息交互方法及设备 | |
CN113535578B (zh) | 一种cts测试方法、装置及测试设备 | |
CN111309584A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
CN111405603A (zh) | 一种时延获取方法、测试装置以及计算机存储介质 | |
CN111931161B (zh) | 基于risc-v处理器的芯片验证方法、设备及存储介质 | |
CN103413416A (zh) | 一种智能抄表***和方法 | |
CN104008336A (zh) | 一种ShellCode检测方法和装置 | |
CN114760085A (zh) | 用于从敌对时钟控制中检测恶意can控制器行为的***和方法 | |
US11316596B2 (en) | Method for detecting at least one compromised computer device in an information system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |