CN103608896A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103608896A
CN103608896A CN201180071555.XA CN201180071555A CN103608896A CN 103608896 A CN103608896 A CN 103608896A CN 201180071555 A CN201180071555 A CN 201180071555A CN 103608896 A CN103608896 A CN 103608896A
Authority
CN
China
Prior art keywords
layer
substrate
silicon
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180071555.XA
Other languages
English (en)
Inventor
野村典嗣
冈田章
原田辰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103608896A publication Critical patent/CN103608896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

形成在硅衬底（3）上隔着硅氧化膜（4）而设置有硅层（5）的SOI衬底（6）。然后，在硅层（5）的表面形成多个半导体元件（8）。然后，在绝缘性衬底（10）的表面形成配线（11）。然后，使SOI衬底（6）和绝缘性衬底（10）贴合，以将多个半导体元件（8）和配线（11）连接。然后，向硅衬底（3）注入氢离子和惰性气体离子中的至少一种而形成脆化层（12）。然后，以脆化层（12）为边界将硅衬底（3）的一部分剥离。

Description

半导体装置的制造方法
技术领域
本发明涉及一种使用SOI（Silicon On Insulator）衬底的半导体装置的制造方法。
背景技术
在LSI领域，作为高性能器件用晶圆，已知将2片晶圆贴合而成的SOI衬底。在形成该SOI衬底的现有方法中，首先，在经过镜面研磨的2片晶圆的至少一个上形成硅氧化膜。然后，隔着硅氧化膜使2片晶圆紧密接触后进行热处理而提高结合强度。然后，对形成元件一方的晶圆进行磨削，并进行镜面研磨而薄膜化至达到期望的厚度。由此，形成具有硅氧化膜（BOX层）的SOI衬底。
近年来，已知一种被称为智切法（Smart cut）（注册商标）的SOI衬底的形成方法。在该方法中，首先，在经过镜面研磨的2片晶圆的至少一个上形成硅氧化膜。然后，向形成元件一方的晶圆注入氢离子而形成脆化层。然后，隔着硅氧化膜使2片晶圆紧密接触后进行热处理而提高结合强度。然后，以脆化层为边界而将晶圆的一部分剥离。然后，对晶圆的表面进行研磨。由此，形成SOI衬底。
该方法与以往的方法相比，能够降低工艺温度和制造成本。并且，通过调整氢离子的注入深度，能够自由调整形成在硅氧化膜上的硅层的厚度。
另外，提出了一种使硅衬底与绝缘性衬底贴合的半导体装置（例如，参照专利文献1）。由此，与贴合SOI衬底相比，能够降低制造成本，并提高耐压性。
另外，公开了一种为了减小导通电阻或热阻，将晶圆整体薄层化的半导体装置（例如，参照专利文献2）。但是，由于将整体薄层化的晶圆的衬底强度低，因此，操作困难。因此，公开了一种为了确保足够的衬底强度，仅将晶圆的元件部薄板化的制造方法（例如，参照专利文献3）
专利文献1：日本特开2000－77548号公报
专利文献2：日本特开2005－303218号公报
专利文献3：日本特开2011－3568号公报
发明内容
由于专利文献1的半导体装置为横向型，因此无法实现大电流化及低导通电阻化。并且，如果将专利文献1的半导体装置薄层化且形成为纵向型，则制造成本提高。
由于专利文献2、3的制造工序复杂，因此制造成本高。另外，由于仅通过磨削而实现薄层化，因此在磨削后的硅层的表面会发生缺陷。虽然还公开了一种通过蚀刻使SOI衬底薄层化的工序，但由于通过蚀刻去除掉的部件无法再利用，因此，制造成本高。
本发明就是为了解决上述课题而提出的，其目的在于，得到一种能够提高性能且减少制造成本的半导体装置的制造方法。
本发明所涉及的半导体装置的制造方法具有下述工序：形成在硅衬底上隔着硅氧化膜而设置有硅层的SOI衬底的工序：在所述硅层的表面形成多个半导体元件的工序；在绝缘性衬底的表面形成配线的工序；使所述SOI衬底和所述绝缘性衬底贴合，以将所述多个半导体元件和所述配线连接的工序；在使所述SOI衬底和所述绝缘性衬底贴合后，向所述硅衬底注入氢离子和惰性气体离子中的至少一种而形成脆化层的工序；以及以所述脆化层为边界将所述硅衬底的一部分剥离的工序。
发明的效果
通过本发明能够提高性能且减少制造成本。
附图说明
图1是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图2是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图3是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图4是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图5是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图6是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图7是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图8是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图9是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图10是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图11是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图12是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
图13是表示本发明的实施方式所涉及的半导体装置的制造方法的剖面图。
具体实施方式
下面，参照附图，对本发明的实施方式所涉及的半导体装置的制造方法进行说明。有时对相同或相对应的结构要素标注相同的标号，并省略重复说明。
首先，如图1所示，向硅衬底1注入氢离子而形成脆化层2。此外，并不限定于氢离子，也可以是惰性气体离子，或氢离子和惰性气体离子这两者。
然后，如图2所示，在硅衬底3上通过热氧化法形成硅氧化膜4。此外，硅氧化膜4的形成方法不限定于热氧化法。
然后，如图3所示，使硅衬底1和硅衬底3隔着硅氧化膜4贴合。使两者紧密接触后进行热处理而提高结合强度。通过该热处理在脆化层2上形成氢气的气泡。
然后，如图4所示，以该脆化层2为边界将硅衬底1的一部分剥离。由此，形成在硅衬底3上隔着硅氧化膜4设置有硅层5的SOI衬底6。此外，如果调整氢离子的注入能量而改变脆化层2的深度，则能够调整硅层5的厚度。
然后，如图5所示，通过图案化（patterning）及蚀刻将硅层5分离成多个岛7。此时，将配置在硅层5的下部的硅氧化膜4用作蚀刻阻挡层。
然后，如图6所示，在多个岛7上，在硅层5的表面分别形成多个半导体元件8。多个半导体元件8是IC（Integrated Circuit）、IGBT（Insulated Gate Bipolar Transistor）、二极管等，但并不限定于此。
然后，如图7所示，通过在整个表面上涂敷电介质9而通过CMP进行平坦化，从而在多个岛7之间嵌入电介质9。
然后，如图8所示，在绝缘性衬底10的表面形成配线11。绝缘性衬底10由玻璃或陶瓷等具有机械强度的材料构成。
然后，如图9所示，通过粘接剂等使SOI衬底6和绝缘性衬底10机械贴合，以将多个半导体元件8和配线11经由焊点等电连接。
然后，如图10所示，向硅衬底3的背面注入氢离子而形成脆化层12。此外，并不限定于氢离子，也可以是惰性气体离子，或氢离子和惰性气体离子这两者。
然后，进行热处理后，在脆化层12上形成氢气的气泡。如图11所示，以该脆化层12为边界将硅衬底3的一部分剥离。
然后，如图12所示，通过磨削或蚀刻将硅衬底3的剩余部分和硅氧化膜4去除。此外，如果仅通过由CMP（Chemical MechanicalPolishing）等实现的磨削将全部层去除，则有时在露出的硅层5上发生缺陷。因此，优选硅氧化膜4是通过蚀刻去除的。
然后，如图13所示，在硅层5的背面形成杂质扩散层13和电极等。例如，通过杂质注入及局部激活而形成IGBT的集电极层，并进一步形成集电极电极。其结果，在硅层5上形成IGBT等纵向型半导体装置。
下面，对本实施方式的效果进行说明。在本实施方式中，通过将硅衬底3的一部分剥离而薄板化，能够减小导通电阻或热阻。并且，通过使SOI衬底6与绝缘性衬底10贴合，能够提高耐压性。其结果，能够提高半导体装置的性能。
另外，在本实施方式中，在使SOI衬底6与绝缘性衬底10贴合后将硅衬底3的一部分剥离。因此，由于绝缘性衬底10对形成有半导体元件8的薄硅层5进行支撑，因此，剥离后的装置的操作容易。并且，剥离掉的硅衬底3的那一部分能够再利用。相同地，形成SOI衬底6时剥离掉的硅衬底1的那一部分也能够再利用。并且，通过将预先形成有配线11的绝缘性衬底10贴合，由于没有导线配线，因此，能够省略后续工序。其结果，能够减少制造成本。
另外，如果对硅衬底3和硅氧化膜4全部进行磨削，则在硅层5的背面发生缺陷。对此，在本实施方式中，在将硅衬底3的一部分剥离后，通过磨削或蚀刻将硅衬底3的剩余部分和硅氧化膜4去除。由此，能够抑制硅层5的背面的缺陷。并且，能够在露出的硅层5的背面同时形成多个半导体元件8的杂质扩散层13及电极。由此，能够减少制造成本。
另外，在本实施方式中，通过电介质9将形成有多个半导体元件8的多个岛7绝缘分离。由此，由于能够消除半导体元件8之间的相互影响，因此能够提高耐压性。
另外，如果通过沟槽将多个半导体元件8分离，则有时由于沟槽深度的波动而无法可靠地分离。对此，在本实施方式中，通过将硅氧化膜4用作蚀刻阻挡层而进行的蚀刻，将硅层5分离为多个岛7。由此，能够可靠地将多个半导体元件8分离。
标号的说明
3硅衬底
4硅氧化膜
5硅层
6SOI衬底
8半导体元件
9电介质
10绝缘性衬底
11配线
12脆化层
13杂质扩散层

Claims (3)

1.一种半导体装置的制造方法，其特征在于，具有下述工序：
形成在硅衬底上隔着硅氧化膜而设置有硅层的SOI衬底的工序：
在所述硅层的表面形成多个半导体元件的工序；
在绝缘性衬底的表面形成配线的工序；
使所述SOI衬底和所述绝缘性衬底贴合，以将所述多个半导体元件和所述配线连接的工序；
在使所述SOI衬底和所述绝缘性衬底贴合后，向所述硅衬底注入氢离子和惰性气体离子中的至少一种而形成脆化层的工序；以及
以所述脆化层为边界将所述硅衬底的一部分剥离的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
还具有下述工序：
在将所述硅衬底的一部分剥离后，通过磨削或蚀刻将所述硅衬底的剩余部分和所述硅氧化膜去除的工序；以及
在将所述硅衬底及所述硅氧化膜去除后，在所述硅层的背面形成杂质扩散层的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
还具有下述工序：
通过将所述硅氧化膜用作蚀刻阻挡层而进行的蚀刻，使所述硅层分离为多个岛的工序；以及
在所述多个岛之间嵌入电介质的工序，
在所述多个岛上分别形成所述多个半导体元件。
CN201180071555.XA 2011-06-10 2011-06-10 半导体装置的制造方法 Pending CN103608896A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/063355 WO2012169060A1 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN103608896A true CN103608896A (zh) 2014-02-26

Family

ID=47295662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180071555.XA Pending CN103608896A (zh) 2011-06-10 2011-06-10 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20140199823A1 (zh)
KR (1) KR20140031362A (zh)
CN (1) CN103608896A (zh)
DE (1) DE112011104880T5 (zh)
WO (1) WO2012169060A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150027A (ja) 2019-03-11 2020-09-17 キオクシア株式会社 基板の分離方法、半導体記憶装置の製造方法、および基板分離装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219957A1 (en) * 1999-11-29 2003-11-27 Shin-Etsu Handotai Co., Ltd. Method for reclaiming delaminated wafer and reclaimed delaminated wafer
JP2006024940A (ja) * 2004-07-07 2006-01-26 Infineon Technologies Ag 層配置および層配置の製造方法
CN101308782A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 Soi衬底的制造方法、以及半导体装置的制造方法
CN101401195A (zh) * 2006-03-28 2009-04-01 夏普株式会社 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
JP2010003908A (ja) * 2008-06-20 2010-01-07 Seiko Epson Corp 薄膜デバイスの製造方法
JP2011071189A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077548A (ja) 1998-08-28 2000-03-14 Toshiba Corp 半導体装置及びその製造方法
JP2005303218A (ja) 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
WO2010098151A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法
JP2011003568A (ja) 2009-06-16 2011-01-06 Mitsumi Electric Co Ltd 半導体チップの製造方法
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219957A1 (en) * 1999-11-29 2003-11-27 Shin-Etsu Handotai Co., Ltd. Method for reclaiming delaminated wafer and reclaimed delaminated wafer
JP2006024940A (ja) * 2004-07-07 2006-01-26 Infineon Technologies Ag 層配置および層配置の製造方法
CN101401195A (zh) * 2006-03-28 2009-04-01 夏普株式会社 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
CN101308782A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 Soi衬底的制造方法、以及半导体装置的制造方法
JP2010003908A (ja) * 2008-06-20 2010-01-07 Seiko Epson Corp 薄膜デバイスの製造方法
JP2011071189A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20140199823A1 (en) 2014-07-17
KR20140031362A (ko) 2014-03-12
WO2012169060A1 (ja) 2012-12-13
DE112011104880T5 (de) 2013-11-14

Similar Documents

Publication Publication Date Title
US9818615B2 (en) Systems and methods for bidirectional device fabrication
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
KR20050044643A (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조방법
JP2012174956A (ja) 半導体装置の製造方法
CN117253790B (zh) Igbt器件的制作方法及igbt器件
CN107636806A (zh) 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
CN103748689A (zh) 半导体装置以及半导体装置的制造方法
CN111276542B (zh) 沟槽型mos器件及其制造方法
CN104979226B (zh) 一种铜的混合键合方法
CN107681000B (zh) 电子器件及其形成方法
KR100281907B1 (ko) 인텔리전트 전력 집적 회로 및 이를 제조하는 방법
CN107004578B (zh) 用于制造包括薄半导体晶圆的半导体器件的方法
US20160284589A1 (en) Layer Transfer Technology for Silicon Carbide
CN101911247A (zh) 半导体装置及其制造方法
JP2019501524A (ja) 絶縁体上半導体基板
CN103608896A (zh) 半导体装置的制造方法
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法
KR20090021833A (ko) Ｓｏｉ 웨이퍼의 제조방법
CN103839776A (zh) 半导体结构及其形成方法
WO2009153909A1 (ja) 半導体装置の製造方法及び半導体装置
CN109243975B (zh) 一种半导体器件的制造方法
JPWO2012169060A1 (ja) 半導体装置の製造方法
CN110767593A (zh) 一种半导体结构及其形成方法
EP3055884A1 (en) Systems and methods for bidirectional device fabrication
CN117253791A (zh) Igbt器件的制作方法及igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140226