CN103582824A - 接地丢失监控电路以及包括其的集成电路 - Google Patents

Abstract

参考电压丢失监控电路包括第一参考节点（51）和第二参考节点（52）。所述参考节点被布置为连接到电压参考（Vref）。第一连接设备（1）被布置为将所述第一参考节点连接到所述第二参考节点，并且包括被布置为允许电流从所述第一参考节点流向所述参考接地节点但反之不然的第一二极管（11）。所述第一二极管包括被连接为作为二极管操作的第一主晶体管（12）。第二连接设备（2）被布置为将所述第二参考节点连接到所述第一参考节点，并且包括被布置为允许电流从所述第二参考节点流向第一参考节点但反之不然的第二二极管（21）。所述第二二极管包括被连接为作为二极管操作的辅助晶体管（22）。每个所述第一和第二连接设备还分别包括与所述第一和第二连接设备的所述主晶体管镜像的辅助晶体管（14、24）。所述辅助晶体管包括被排列以耦合于诊断电路（90）的输出以用于向所述诊断电路传输表示各自参考节点上的参考电压的丢失的信号。

Description

接地丢失监控电路以及包括其的集成电路

技术领域

本发明涉及接地丢失监控电路、集成电路以及控制设备。

背景技术

安全相关的和其它重要的设备通常具有几个电压参考，即两个、三个或更多电压参考。其中特别重要的就是这样的设备对故障的耐受性，其可以影响这些电压参考中的任何一个，就像通过接地节点到接地的连接的丢失（称为“接地丢失”），诸如例如由于断开连接的键合线或另一个参考电压节点而通过集成电路的接地盘到外部接地。

电子设备的一些或全部可用电压参考节点可以被连接为使得电压参考节点都处于相同的电位，甚至在到用于特定节点的参考电压源的连接的丢失的情况下。例如，欧洲专利申请公开EP-0519156A公开了具有额外接地电路的输出驱动器的保护，用于在驱动器的参考节点和驱动器的接地之间的连接的丢失。在连接丢失的情况下，驱动器的参考节点和输出终端之间的附加路径被启用。该附加路径向参考节点提供输出终端处的电压并且因此避免驱动器功能失调。

发明内容

如所附权利要求中所描述的，本发明提供了接地丢失监控电路、集成电路以及控制设备。

本发明的具体实施例在从属权利要求中被陈述。

根据下文中描述的实施例，本发明的这些或其它方面将会很明显并且被阐述。

附图说明

参考附图，仅仅通过示例的方式，描述了本发明的进一步细节、方面和实施例将。在附图中，类似的符号被用于表示相同的或功能类似的元素。为了简便以及清晰，附图中的元素不一定按比例绘制。

图1示意性地示出了具有两个接地盘的接地丢失监控电路的实施例的第一示例的电路图。

图2示意性地示出了适合于图1的示例的接地丢失监控电路的实施例的第二示例的电路图。

图3a和3b示意性地示出了具有三个接地盘的接地丢失监控电路的实施例的示例。

图4示出了具有接地丢失监控电路的集成电路的示例的截面图。具体实施方式

由于本发明说明的实施例可能大部分是通过使用本领域技术人员所熟知的电子组件和电路实施的，所以细节不会在比认为理解以及认识本发明基本概念有必要的程度大的任何程度上进行解释，并且为了不混淆或偏离本发明的教导。

图1示出了接地丢失监控电路的示例。这样的电路可以尤其是但不仅仅用于电子设备中，例如其使用其中实现了接地丢失监控电路的集成电路。这样的电子设备可以例如是车辆控制器、电梯控制器、防火***或其它合适的电子设备。例如，当集成电路被嵌入在安全相关的或其他重要的***或功能的控制单元中的时候，一项有挑战性的任务就是保证所述集成电路中的接地链接的冗余。冗余的接地链接可以在控制器的PCB层级被提供以改进可靠性。为了获得冗余，集成电路或电子设备可以被提供有几个参考电压节点，这些节点被连接到外部参考电压源，例如在参考电压是接地的情况下被连接到接地。

所示出的监控电路的示例包括两个接地节点51和52，例如电源电压端子或控制单元的集成电路或印刷电路板（PCB）的插脚。接地节点51和52被布置为例如通过各自的引线键合70a和70b接收相同的参考电压Vref，例如接地电位，其中该引线键合一端附接到接地节点，在另一相对端附接到参考电位。显然，接地节点51、52可以以任何合适的方式被连接到参考电位。例如，当接地节点51、52是PCB的盘的时候，参考电压Vref可以通过连接到合适的外部参考电位的线束的电线被接收。

参考电压可以不同于电子电路的接地电位，并且术语“参考电压”尽管参照接地电位在示例中被阐述，但并不限于接地电位。此外，显然，在使用接地的示例中，也可以使用另一参考电压，除非不合适。

在图1和2所示出的示例中，第一连接设备1被布置为建立从第一接地节点51到第二接地节点52的连接。第一连接设备1可以如图所示包括被布置为允许电流通过第一接地路径10从所述第一接地节点51流向所述第二接地节点52但反之不然的第一二极管11。二极管11可以包括如图所示的被连接以作为第一二极管操作的主晶体管12。

主晶体管12可以例如是N型双极型晶体管，例如N型双极或场效应晶体管。双极型晶体管可以例如通过将集电极直接连接到基极被连接为作为二极管操作。FET晶体管可以例如是通过将栅极直接连接到漏极的方式被连接以起二极管的作用。在所示的示例中，二极管是保护静电放电的一部分，在接地节点上的ESD事件的情况下，例如在第一节点51上重定向电流到另一个接地节点，例如到第二节点52，并且将ESD电流从连接到已经被ESD击中的接地节点的电路移开。主晶体管12的电流能力被选择以便足以承受在电子设备操作的任何条件下通过第一接地节点51吸到接地的电流，即承受远远高于常规操作条件的电流尖峰信号，例如分别根据国际电子协会（IEC）、标准61000-4-2，和联合电子设备工程课程JESD22-A115A的中指定的***或机器模型ESD事件的ESD放电。

所述第一连接设备1可以还包括第一辅助晶体管14，该晶体管14与所述第一主晶体管12镜像。因此，在示例中所示的所述第一连接设备1包括电流镜。在所示的示例中，所述第一辅助晶体管是N型晶体管14，例如是NPN双极型晶体管或N沟道FET。在所示的示例中，第一次晶体管14的例如基极的控制端子被连接到所述第一主晶体管12的例如基极的控制端子。

第一辅助晶体管14的例如该示例中的集电极的输出端子可以耦合于诊断电路。例如，诊断电路90可以在集成电路之内或之外。在所示的示例中，辅助晶体管14被连接到微控制器电路90，并且具体地，第一晶体管14的电流端子（集电极）通过上拉电阻13被拉高到正电压Vcc并且被连接到微控制器电路90，其因而接收与通过第一辅助晶体管14的电流相对应的电压。

第二连接设备2被布置为建立从第二接地节点52到第一接地节点51的连接。所述设备2可以包括被布置为允许电流通过第二接地路径20从所述第二接地节点52流向所述第一接地节点51但反之不然的第二二极管21。二极管21可以例如像二极管11一样作为被连接以作为二极管操作的第二主晶体管22被实施，并且可以类似于二极管11被实施。

所述第二连接设备2还包括与第二主晶体管22镜像并且可以否则类似于第一辅助晶体管被实施的第二辅助晶体管24，并且如图所示具有端子，该端子通过上拉电阻13被拉高到电源电压Vcc电源，并且被连接到各自的诊断电路90。

所示的示例可以如下运行。在接地节点51和52中的一个上的参考电压的丢失（即接地丢失）的情况下，相应的连接设备1或2分别建立通过第一接地路径10或第二接地路径20在各自的接地节点51和另一个接地节点52之间的电流流。此外，相应的辅助晶体管14或24分别被激活，即变得导电并且提供与通过主晶体管的主电流成比例的辅助电流。辅助电流与主电流的比率可以是适合于特定实现的任何比率，例如在（含）1:50和1:100的范围中。辅助电流可以例如是被诊断电路检测到的最小电流。

例如，如果附接到节点52的电线70b被损坏或在一端断开连接，例如由于例如焊接断裂而从节点52断开连接，接地节点52的电压上升超过接地节点51的电压。当这些节点之间的电压差超过二极管21的阈值电压的时候，所述二极管21导通，即变得导电，并且由于节点51和52之间的电压差，电流流过二极管21。

激活可以被报告给诊断电路90。在所示的示例中，主电流触发由辅助电流生成的激活信号，并且更具体地说是分别由辅助晶体管14或24的电流端子、集电极（或漏极）驱动的。在辅助晶体管14或24的集电极处，由于上拉电阻13、23，电压处于常规状态中的逻辑高状态，以及辅助晶体管的非导电状态。然而，当辅助晶体管14或24导电的时候，辅助晶体管14或24的集电极的电压变成逻辑低状态。该电压通过端子和电路90之间的路径反馈给诊断电路，因此向诊断电路90提供了信号，该信号表明辅助晶体管14、24是导电的并且因此参考电压的丢失出现。

由于连接设备2，接地节点52的电压稳定在二极管21的前向压降周围，例如低于0.5伏。因此，接地节点52的电压不浮动而是提供了下降的但是对任何连接到接地节点的电路来说足够的接地散能能力。此外，镜像的晶体管，即所示的示例中的第二辅助晶体管24，提供信号，该信号通知诊断电路90有接地链接故障。结果，故障警告可以在***层级上生成，其指示某个保护已经缺失。通常，***操作仍有可能但是部分功能可以响应于来自晶体管24的信号而被禁用。

如图2所示的实施例的示例中所示的，可以提供至少一个主过滤器，该过滤器从提供给诊断电路90的信号中过滤某些不需要的分量。例如，由例如从电源线下方通过的车辆生成的高频信号可以被过滤。该过滤器也可以例如过滤ESD（静电放电）或电磁（EMC）尖峰信号使得其不触发辅助晶体管14、24。结果，可以避免由于电气尖峰信号或ESD放电的假警报。因此，足够强的ESD放电仍然可以触发由连接设备1、2的二极管11、21提供的ESD保护，但是不会引起在诊断电路90中出现的接地保护警报。在所示的示例中，R-C过滤器15、16和25、26分别被提供在主晶体管12或22以及相应的辅助晶体管14或24之间。R-C被排列和调整大小，使得在主晶体管12或22的传ESD触发的导电的情况下，由所述R-C过滤器造成的延迟使辅助14或24停留在截止状态。更具体地说，在这个示例中，RC过滤器15、25的电阻连接了辅助晶体管的控制端子，例如基极或栅极。控制端子被各自的电容器进一步连接到辅助晶体管的电流端子，例如发射极或源极。

如图2所示的，接地丢失监控***可能包括附属晶体管19和29中的一个，例如充当缓冲级的P型晶体管，其为防止假警报提供进一步的保护。

又如图2所示的，连接设备1和2中的至少一个可以进一步分别包括附属过滤器，例如R-C过滤器17、18或27、28，其被分别布置在辅助晶体管14、24的例如集电极或漏极的电流端子和附属晶体管19、29的控制端子之间。该附属过滤器被布置以过滤掉由电压参考的丢失或短持续的其它事件所引起的信号，所述短持续例如短于检测阈值时间段T的持续。在所示的示例中，附属过滤器是RC过滤器，该过滤器被调整大小和布置以使得具有小于预定阈值的时间的电压参考的丢失不触发附属晶体管19、29。因此，在包括所谓的微切口的任何电短时间干扰的情况下，在提供保护假警报的好的保护的同时，也可以改进接地丢失检测的精确度。

在所示的示例中，连接设备1和2中的至少一个可以包括EMC电容器71，位于主晶体管12、22的控制端子和电流端子之间，在所示的示例中，分别位于基极和发射器之间。所述EMC电容器71被布置和调整大小以便减小可能会影响电压参考的输入电尖峰信号的幅度。

参照图3a和3b，其中所示的示例包括被布置为连接到电压参考Vref的第三接地节点53。如所示，每个节点51-53都通过类似于图1或2中所示的连接设备3-6被连接到其它节点。在这个示例中，每个节点直接被连接到每个其它节点，因此确保了对于每个节点，参考电压的丢失可以被检测到并且对于每个节点，ESD影响可以被吸收。

更具体地说，在图3a和3b所示的示例中，第三连接设备3被提供在所述第二接地节点52和所述第三接地节点53之间，第四连接设备4被提供在所述第三接地节点53和所述第二接地节点52之间。第五连接设备5被提供在所述第三接地节点53和所述第一接地节点51之间，以及第六连接设备6被提供在所述第一接地节点51和所述第三接地节点53之间。这些进一步的保护电路3、4、5、6的细节没有在图3b中被示出，但是当然这些连接设备3、4、5和6可以展示参照图1和2已经在上面关于第一和第二连接设备1和2解释的变体和/或可选特征。

接地丢失监控电路可以以任何适合于具体实施的方式被实施。正如图4所示的，接地丢失监控电路可以例如在集成电路中被实施，该集成电路包括一个或多个管芯101、102，在这些管芯上提供电子电路，例如逻辑电路和/或模拟电路，并且被封装在相同的封装104中。这些管芯可以包括一个或多个接触盘，即被指定为提供管芯和管芯之外的（例如封装之外的）电子组件之间的互连的管芯的表面区域。例如，每个管芯可以具有接触盘或例如，只有一些管芯具有接触盘。该接触盘可以例如通过将键合线105的一端附接到各自的接触盘并且将该键合线105的另一端附接到封装104的引线103被连接，引线103延伸到封装的外部并且被暴露到外面。然后，该引线可以例如通过焊接在印刷电路板（PCB）200上被附接到电路径201以电连接到封装外部的期望的电子组件。如图4所示的，监控电路可以被提供在充当接地节点51、52的接触盘下方。例如，管芯可以具有其中提供有接触盘的表面层101，使得这些盘被暴露。所述管芯可以包括衬底102，其中一个或多个层位于表面层下方，监控电路的设备形成在这些表面层中，同时该设备位于接触盘下方。因此，可以减少管芯区域所需的量。

在前面的说明中，已经参照本发明的实施例的特定示例对本发明进行了描述。然而，很明显可以在不脱离所附权利要求中陈述的本发明的宽范范围的情况下做出各种修改和变化，因此这些不限于所示的具体的示例。

例如，本发明所描述的半导体衬底可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、硅晶绝缘体（SOI）、硅、单晶硅等等，以及上面的组合。

同样，本发明所讨论的连接可以是任何类型的连接，该连接适于例如通过中间设备从或向各自的节点、单元或设备传输信号。因此，除非暗示或另外说明，连接例如可以是直接连接或间接连接。连接可以在引用中被说明或描述为单一连接、多个连接、单向连接、或双向连接。然而,不同实施例可以改变连接的实现。例如,可以使用单独单向连接而不是双向连接,反之亦然。此外,多个连接可以被替换为串行地或以时间复用方式传输多个信号的单一连接。同样地,携带多个信号的单一连接可以被分离成各种不同的携带这些信号的子集的连接。因此,存在传输信号的许多选项。

虽然具体导电类型或电位极性已在示例中被描述，但是应了解导电类型和电位极性可以是相反的。

本发明所描述的每个信号可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下，所述信号是低有效，其中所述逻辑真状态对应于逻辑电平0。在正逻辑信号的情况下，所述信号是高有效，其中所述逻辑真状态对应于逻辑电平1。注意，本说发明所描述的任何信号可以被指定为负逻辑信号或正逻辑信号。因此，在替代实施例中，那些被描述为正逻辑信号的信号可以被实施为负逻辑信号，以及那些被描述为负逻辑信号的信号可以被实施为正逻辑信号。

为实现相同功能的组件的任何布置是有效地“相关联”使得所期望的功能得以实现。因此，为实现特定功能而在本发明中结合在一起的任何两个组件可以被看作彼此“相关联”使得所期望的功能得以实现，而与架构或中间组件无关。同样地，如此相关联的任何两个组件还可以被认为是彼此被“可操作连接”或“可操作耦合”以实现所期望的功能。

然而，其它修改、变化和替代也是可能的。说明书和附图相应地被认为是从说明性的而不是严格意义上来讲的。

在权利要求中，放置在括号之间的任何参考符号不应被解释为限定权利要求。词“包括”不排除然后在权利要求中列出的其他元素或步骤的存在。此外，本发明所用的“一”或“一个”被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释为暗示通过不定冠词“a”或“an”引入的其它权利要求元素限定的任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元素，所述权利元素不仅仅包括这样的元素。即使当同一权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。某些措施在相互不同的权利要求中被列举的事实并不表示这些措施的组合不能被用于获取优势。

Claims (13)

1.一种参考电压丢失监控电路，包括：

第一参考节点（51）和第二参考节点（52），所述参考节点被布置为连接到电压参考（Vref），

被布置为将所述第一参考节点连接到所述第二参考节点的第一连接设备（1），至少包括被布置为允许电流从所述第一参考节点流向所述参考接地节点但反之不然的第一二极管（11），所述第一二极管包括被连接为作为二极管操作的第一主晶体管（12），

被布置为将所述第二参考节点连接到所述第一参考节点的第二连接设备（2），至少包括被布置为允许电流从所述第二参考节点流向所述第一参考节点但反之不然的第二二极管（21），所述第二二极管包括被连接为作为二极管操作的第二主晶体管（22），

每个所述第一和第二连接设备还分别包括与所述第一和第二连接设备的主晶体管镜像的辅助晶体管（14、24），

所述辅助晶体管包括被布置为耦合于诊断电路（90）的输出，用于向所述诊断电路传输指示在各自的参考节点上的电压参考的丢失的信号。

2.根据权利要求1所述的监控电路，其中所述主晶体管是双极型晶体管，每个包括集电极、漏极以及基极，并且其中所述第一主晶体管（12）的所述集电极或所述漏极被连接到所述第一主晶体管（12）的所述基极，并且其中所述第二主晶体管（22）的所述集电极或所述漏极被连接到所述第二主晶体管（22）的所述基极。

3.根据权利要求1-2中的任何一项所述的监控电路，其中所述辅助晶体管和所述主晶体管每个包括一对电流端子和控制端子并且其中所述第一辅助晶体管的所述控制端子被连接到所述第一主晶体管的所述控制端子并且其中所述第二辅助晶体管的所述控制端子被连接到所述第二主晶体管的所述控制端子。

4.根据权利要求1-3中的任何一项所述的监控电路，进一步包括被放置在所述主晶体管（12、22）和所述辅助晶体管之间并且被布置为从由ESD放电或EMC尖峰信号导致的所述信号分量中进行过滤的主过滤器（15、16、25、26）。

5.根据权利要求1-4中的任何一项所述的监控电路，进一步包括包含连接到所述辅助晶体管（14、24）的附属晶体管（19、29）的缓冲级。

6.根据权利要求5所述的监控电路，其中所述辅助晶体管和所述附属晶体管都包括一对电流端子和控制端子，并且进一步包括被布置为从由比预定阈值持续时间短的持续时间的电压的丢失导致的所述信号分量进行过滤的附属过滤器（17、18、27、28）。

7.根据权利要求1-6中的任何一项所述的监控电路，其中每个所述主晶体管包括一对电流端子和控制端子，并且进一步包括被放置在所述主晶体管（12、22）的所述控制端子和电流端子之间并且被布置为减小输入电尖峰信号的幅度的EMC电容器（71）。

8.根据任何权利要求1-7中的任何一项所述的监控电路，其中所述主晶体管是N型晶体管。

9.根据权利要求7所述的监控电路，其中所述主N型晶体管是由N沟道FET晶体管、NPN双极晶体管组成的组中的一个。

10.根据权利要求1-9中的任何一项所述的监控电路，进一步包括要被连接到所述电压参考（Vref）的第三参考节点（53），其中第三连接设备（3）被布置在所述第二参考节点（52）和所述第三参考节点（53）之间，第四连接设备（4）被布置在所述第三参考节点（53）和所述第二参考节点（52）之间，第五连接设备（5）被布置在所述第三参考节点（53）和所述第一参考节点（51）之间，以及第六连接设备（6）被布置在所述第一参考节点（51）和所述第三参考节点（53）之间。

11.一种集成电路，包括根据前述权利要求中的任何一项所述的监控电路以及两个或更多个参考节点（51-53）。

12.根据权利要求11所述的集成电路，包括：带有表面层（101）的管芯（101、102），所述表面层（101）包括形成所述参考节点（51、52）的至少两个接触盘，所述接触盘能连接到所述管芯之外的电压源；以及位于所述表面层（101）下方的衬底（102），所述监控电路存在于所述衬底中并且位于所述接触路径下方。

13.一种控制设备，包括根据前述权利要求1-10中的任何一项所述的监控电路和诊断电路（90）。

Images