发明内容
针对相关技术中分布式基站的时延处理方式较为复杂且灵活性差的问题,本发明提供了一种延时处理方法及装置,以至少解决上述问题。
根据本发明的一个方面,提供了一种延时处理方法,包括:将载扇中一个基本帧周期中的一路AxC数据转换成M路AxC数据,其中,M为基站当前制式以及带宽所对应的所有载扇占用的AxC个数;对所述M路AxC数据中的每一路AxC数据分别配置第一延时系数,并按照所述第一延时系数进行延时补偿;将所述M路AxC数据转换成N路载扇数据,其中N为基站当前制式以及带宽所对应的载扇个数;对所述N路载扇数据中的每一路载扇数据分别配置第二延时系数,并按照所述第二延时系数进行延时补偿。
优选地,对所述M路AxC数据中的每一路AxC数据分别配置第一延时系数之前,还包括:将所述M路AxC数据分别存储在M个RAM中,其中,所述M个RAM的存储空间均不小于每一路AxC数据所需延时的最大值。
优选地,所述第一延时系数以chip为单位;所述第二延时系数以clk为单位,且所述第二延时系数不大于1个chip。
优选地,所述第一延时系数和所述第二延时系数通过以下方式获得:根据RRU上行和/或下行处理的延时参数计算光纤的延时;根据分布式基站总体的延时补偿要求,计算出每个AxC上行、下行各需要补偿的延时值:ΔT=α×T
c+β×T
clk,
其中,
表示向下取整,ΔT为所述延时值,Tc为chip的长度,Tclk为***要求的补偿精度下的时钟周期长度,α为所述第一延时系数,β为所述第二延时系数。
优选地,按照所述第一延时系数进行延时补偿之前,还包括:将所述第一延时系数通过信令或以太网方式报给RRU。
优选地,按照所述第二延时系数进行延时补偿之前,还包括:将所述第二延时系数通过信令或以太网方式报给RRU。
根据本发明的另一方面,提供了一种延时处理装置,包括:第一转换模块,用于将载扇中一个基本帧周期中的一路AxC数据转换成M路AxC数据,其中,M为基站当前制式以及带宽所对应的所有载扇占用的AxC个数;第一配置模块,用于对所述M路AxC数据中的每一路AxC数据分别配置第一延时系数,并按照所述第一延时系数进行延时补偿;第二转换模块,用于将所述M路AxC数据转换成N路载扇数据,其中N为基站当前制式以及带宽所对应的载扇个数;第二配置模块,用于对所述N路载扇数据中的每一路载扇数据分别配置第二延时系数,并按照所述第二延时系数进行延时补偿。
优选地,所述装置还包括:存储模块,用于将所述M路AxC数据分别存储在M个RAM中,其中,所述M个RAM的存储空间均不小于每一路AxC数据所需延时的最大值。
优选地,所述装置还包括:计算模块,用于根据RRU上行和/或下行处理的延时参数计算光纤的延时;根据分布式基站总体的延时补偿要求,计算出每个AxC上行、下行各需要补偿的延时值:ΔT=α×T
c+β×T
clk,
其中,
表示向下取整,ΔT为所述延时值,Tc为chip的长度,Tclk为***要求的补偿精度下的时钟周期长度,α为所述第一延时系数,β为所述第二延时系数。
优选地,所述装置还包括:发送模块,用于将所述第一延时系数和/或所述第二延时系数通过信令或以太网方式报给RRU。
通过本发明,采用将载扇中一个基本帧周期中的一路AxC数据转换成M路AxC数据,其中,M为基站当前制式以及带宽所对应的所有载扇占用的AxC个数;对M路AxC数据中的每一路AxC数据分别配置第一延时系数,并按照该第一延时系数进行延时补偿;将M路AxC数据转换成N路载扇数据,其中N为基站当前制式以及带宽所对应的载扇个数;对N路载扇数据中的每一路载扇数据分别配置第二延时系数,并按照该第二延时系数进行延时补偿的方式,解决了相关技术中分布式基站的时延处理方式较为复杂且灵活性差的问题,达到了无线通信***中载波同步的目地,节省了延时处理所消耗的资源,并且能兼容多种制式带宽,灵活性很强。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
在本实施例中提供了一种延时处理方法,图3是根据本发明实施例的延时处理方法的流程图,如图3所示,该方法包括如下步骤:
步骤S302,将载扇中一个基本帧周期中的一路AxC数据转换成M路AxC数据,其中,M为基站当前制式以及带宽所对应的所有载扇(也称为载波)占用的AxC个数;
步骤S304,对M路AxC数据中的每一路AxC数据分别配置第一延时系数,并按照该第一延时系数进行延时补偿;
步骤S306,将M路AxC数据转换成N路载扇数据,其中N为基站当前制式以及带宽所对应的载扇个数;
步骤S308,对N路载扇数据中的每一路载扇数据分别配置第二延时系数,并按照该第二延时系数进行延时补偿,其中,上述的M和N可以是自然数,例如,M和N均可以为1。
本实施例通过上述步骤,将载扇中一个基本帧周期中的一路AxC转换成M路的AxC,这样经过转换的每路AxC数据持续的时间周期均为一个基本帧周期的时长,统一对不同制式的AxC配置第一延时系数,进行粗延时补偿处理,然后再将该M路AxC数据转换成N路载扇数据,并统一对每一路载扇数据配置第二延时系数,进行细延时补偿处理,通过上述粗延时和细延时两步延时补偿处理,由于每个载波所使用的缓存都一致且不会很大,因此不必考虑制式和带宽的差异,并且提高了延时处理的精细度,达到了高精度的载波同步效果,从而无需区分不同带宽不同制式,解决了相关技术中分布式基站的时延处理方式较为复杂且灵活性差的问题,达到了无线通信***中载波同步的目地,节省了延时处理所消耗的资源,并且能兼容多种制式带宽,灵活性很强。
作为一种优选实施方式,在配置第一延时系数之前,还可以将M路AxC数据分别存储在M个随机存取存储器(Random Access Memory,简称为RAM,也称缓存)中,其中,M个缓存RAM的存储空间均不小于每一路AxC数据所需延时的最大值。通过这种方式,便于配置延时系数的实现,同时保证了AxC延时范围能够满足***的要求。
优选地,上述第一延时系数可以是以CPRI基本帧周期(chip)为单位。该方式可以应用于CPRI接口,如果在其他标准接口,也可以采用不同的基本帧周期为单位,同理,第二延时系数可以是以时钟周期(clk)为单位,该时钟周期的长度可以是***要求的补偿精度下的1个时钟周期长度了,且该第二延时系数可以不大于1个第一延时系数的单位(chip)。
作为一种优选实施方式,第一延时系数以及第二延时系数的配置方式可以如下:RRU可以将RRU上行、下行等处理延时通过控制字或信令方式或以太网方式上报给BBU,BBU根据相关延时参数,计算出光纤的延时(CPRI协议和IR协议都给出了延时参考模型以及光纤时延的计算方法),并根据整个分布式基站延时补偿要求,计算出每个AxC上行、下行各需要补偿的延时值,补偿的延时值ΔT可分为粗延时部分和细延时部分:ΔT=α×T
c+β×T
clk,
其中,
表示向下取整,Tc为CPRI基本帧周期chip的长度(1chip=1/3.84Ms),Tclk为***要求的补偿精度下的1个时钟周期长度。上述公式中α即为第一延时系数,β即为第二延时系数,BBU计算出α和/或β的值后,在BBU或RRU侧均可以进行延时补偿,而如果在RRU侧进行延时补偿,则可以将α和/或β的值由BBU通过信令或以太网方式报给RRU。
对应于上述方法,在本实施例中还提供了一种延时处理装置,该装置用于实现上述实施例及优选实施方式,已经进行过说明的不再赘述。如以下所使用的,术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现,但是硬件,或者软件和硬件的组合的实现也是可能并被构想的。
图4是根据本发明实施例的延时处理装置的结构框图,如图4所示,该装置包括:第一转换模块42、第一配置模块44、第二转换模块46以及第二配置模块48,下面对各个模块进行详细说明。
第一转换模块42,用于将载扇中一个基本帧周期中的一路天线载波AxC数据转换成M路AxC数据,其中,M为基站当前制式以及带宽所对应的所有载扇占用的AxC个数;
第一配置模块44,与第一转换模块42相连,用于对该M路AxC数据中的每一路AxC数据分别配置第一延时系数,并按照该第一延时系数进行延时补偿;
第二转换模块46,与第一配置模块44相连,用于将M路AxC数据转换成N路载扇数据,其中N为基站当前制式以及带宽所对应的载扇个数;
第二配置模块48,与第二转换模块46相连,用于对该N路载扇数据中的每一路载扇数据分别配置第二延时系数,并按照该第二延时系数进行延时补偿。
本实施例通过上述模块,第一转换模块42将载扇中一个基本帧周期中的一路AxC转换成M路的AxC,这样经过转换的每路AxC数据持续的时间周期均为一个基本帧周期的时长,第一配置模块44统一对不同制式的AxC配置第一延时系数,进行粗延时补偿处理,然后第二转换模块46再将该M路AxC数据转换成N路载扇数据,第二配置模块48统一对每一路载扇数据配置第二延时系数,进行细延时补偿处理,通过上述粗延时和细延时两步延时补偿处理,由于每个载波所使用的缓存都一致且不会很大,因此不必考虑制式和带宽的差异,并且提高了延时处理的精细度,达到了高精度的载波同步效果,从而无需区分不同带宽不同制式,解决了相关技术中分布式基站的时延处理方式较为复杂且灵活性差的问题,达到了无线通信***中载波同步的目地,节省了延时处理所消耗的资源,并且能兼容多种制式带宽,灵活性很强。
图5是根据本发明实施例的延时处理装置的优选结构框图一,如图5所示,该装置还可以包括:存储模块52,与转换模块42和第一配置模块44相连,用于将M路AxC数据分别存储在M个缓存RAM中,其中,M个缓存RAM的存储空间均不小于每一路AxC数据所需延时的最大值。
图6是根据本发明实施例的延时处理装置的优选结构框图二,如图6所示,该装置还可以包括:计算模块62,与第一配置模块44和第二配置模块48相连,用于根据RRU上行和/或下行处理的延时参数计算光纤的延时;根据分布式基站总体的延时补偿要求,计算出每个AxC上行、下行各需要补偿的延时值:ΔT=α×T
c+β×T
clk,
其中,
表示向下取整,ΔT为延时值,Tc为chip的长度,Tclk为***要求的补偿精度下的时钟周期长度,α为第一延时系数,β为第二延时系数。
图7是根据本发明实施例的延时处理装置的优选结构框图三,如图7所示,该装置还可以包括:发送模块72,与第一配置模块44和/或第二配置模块48相连,用于将第一延时系数和/或第二延时系数通过信令或以太网方式报给RRU。
下面结合优选实施例进行说明,以下优选实施例结合了上述实施例及其优选实施方式。
在本优选实施例中提供了一种分布式基站***中LTE、WCDMA、GSM、CDMA等多制式混模的载波延时实现的方法及装置。
考虑到CPRI协议没有提供LTE、WCDMA、GSM、CDMA等制式的载波延时实现方法。因此本优选实施例主要可以解决上述制式混模的载波延时问题,同时提供了在统一的架构上实现上述制式单模或混模的载波延时方法,进而对光纤时延补偿实现提供很好的解决方法。
本优选实施例分为以AxC为对象延时和以载波为对象延时两个部分,分粗延时和细延时两个步骤,粗延时以1chip为单位,细延时则可以达到1个clk(时钟周期)级。以chip为单位并以AxC为对象的延时,不用考虑分制式带宽进行处理,相对于分制式带宽后再进行延时的一般方法具有很好的灵活性和统一性。这种方式可以实现任意载波之间延时值互不相同的功能,具有很强的灵活性。
通过这种方式,可以兼容LTE、WCDMA、GSM、CDMA制式,在统一的架构上实现上述制式的单模或混模的载波延时,具有兼容性好、延时精度高、灵活性强、实现成本低等显著特点。
图8是根据本发明优选实施例的载波延时实现装置的结构框图,如图8所示,该装置可以包括3个模块。AxC控制单元可以用于实现AxC的提取和AxC延时控制;缓存单元可以用于实现对AxC的缓存;载波控制单元可以用于实现AxC到载波的映射,并进行载波的细延时。本优选实施例对LTE/WCDMA/GSM/CDMA进行载波延时的具体实现步骤如下:
步骤一:AxC控制单元以chip为周期将每个chip中的AxC提取出来,将1路的AxC数据转换成m路的AxC(每个chip中有m个AxC),这样经过转换的每路AxC数据持续的时间周期为1chip时间长。此外,AxC控制单元产生控制缓存单元的写控制,将AxC分别存放到缓存单元中。该单元再根据按AxC的粗延时配置系数(每个AxC对应一个配置系数),控制好对缓存单元中每个AxC的读取。由于不同AxC的延时配置可能不一样,因此每个AxC各自对应一个读缓存控制逻辑,从而实现对不同AxC的延时。这种粗延时以AxC为对象进行延时,以chip为单位,好处在于统一了不同制式的AxC延时处理,不用区分不同带宽制式,节省资源。
例如,对于LTE 5M带宽、GSM制式与WCDMA制式混模情况,第1路AxC数据属于WCDMA,第2路数据为GSM数据,第3路AxC为LTE 5M带宽数据,第4路AxC为LTE 5M带宽数据。这时第1路AxC数据配置一个粗延时系数n1,第2路AxC数据配置一个粗延时系数n2,第3路AxC数据配置一个粗延时系数n3,第4路AxC数据配置一个粗延时系数n4。对于第1路AxC,AxC控制单元产生控制第1路缓存单元的写控制,将第1路AxC数据存放到缓存中,再等待n1*Tc时间后将第1路数据读出,这样完成了第1路AxC数据的粗延时处理。第2路、第3路、第4路AxC数据的粗延时处理与之类似。
步骤二:缓存单元实现对m个AxC的缓存,用于对AxC进行延时。缓存单元可使用m个RAM实现,每个AxC对应一个缓存RAM,每个RAM大小按照AxC需要延时的最大值进行设计,保证AxC延时范围满足***要求。
步骤三:载波控制单元实现AxC到载波(carrier)的映射,将AxC中属于同一载波的数据提取出来并打成串行输出,输出n路载波,然后对每个载波分别进行以时钟周期clk为延时单位的细调,每路载波对应有一个细延时配置系数。每个载波的细延时配置值最大为1个chip的时长单位,因此载波控制单元中每个载波所使用的缓存都一致且不会很大,不必考虑制式和带宽的差异。
例如,对于LTE 5M带宽、GSM制式与WCDMA制式混模情况,第1路AxC数据属于WCDMA,第2路数据为GSM数据,第3路AxC为LTE 5M带宽数据,第4路AxC为LTE 5M带宽数据,其中第3路AxC和第4路AxC数据属于LTE 5M同一个载波。这时第1路AxC映射到GSM第1个载波,其配置一个细延时系数m1,第2路AxC映射到WCDMA第1个载波,其配置一个细延时系数m2,第3路AxC和第4路AxC映射到LTE 5M第1个载波,其配置一个细延时系数m3。对于GSM第1个载波的处理,载波控制单元产生控制GSM第1个载波的缓存的写控制,将GSM第1个载波存放到缓存中,再等待m1*Tclk时间后将GSM第1个载波数据读出,这样完成了GSM第1个载波数据的细延时处理。WCDMA第一个载波、LTE 5M第一个载波的数据的细延时处理与之类似。
其中,RRU可以将RRU上行、下行等处理延时通过控制字或信令方式或以太网方式上报给BBU,BBU根据相关延时参数,计算出光纤的延时(CPRI协议和IR协议都给出了延时参考模型以及光纤时延的计算方法),并根据整个分布式基站延时补偿要求,计算出每个AxC上行、下行各需要补偿的延时值,补偿的延时值ΔT可分为粗延时部分和细延时部分:ΔT=α×T
c+β×T
clk,
其中,
表示向下取整,Tc为CPRI基本帧周期chip的长度(1chip=1/3.84M s),Tclk为***要求的补偿精度下的1个时钟周期长度。其中α即为第一延时系数,β即为第二延时系数,BBU计算出α和/或β的值后,在BBU或RRU侧均可以进行延时补偿,而如果在RRU侧进行延时补偿,则可以将α和/或β的值由BBU通过信令或以太网方式报给RRU。
对于上述公式的使用,计算得到第一延时系数和第二延时系数:
举例说明如下,还是以步骤1和步骤2中的例子,对于LTE 5M带宽、GSM制式与WCDMA制式混模情况,第1路AxC数据属于WCDMA的一个载波,第2路AxC数据为GSM数据的一个载波,第3路AxC为LTE 5M带宽数据,第4路AxC为LTE 5M带宽数据,其中第3路AxC和第4路AxC数据属于LTE 5M同一个载波。BBU计算得到WCDMA需要补偿的延时值为ΔT1,GSM需要补偿的延时值为ΔT2,LTE5M需要补偿的延时值为ΔT3,根据上述公式,代具体的数据可以计算得到:第1路AxC数据补偿的粗延时系数为
WCDMA第一路载波细延时系数为
第2路AxC数据补偿的粗延时系数为
GSM第一路载波细延时系数为
第3路AxC数据和第4路补偿的粗延时系数为
LTE 5M的第一路载波细延时系数为
这种载波延时实现方法和装置通过对AxC的粗延时和对载波的细延时,最终实现对LTE、WCDMA、GSM、CDMA等多制式的载波延时,可达到无线通信***中小区载波同步的目地。
在另外一个实施例中,还提供了一种软件,该软件用于执行上述实施例及优选实施例中描述的技术方案。
在另外一个实施例中,还提供了一种存储介质,该存储介质中存储有上述软件,该存储介质包括但不限于光盘、软盘、硬盘、可擦写存储器等。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。