CN108738035B - 一种多制式基带芯片的数据处理方法及装置、处理设备 - Google Patents

一种多制式基带芯片的数据处理方法及装置、处理设备 Download PDF

Info

Publication number
CN108738035B
CN108738035B CN201710241639.2A CN201710241639A CN108738035B CN 108738035 B CN108738035 B CN 108738035B CN 201710241639 A CN201710241639 A CN 201710241639A CN 108738035 B CN108738035 B CN 108738035B
Authority
CN
China
Prior art keywords
data
sdm
processing
control parameter
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710241639.2A
Other languages
English (en)
Other versions
CN108738035A (zh
Inventor
刘万江
刘新良
李晓莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201710241639.2A priority Critical patent/CN108738035B/zh
Publication of CN108738035A publication Critical patent/CN108738035A/zh
Application granted granted Critical
Publication of CN108738035B publication Critical patent/CN108738035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0803—Configuration setting
    • H04L41/0823—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability
    • H04L41/0826—Configuration setting characterised by the purposes of a change of settings, e.g. optimising configuration for enhancing reliability for reduction of network costs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/10—Access point devices adapted for operation in multiple networks, e.g. multi-mode access points

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种多制式基带芯片的数据处理方法及装置、处理设备，所述方法包括：获取待处理的数据，并确定所述待处理的数据的制式类型；如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过FFT加速器对所述符号级处理的过程进行加速；如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。

Description

一种多制式基带芯片的数据处理方法及装置、处理设备
技术领域
本发明涉及移动通信技术领域，尤其涉及一种基于多核簇群结构的多制式基带芯片的数据处理方法及装置、处理设备。
背景技术
随着无线通讯技术的不断发展，在用户数据速率、***容量、基站处理延时和基带板的集成度等方面上提出了更高的要求。目前各大运营商都存在多种通信制式并存的现状，并将长期存在，运营商普遍采用基站机柜插不同制式的基带板卡来实现一体化基站的模式，造成基站机房建设支出巨大，运维成本非常高。运营商希望通信设备商提供的基站设备能够支持2G/3G/4G平滑升级共存，机柜小型化绿色低功耗，以减少设备投资，降低运维成本。
然而，对于硬件芯片，规模越大，其复杂度也越高，合理的芯片架构和***方案，是满足芯片的性能和竞争力领先的关键，现存技术存在瓶颈，尤其是更高的***容量，更小的数据处理延时，特别是长期演进(LTE，Long Term Evolution)制式下多用户高速数据的低延时处理要求是目前基带芯片亟待解决的难题。
发明内容
为解决上述技术问题，本发明实施例提供了一种多制式基带芯片的数据处理方法及装置、处理设备，能够满足高集成度、高性能的多制式基带数据要求。
本发明实施例提供的多制式基带芯片的数据处理方法，其包括：
获取待处理的数据，并确定所述待处理的数据的制式类型；
如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过FFT加速器对所述符号级处理的过程进行加速；
如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。
本发明实施例中，所述方法还包括：
如果所述待处理的数据为第三制式数据，则通过xDSP和ANTP对所述第三制式数据进行解调调制处理。
本发明实施例中，所述获取待处理的数据，包括：
判断所述待处理的数据是否位于本簇群的SDM中；
如果所述待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取所述待处理的数据；
如果所述待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取所述待处理的数据。
本发明实施例中，在所述第一制式数据为第一制式下行数据的情况下，所述通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，包括：
通用直接存储器存取模块GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
BLA获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
ANTP获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给射频拉远单元RRU完成天线接口处理。
本发明实施例中，在所述第一制式数据为第一制式上行数据的情况下，所述通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，包括：
ANTP获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
BLA获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
GDMA从所述SDM中将数据发送至外部存储模块进行媒体访问控制MAC级处理。
本发明实施例中，在所述第二制式数据为第二制式下行数据的情况下，所述通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理，包括：
GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
BLA获取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
UMTS加速器获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
ANTP获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，在所述第二制式数据为第二制式上行数据的情况下，所述通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理，包括：
ANTP获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
UMTS加速器获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
BLA获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，在所述第三制式数据为第三制式下行数据的情况下，所述通过xDSP和ANTP对所述第三制式数据进行解调调制处理，包括：
xDSP从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；
ANTP获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，在所述第三制式数据为第三制式上行数据的情况下，所述通过xDSP和ANTP对所述第三制式数据进行解调调制处理，包括：
ANTP获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；
xDSP对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
本发明实施例提供的多制式基带芯片的数据处理装置，包括：
获取单元，用于获取待处理的数据；
确定单元，用于确定所述待处理的数据的制式类型；
第一处理单元，用于如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过快速傅里叶变换FFT加速器对所述符号级处理的过程进行加速；
第二处理单元，用于如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。
本发明实施例中，所述装置还包括：
第三处理单元，用于如果所述待处理的数据为第三制式数据，则通过xDSP和ANTP对所述第三制式数据进行解调调制处理。
本发明实施例中，所述获取单元，具体用于：判断所述待处理的数据是否位于本簇群的SDM中；如果所述待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取所述待处理的数据；如果所述待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取所述待处理的数据。
本发明实施例中，所述第一处理单元包括：
第一下行处理子单元，用于通过GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；BLA获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；ANTP获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述第一处理单元包括：
第一上行处理子单元，用于通过ANTP获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；BLA获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；通用GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述第二处理单元包括：
第二下行处理子单元，用于通过GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；BLA获取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；UMTS加速器获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；ANTP获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述第二处理单元包括：
第二上行处理子单元，用于通过ANTP获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；UMTS加速器获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；BLA获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述第三处理单元包括：
第三下行处理子单元，用于通过xDSP从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；ANTP获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述第三处理单元包括：
第三上行处理子单元，用于通过ANTP获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；xDSP对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
本发明实施例提供的处理设备包括：BLA、至少一个簇群、UMTS加速器、***总线；其中，所述BLA、所述至少一个簇群、所述UMTS加速器均与所述***总线连接；
所述BLA，用于从所述簇群中获取待处理的数据，并对第一制式数据进行比特级处理，或者对第二制式数据进行比特级处理；
所述簇群包括：xDSP、FFT加速器；其中，所述xDSP用于对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过所述FFT加速器对所述符号级处理的过程进行加速；
所述UMTS加速器，用于对所述第二制式数据进行符号级处理。
本发明实施例中，所述簇群还包括SDM；
如果待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取待处理的数据；
如果待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取待处理的数据。
本发明实施例中，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接，所述SDM分别与所述xDSP、FFT加速器连接；
所述GDMA，用于将待发送的数据存储至簇群中的SDM中；
所述BLA，用于获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述xDSP，用于基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述ANTP，用于获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接，所述SDM分别与所述xDSP、FFT加速器连接；
所述ANTP，用于获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
所述xDSP，用于基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述BLA，用于获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述GDMA，用于从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接；
所述GDMA，用于将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
所述BLA，用于取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述UMTS加速器，用于获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述ANTP，用于获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接；
所述ANTP，用于获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
所述UMTS加速器，用于获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述BLA，用于获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述GDMA，用于从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述处理设备还包括ANTP，所述ANTP与所述***总线连接；所述簇群还包括SDM；
所述xDSP，还用于从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；
所述ANTP，还用于获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述处理设备还包括ANTP，所述ANTP与所述***总线连接；所述簇群还包括SDM；
所述ANTP，还用于获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；
所述xDSP，还用于对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
本发明实施例的技术方案中，获取待处理的数据，并确定所述待处理的数据的制式类型；如果所述待处理的数据为第一制式数据，则通过比特级处理加速模块BLA对所述第一制式数据进行比特级处理，通过增强型数字处理器xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过快速傅里叶变换FFT加速器对所述符号级处理的过程进行加速；如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。本发明实施例采用的xDSP多核簇群结构，是一种高集成度、高灵活性的多模ASIC内嵌高性能xDSP方案，支持频分双工LTE(FDD-LTE，Time Division Duplexing-LTE)、时分双工LTE(TDD-LTE，TimeDivision Duplexing-LTE)、通用移动通信***(UMTS，Universal MobileTelecommunication System)、时分同步码分多址(TD-SCDMA，Time Division-SynchronousCode Division Multiple Access)、全球移动通信***(GSM，Global System for MobileCommunications)等5种多制式共存的单芯片软基带处理芯片，从包含加速功能和核心数据存储功能的先进的增强型数字信号处理器(xDSP，X Digital Signal Process)簇群结构，基带数据处理流程的特点和集成多基带物理层加速器单元，以及各加速与多核的配合方式来看，产品性能、功能有巨大的提高和改善，作为无线基带产品的关键支撑产品，较现有技术来讲，具有高性能，低延时的特点，能够降低成本，提高***容量、减少基站处理延时，更加满足匹配高端运营商对未来技术演进升级需求。
附图说明
附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本发明实施例的多制式基带芯片的总体结构图；
图2为本发明实施例的多核簇群结构图；
图3为本发明实施例的多制式基带芯片的数据处理方法的流程图；
图4为本发明实施例的LTE下行数据处理流程图；
图5为本发明实施例的LTE上行数据处理流程图；
图6为本发明实施例的UMTS-WCDMA/TD-SCDMA下行数据处理流程图；
图7为本发明实施例的UMTS-WCDMA/TD-SCDMA上行数据处理流程图；
图8为本发明实施例的GSM下行数据处理流程图；
图9为本发明实施例的GSM上行数据处理流程图；
图10为本发明实施例的多制式基带芯片的数据处理装置的结构组成示意图；
图11为本发明实施例的处理设备的结构组成示意图。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。
为了便于理解本发明实施例的技术方案，现将本发明实施例涉及到的术语或缩略语的中英文释义解释如下：
GSM，Global System for Mobile Communications，全球移动通信***；
UMTS，Universal Mobile Telecommunication System，通用移动通信***；
LTE，Long Term Evolution，无线通信协议的长期演进；
TDD-LTE，Time Division Duplexing-LTE，时分双工LTE；
FDD-LTE，Frequency Division Duplexing-LTE，频分双工LTE；
TD-SCDMA，Time Division-Synchronous Code Division Multiple Access，时分同步码分多址；
OFDM，Orthogonal Frequency Division Multiplexing，正交频分多路复用技术；
PRACH，Physical Random Access Channel，物理随机接入信道；
RRU，Radio Remote Unit，射频拉远单元；
SOC，system-on-a-Chip，片上***；
AMBA，Advanced Microcontroller Bus Architecture，先进总线架构；
xDSP，X Digital Signal Process，先进的增强型数字信号处理器；
COD，Cluster of DSPs，xDSP簇群；
Crossbar，互联互通总线矩阵；
CRM，Clock and Reset Module，时钟复位模块；
GDMA，General direct memory access，通用直接存储器存取模块；
PDMA，Program direct memory access，程序直接存储器存取模块；
DDMA，Data direct memory access，数据直接存储器存取模块；
SVS，static voltage supervise，静态电压调整管理模块；
SPM，Share Program Memory，共享程序存储单元；
SDM，Share Data Memory，共享数据存储单元；
GDP，General Data Port，通用数据端口；
GPP，General Program Port，通用程序端口；
FEP，Fast Exclusive Port，快速专用数据端口；
IDM，Internal Data Memory，内部数据存储单元；
IPM，Internal Program Memory，内部程序存储单元；
ANTP，Antenna Process，天线处理模块；
BLA，Bit Level Accelerator，比特级处理加速器；
FFT，Fast Fourier Transform，FFT加速器处理单元；
UMTS-DLC，UMTS-Down Link Chip，UMTS加速器下行码片级处理模块；
UMTS-IC，UMTS-Interference Cancel，UMTS加速器干扰抵消处理模块；
UMTS DD，UMTS-Data Demodulate，UMTS加速器数据解调单元；
UMTS-CD，UMTS-Control Demodulate，UMTS加速器上行控制信道码片级处理单元；
UMTS-PD，UMTS-Preamble Detector，UMTS加速器前导检测处理单元；
UMTS-PM，UMTS-Path Monitor，UMTS加速器多径搜索处理单元；
ICU，Interrupt Control Unit，中断控制单元。
对于多制式基带芯片高性能，低延时的更高要求，本发明实施例提出一种基于多核簇群结构的多制式基带芯片的数据处理方法及装置，利用芯片集成的专用加速器和核上的内嵌软件协作分工，共同完成混合制式上下行TDD-LTE、FDD-LTE、UMTS、TD-SCDMA、GSM的所有基带功能。
图1为本发明实施例的多制式基带芯片的总体结构图，本发明实施例的多核簇群结构的多制式基带芯片基于***芯片SOC设计技术，如图1所示，包括：Crossbar，所述Crossbar连接CRM、至少一个COD、基带物理层加速器和各外设模块，提供程序加载、数据访问及配置通路的并发全互联数据和控制交互通路。芯片内部的功能模块通过Crossbar连接在一起，在GDMA控制器、ICU、通用定时器等协作下，完成基带物理层各种处理功能。以下对多制式基带芯片内的各个模块分别进行说明：
1)Crossbar，基于AMBA总线协议架构，包括多个m×n维的矩阵阵列Crossbar，和不同类型总线转换桥，实现各互联设备的互联互通。
2)CRM，负责管理各功能所需的时钟和复位，还包括温度监控模块、SVS管理模块、总线监控模块、BOOT管理模块等。与整个芯片大***保持独立，通过一个简单可靠的访问接口与SOC大***交互。
如上所述的SVS管理是指一种静态电压调整手段，用于降低芯片整体功耗。在满足性能的前提下，对于不同工艺分布的芯片(快片、慢片等)施以不同的电压。
如上所述的总线监控是一种调试手段，捕捉符合触发条件的芯片内部AXI总线的端点或重要节点的AXI总线的握手情况、带宽统计等总线信息。
如上所述的BOOT管理是指芯片上电复位后，时钟复位正常后，对处理器复位释放后，配置处理器从芯片指定的位置执行初始化程序的过程。
3)COD是指处理器簇群***，包括xDSP、SPM、SDM、PDMA、DDMA、FFT加速器、总线矩阵和AXI2AXI/AXI2APB配置桥。
如上所述的xDSP是指处理器簇群中先进增强型的DSP核，提供一个通用数据访问接口GDP，可以访问全芯片地址空间。提供一个快速专用数据访问接口FEP，可以访问SDM的共享数据存储空间。提供一个通用程序访问接口GPP，可以访问全芯片地址空间。
如上所述的SPM是指当前处理器簇的共享程序存储模块，用来存储xDSP核程序指令，所述的SDM是指当前处理器簇的共享数据存储模块，用来存储xDSP核程序数据，和核心基带数据。
如上所述的PDMA主要是协助xDSP核完成xDSP核内部程序空间IPM与外部共享程序存储空间的数据搬移。所述的DDMA主要是协助xDSP核完成xDSP核内部程序空间IDM与外部共享程序存储空间的数据搬移。
4)基带物理层加速器，为高性能，支持多用户数据业务并行处理的单元，能够在规模上进行扩展，满足更高性能的需求，包括以下模块：
ANTP：天线接口子***，主要提供光口和内部xDSP核以及硬件加速器之间的数据交互功能，并且接收外部CPU的数据配置信息以及向CPU上报等功能。
BLA：完成LTE/UMTS/TD-SCDMA等3种制式的业务信道上下行比特级处理功能。
FFT加速器：FFT加速器主要协助xDSP核实现LTE天线数据的OFDM符号解调调制处理功能以及PRACH相关处理功能，还支持通用FFT/IFFT变换功能。
UMTS加速器：包括UMTS-DLC子模块：完成UMTS下行码片级处理。包括UMTS-IC子模块：完成UMTS的干扰消除处理。包括UMTS-DD子模块：完成UMTS的业务信道解调处理。包括UMTS-CD子模块：完成UMTS上行控制信道码片级解调处理。包括UMTS-PD子模块：完成UMTS上行前导检测处理。包括UMTS-PM子模块：完成UMTS上行多径搜索处理。
5)芯片外部接口，包括DDR接口，由专用加速器和xDSP共同使用。包括基带处理的天线数据流由天线接口子***(ANTP)收发，通过高速Serdes与外部连接。包括SRIO/PCIe接口，主要用于芯片级联，增强芯片的处理能力。包括Extern CPU接口，主要用于***的配置，增强本芯片的灵活性。
6)GDMA，在整个芯片***中，代替处理器进行***设备和存储器之间的高速数据传输，减轻处理器的负担，该控制器连接在AMBA***总线上，负责AMBA架构的SOC***数据搬运，其特征如下：搭载n个独立的DMA通道，支持链式传输，支持多维传输，支持高效的读写并行传输。
7)ICU，提供xDSP核之间，以及xDSP与外部CPU之间的核间通信处理单元，为每个xDSP核提供1个深度为d1的outbox，为每个簇群提供一个共享的深度为d2的inbox，为外部CPU提供1个深度为d3的INBOX和1个消息到来中断及1个溢出错误中断。
本发明实施例提供了一套时钟复位与boot流程：芯片外部输入主时钟，包含差分时钟和频率可变的单端时钟，除了给CRM模块使用的时钟，PLL的输入时钟及各个serdes部分的参考时钟外；其它内部时钟都是可配置关断的。芯片内部使用多个PLL IP用来从参考时钟产生内部高频时钟。
通过芯片外部复位preset_n信号控制CRM模块的复位，其它加速器，IP/PLL/xDSP核等的复位通过CRM内部可配置的寄存器进行控制。默认情况，除CRM外，其它加速器，IP/PLL/xDSP核等都处于复位状态。等CRM完成复位后，由CRM内部的软体对其它加速器,IP/PLL/xDSP核等进行逐步释放。
芯片复位后，由CRM软件进行xDSP的BOOT，具体流程如下：
1.将xDSP程序指令加载到指令空间(包括IDM，SDM，DDR)；
2.将xDSP程序数据加载到数据空间(包括IDM，SDM，DDR)；
3.配置对应xDSP的***控制器中的BOOT_VECTOR寄存器为用户期望的程序启动地址；
4.配置时钟复位模块中对应xDSP复位寄存器，同时释放xDSP的所有软复位。
5.配置对应xDSP的BOOT控制寄存器控制对应xDSP启动所需的BOOT信号，xDSP便从用户期望的启动地址进行BOOT。
本发明实施例的所述的多核簇群结构的处理***，是基于***芯片SOC设计技术的一种异构簇群链式结构，与现有技术不同之处在于，本发明实施例不仅包括多个xDSP，协同处理聚类数据，而且包括FFT加速器，配合xDSP进行数据的加速功能，也包括核心数据共享存储单元SDM。从理论上讲，矩阵阵列的维度可以无限增加，但实际上，当矩阵阵列的维度不断增加时，设备通过矩阵互联互通时的效率会降低，总线路径延时会延长，容易造成总线死锁等问题。一般地，各矩阵阵列的维度小于等于e，能够有效避免以上问题。本发明所述的多核簇群中的多个xDSP可并行处理相同聚类的多小区数据，多核簇群个数y受总线矩阵阵列可用维度影响，当xDSP核需要处理更多本簇外小区数据时，可通过GDP接口访问其它簇群SDM空间，处理小区切换，多天线合并等基带业务。所述的FFT加速器主要协助xDSP实现LTE天线数据的OFDM符号解调调制处理功能以及PRACH相关处理功能，支持通用FFT、IFFT变换功能，为xDSP的数据解调处理起到非常重要的加速作用。所述的SDM用来存储需要低延时处理的核心数据，不需要经过总线Crossbar，xDSP便能够以最短访问路径和时延进行处理，以减少由于经过总线矩阵导致的数据传输时延。
图2为本发明实施例的多核簇群结构图，如图2所示，本发明提供COD包括xDSP、SPM、SDM、PDMA、DDMA、总线矩阵和AXI2AXI/AXI2APB配置桥、和FFT加速器。
本发明提供的xDSP支持如下主要接口和功能：
1.提供一个通用数据访问接口GDP，用来进行数据的访问，指令数据可配置在本簇SDM中，也可以配置在其它簇SDM中或DDR中，在灵活的配置和调度下，能够最大性能的提高xDSP资源在解调不同数据的利用率。
2.提供一个通用程序访问接口GPP，用来访问指令的访问，指令数据可配置在本簇群SPM中，也可以配置在其它簇群SPM中或DDR中。
3.提供一个快速专用数据访问接口FEP，仅可以访问本簇群SDM空间，用来快速处理SDM存储的数据，特别是同一小区的天线数据能够在最小延时条件下进行处理。
4.提供一个PDMA，能够通过GPP接口，进行指令在IPM与SPM/DDR中数据的搬运。
5.提供一个DDMA，能够通过GDP/FEP接口，进行数据在IDM与SDM/DDR中数据的搬运。
6.集成自研的FFT加速器，能够为xDSP的数据解调处理起到重要的加速作用，尤其是协助xDSP实现LTE天线数据的OFDM符号解调调制处理功能以及PRACH相关处理功能，支持通用FFT、IFFT变换功能，能够满足LTE数据最优的延时性能。
7.集成核心数据存储单元SDM，能够为xDSP的解调处理核心基带数据提供最短的路径损耗和时延要求。非核心数据存储在外部DDR中，不占用xDSP簇内资源，能够容忍一定的时延。
8.如图2所示，①②③④分别表示ICU、SDM、PDM、FFT加速器的参数配置接口。
图3为本发明实施例的多制式基带芯片的数据处理方法的流程图，如图3所示，所述方法包括：
步骤301：获取待处理的数据，并确定所述待处理的数据的制式类型。
所述获取待处理的数据，包括：
判断所述待处理的数据是否位于本簇群的SDM中；
如果所述待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取所述待处理的数据；
如果所述待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取所述待处理的数据。
步骤302：如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过FFT加速器对所述符号级处理的过程进行加速。
第一制式数据是指：LTE制式数据。
在所述第一制式数据为第一制式下行数据的情况下，所述通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，包括：
GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
BLA获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
ANTP获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
在所述第一制式数据为第一制式上行数据的情况下，所述通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，包括：
ANTP获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
BLA获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
GDMA从所述SDM中将数据发送至外部存储模块进行媒体访问控制MAC级处理。
步骤303：如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。
第二制式数据是指：UMTS-WCDMA/TD-SCDMA制式数据。
在所述第二制式数据为第二制式下行数据的情况下，所述通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理，包括：
GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
BLA获取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
UMTS加速器获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
ANTP获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
在所述第二制式数据为第二制式上行数据的情况下，所述通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理，包括：
ANTP获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
UMTS加速器获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
BLA获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
此外，本发明实施例的方法还包括：如果所述待处理的数据为第三制式数据，则通过xDSP和天线处理模块ANTP对所述第三制式数据进行解调调制处理。
第三制式数据是指：GSM制式数据。
在所述第三制式数据为第三制式下行数据的情况下，所述通过xDSP和ANTP对所述第三制式数据进行解调调制处理，包括：
xDSP从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；
ANTP获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
在所述第三制式数据为第三制式上行数据的情况下，所述通过xDSP和ANTP对所述第三制式数据进行解调调制处理，包括：
ANTP获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；
xDSP对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
下面结合具体应用场景对本发明实施例的技术方案作进一步详细描述。
实施例一
图4为本发明实施例的LTE下行数据处理流程图，包括基带原始天线数据、符号数据和比特数据在芯片的处理过程。如图4所示，包括如下步骤：
步骤401：GDMA从外部DDR中将需要下行发送的MAC层处理结果搬到SDM；
步骤402：BLA在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，完成对这些数据的bit level downlink处理，处理完毕后写回至SDM存储；
步骤403：xDSP在簇内FFT加速器的辅助完成对下行数据的symbol leveldownlink处理，处理完毕后写回至SDM存储；
步骤404：ANTP在xDSP的配合下，从SDM或IDM中获取控制参数或者接受xDSP的配置，从SDM存储中取出数据，处理完毕后通过ANTP中的CPRI接口发送给RRU完成天线接口处理。
图5为本发明实施例的LTE上行数据处理流程图，包括基带原始天线数据、符号数据和比特数据在芯片的处理过程。如图5所示，包括如下步骤：
步骤501：ANTP在xDSP的配合下,从SDM或IDM中获取控制参数，或者接受xDSP的配置，将从通过ANTP中的CPRI接口接收的数据处理完毕后，写入SDM存储中完成天线接口处理；
步骤502：xDSP在簇内FFT加速器的辅助下，完成对上行数据的symbol leveluplink处理，处理完毕后写回至SDM存储；
步骤503：BLA在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，完成对这些数据的bit level uplink处理；
步骤504：GDMA从SDM中将需要上行接收到的数据搬移到外部DDR进行MAC及以上level的处理。
实施例二
图6为本发明实施例的UMTS-WCDMA/TD-SCDMA下行数据处理流程图，包括基带原始天线数据、符号数据和比特数据在芯片的处理过程。如图6所示，包括如下步骤：
步骤601：GDMA从外部DDR中将需要下行发送的MAC层处理结果搬到SDM；
步骤602：BLA在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，完成对这些数据的bit level downlink处理，处理完毕后写回至SDM存储；
步骤603：UMTS加速器在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，完成对这些数据的symbol level downlink处理，处理完毕后写回至SDM存储；
步骤604：ANTP在xDSP的配合下，从SDM或IDM中获取控制参数或者接受xDSP的配置，从SDM存储中取出数据，处理完毕后通过ANTP中的CPRI接口发送给RRU完成天线接口处理。
图7为本发明实施例的UMTS-WCDMA/TD-SCDMA上行数据处理流程图，包括基带原始天线数据、符号数据和比特数据在芯片的处理过程。如图7所示，包括如下步骤：
步骤701：ANTP在xDSP的配合下,从SDM或IDM中获取控制参数，或者接受xDSP的配置，将从通过ANTP中的CPRI接口接收的数据处理完毕后，写入SDM存储中完成天线接口处理；
步骤702：UMTS加速器在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，完成对这些数据的chip level和symbol level uplink处理，处理完毕后写回至SDM存储；
步骤703：BLA在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，完成对这些数据的bit level uplink处理；
步骤704：GDMA从SDM中将需要上行接收到的数据搬移到外部DDR进行MAC及以上level的处理。
实施例三
图8为本发明实施例的GSM下行数据处理流程图，包括基带原始天线数据、符号数据和比特数据在芯片的处理过程。如图8所示，包括如下步骤：
步骤801：xDSP从高速Serdes接口获取需要处理的数据，进行处理，存储在SDM中；
步骤802：ANTP在xDSP的配合下，从SDM或IDM中获取控制参数或者接受xDSP的配置，从SDM存储中取出数据，处理完毕后通过ANTP中的CPRI接口发送给RRU完成天线接口处理。
图9为本发明实施例的GSM上行数据处理流程图，包括基带原始天线数据、符号数据和比特数据在芯片的处理过程。如图9所示，包括如下步骤：
步骤901：ANTP在xDSP的配合下，从SDM或IDM中获取控制参数，或者接受xDSP的配置，将从通过ANTP中的CPRI接口接收的数据处理完毕后，写入SDM存储中完成天线接口处理；
步骤902：xDSP完成对这些数据的处理，通过高速Serdes接口发送到RRU完成天线接口处理。
在一具体应用场景中，假设基带业务场景需要支持8小区，每个小区支持2根天线，可搭建芯片***中包括4个多核簇群，每个簇群搭载有2个xDSP核，一般情况下，某个簇群s的2个xDSP并行协同处理分配的2个小区4根天线的基带数据，搭载的FFT加速器单元提供LTE制式数据的加速处理作用。当需要处理其它小区其它天线数据时，xDSP或DDMA通过GDP数据接口访问其它簇群SDM存储的小区天线数据或symbol数据进行处理。
本发明所述的技术实施方案，包括但不限于上述发明内容和实施方案，尤其是上述实施实例仅为一个特例，对于基带处理芯片的多核簇群结构支持的小区数和天线数，以及xDSP数量和FFT加速单元组成的异构结构，和基带物理处理单元的***容量会因不同的需求而产生变化。本发明提出的多核异构簇群结构是一种带有加速功能的、针对基带数据业务处理的xDSP簇结构，不限于具体的xDSP个数以及簇群的加速器个数。
图10为本发明实施例的多制式基带芯片的数据处理装置的结构组成示意图，如图10所示，所述装置包括：
获取单元1001，用于获取待处理的数据；
确定单元1002，用于确定所述待处理的数据的制式类型；
第一处理单元1003，用于如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过快速傅里叶变换FFT加速器对所述符号级处理的过程进行加速。
所述装置还包括：
第二处理单元1004，用于如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理；
第三处理单元1005，用于如果所述待处理的数据为第三制式数据，则通过xDSP和ANTP对所述第三制式数据进行解调调制处理。
本发明实施例中，所述获取单元1001，具体用于：判断所述待处理的数据是否位于本簇群的SDM中；如果所述待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取所述待处理的数据；如果所述待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取所述待处理的数据。
本发明实施例中，所述第一处理单元1003包括：
第一下行处理子单元10031，用于通过GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；BLA获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；ANTP获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述第一处理单元1003包括：
第一上行处理子单元10032，用于通过ANTP获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；BLA获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；通用GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述第二处理单元1004包括：
第二下行处理子单元10041，用于通过GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；BLA获取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；UMTS加速器获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；ANTP获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述第二处理单元1004包括：
第二上行处理子单元10042，用于通过ANTP获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；UMTS加速器获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；BLA获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述第三处理单元1005包括：
第三下行处理子单元10051，用于通过xDSP从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；ANTP获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述第三处理单元1005包括：
第三上行处理子单元10052，用于通过ANTP获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；xDSP对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
本领域技术人员应当理解，图10所示的装置中的各单元的实现功能可参照前述方法的相关描述而理解。图10所示的装置中的各单元的功能可通过运行于处理器上的程序而实现，也可通过具体的逻辑电路而实现。
图11为本发明实施例的处理设备的结构组成示意图，如图11所示，所述处理设备包括：BLA 1101、至少一个簇群1102、UMTS加速器1103、***总线1106；其中，所述BLA 1101、所述至少一个簇群1102、所述UMTS加速器1103均与所述***总线1106连接；
所述BLA 1101，用于从所述簇群1102中获取待处理的数据，并对第一制式数据进行比特级处理，或者对第二制式数据进行比特级处理；
所述簇群1102包括：xDSP 11021、FFT加速器11022；其中，所述xDSP 11021用于对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过所述FFT加速器11022对所述符号级处理的过程进行加速；所述xDSP 11021还用于对第三制式数据进行解调调制处理；
所述UMTS加速器1103，用于对所述第二制式数据进行符号级处理。
本发明实施例中，所述簇群1102还包括SDM 11023；
如果待处理的数据位于本簇群1102的SDM 11023中，则访问所述本簇群1102的SDM11023获取待处理的数据；
如果待处理的数据未位于本簇群1102的SDM 11023中，则访问跨簇群1102的SDM11023获取待处理的数据。
本发明实施例中，所述处理设备还包括GDMA 1105、ANTP 1104，所述簇群1102还包括SDM 11023；其中，所述GDMA 1105、ANTP 1104与所述***总线1106连接，所述SDM 11023分别与所述xDSP11021、FFT加速器11022连接；
所述GDMA 1105，用于将待发送的数据存储至簇群1102中的SDM 11023中；
所述BLA 1101，用于获取第一控制参数，根据所述第一控制参数对所述SDM 11023中的数据进行比特级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述xDSP 11021，用于基于所述FFT加速器11022的加速处理，对所述SDM 11023中的数据进行符号级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述ANTP 1104，用于获取第二控制参数，根据所述第二控制参数对所述SDM11023中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述处理设备还包括GDMA 1105，所述簇群1102还包括SDM11023、ANTP 1104；其中，所述GDMA 1105、ANTP 1104与所述***总线1106连接，所述SDM11023分别与所述xDSP11021、FFT加速器11022连接；
所述ANTP 1104，用于获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM 11023中进行存储；
所述xDSP 11021，用于基于所述FFT加速器11022的加速处理，对所述SDM 11023中的数据进行符号级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述BLA 1101，用于获取第四控制参数，根据所述第四控制参数对所述SDM 11023中的数据进行比特级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述GDMA 1105，用于从所述SDM 11023中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述处理设备还包括GDMA 1105、ANTP 1104，所述簇群1102还包括SDM 11023；其中，所述GDMA 1105、ANTP 1104与所述***总线1106连接；
所述GDMA 1105，用于将待发送的数据存储至簇群1102中的SDM 11023中，所述簇群1102包括至少一个xDSP 11021；
所述BLA 1101，用于取第五控制参数，根据所述第五控制参数对所述SDM 11023中的数据进行比特级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述UMTS加速器1103，用于获取第六控制参数，根据所述第六控制参数对所述SDM11023中的数据进行符号级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述ANTP 1104，用于获取第七控制参数，根据所述第七控制参数对所述SDM11023中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述处理设备还包括GDMA 1105、ANTP 1104，所述簇群1102还包括SDM 11023；其中，所述GDMA 1105、ANTP 1104与所述***总线1106连接；
所述ANTP 1104，用于获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM 11023中进行存储；
所述UMTS加速器1103，用于获取第九控制参数，根据所述第九控制参数对所述SDM11023中的数据进行符号级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述BLA 1101，用于获取第十控制参数，根据所述第十控制参数对所述SDM 11023中的数据进行比特级处理，并将处理后的数据写回至所述SDM 11023中进行存储；
所述GDMA 1105，用于从所述SDM 11023中将数据发送至外部存储模块进行MAC级处理。
本发明实施例中，所述处理设备还包括ANTP 1104，所述ANTP与所述***总线1106连接；所述簇群1102还包括SDM 11023；
所述xDSP 11021，还用于从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM 11023中；
所述ANTP 1104，还用于获取第十一控制参数，根据所述第十一控制参数对所述SDM 11023中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
本发明实施例中，所述处理设备还包括ANTP 1104，所述ANTP与所述***总线1106连接；所述簇群1102还包括SDM 11023；
所述ANTP 1104，还用于获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM 11023中；
所述xDSP 11021，还用于对所述SDM 11023中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
上述各个模块之间的交互可以通过总线来实现。
本领域内的技术人员应明白，本发明的实施例可提供为方法、***、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (26)

1.一种多制式基带芯片的数据处理方法，其特征在于，所述多制式基带芯片包括比特级处理加速模块BLA、至少一个簇群、通用移动通信模块UMTS加速器、***总线；其中，所述BLA、所述至少一个簇群、所述UMTS加速器均与所述***总线连接；所述方法包括：
获取待处理的数据，并确定所述待处理的数据的制式类型；
如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过增强型数字处理器xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过快速傅里叶变换FFT加速器对所述符号级处理的过程进行加速；
如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
如果所述待处理的数据为第三制式数据，则通过xDSP和天线处理模块ANTP对所述第三制式数据进行解调调制处理。
3.根据权利要求1所述的方法，其特征在于，所述获取待处理的数据，包括：
判断所述待处理的数据是否位于本簇群的共享数据存储单元SDM中；
如果所述待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取所述待处理的数据；
如果所述待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取所述待处理的数据。
4.根据权利要求1所述的方法，其特征在于，在所述第一制式数据为第一制式下行数据的情况下，所述通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，包括：
通用直接存储器存取模块GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
BLA获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
ANTP获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给射频拉远单元RRU完成天线接口处理。
5.根据权利要求1或4所述的方法，其特征在于，在所述第一制式数据为第一制式上行数据的情况下，所述通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，包括：
ANTP获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
BLA获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
GDMA从所述SDM中将数据发送至外部存储模块进行媒体访问控制MAC级处理。
6.根据权利要求1所述的方法，其特征在于，在所述第二制式数据为第二制式下行数据的情况下，所述通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理，包括：
GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
BLA获取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
UMTS加速器获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
ANTP获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
7.根据权利要求1或6所述的方法，其特征在于，在所述第二制式数据为第二制式上行数据的情况下，所述通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理，包括：
ANTP获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
UMTS加速器获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
BLA获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
8.根据权利要求2所述的方法，其特征在于，在所述第三制式数据为第三制式下行数据的情况下，所述通过xDSP和ANTP对所述第三制式数据进行解调调制处理，包括：
xDSP从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；
ANTP获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
9.根据权利要求2或8所述的方法，其特征在于，在所述第三制式数据为第三制式上行数据的情况下，所述通过xDSP和ANTP对所述第三制式数据进行解调调制处理，包括：
ANTP获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；
xDSP对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
10.一种多制式基带芯片的数据处理装置，所述多制式基带芯片包括BLA、至少一个簇群、UMTS加速器、***总线；其中，所述BLA、所述至少一个簇群、所述UMTS加速器均与所述***总线连接；其特征在于，所述装置包括：
获取单元，用于获取待处理的数据；
确定单元，用于确定所述待处理的数据的制式类型；
第一处理单元，用于如果所述待处理的数据为第一制式数据，则通过BLA对所述第一制式数据进行比特级处理，通过xDSP对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过快速傅里叶变换FFT加速器对所述符号级处理的过程进行加速；
第二处理单元，用于如果所述待处理的数据为第二制式数据，则通过BLA对所述第二制式数据进行比特级处理，通过UMTS加速器对所述第二制式数据进行符号级处理。
11.根据权利要求10所述的装置，其特征在于，所述装置还包括：
第三处理单元，用于如果所述待处理的数据为第三制式数据，则通过xDSP和ANTP对所述第三制式数据进行解调调制处理。
12.根据权利要求10所述的装置，其特征在于，所述获取单元，具体用于：判断所述待处理的数据是否位于本簇群的SDM中；如果所述待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取所述待处理的数据；如果所述待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取所述待处理的数据。
13.根据权利要求10所述的装置，其特征在于，所述第一处理单元包括：
第一下行处理子单元，用于通过GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；BLA获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；ANTP获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
14.根据权利要求10或13所述的装置，其特征在于，所述第一处理单元包括：
第一上行处理子单元，用于通过ANTP获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；xDSP基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；BLA获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；通用GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
15.根据权利要求10所述的装置，其特征在于，所述第二处理单元包括：
第二下行处理子单元，用于通过GDMA将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；BLA获取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；UMTS加速器获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；ANTP获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
16.根据权利要求10或15所述的装置，其特征在于，所述第二处理单元包括：
第二上行处理子单元，用于通过ANTP获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；UMTS加速器获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；BLA获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；GDMA从所述SDM中将数据发送至外部存储模块进行MAC级处理。
17.根据权利要求11所述的装置，其特征在于，所述第三处理单元包括：
第三下行处理子单元，用于通过xDSP从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；ANTP获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
18.根据权利要求11或17所述的装置，其特征在于，所述第三处理单元包括：
第三上行处理子单元，用于通过ANTP获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；xDSP对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
19.一种处理设备，其特征在于，所述处理设备包括：BLA、至少一个簇群、UMTS加速器、***总线；其中，所述BLA、所述至少一个簇群、所述UMTS加速器均与所述***总线连接；
所述BLA，用于从所述簇群中获取待处理的数据，并对第一制式数据进行比特级处理，或者对第二制式数据进行比特级处理；
所述簇群包括：xDSP、FFT加速器；其中，所述xDSP用于对所述第一制式数据进行符号级处理，其中，进行符号级处理时，通过所述FFT加速器对所述符号级处理的过程进行加速；
所述UMTS加速器，用于对所述第二制式数据进行符号级处理。
20.根据权利要求19所述的处理设备，其特征在于，所述簇群还包括SDM；
如果待处理的数据位于本簇群的SDM中，则访问所述本簇群的SDM获取待处理的数据；
如果待处理的数据未位于本簇群的SDM中，则访问跨簇群的SDM获取待处理的数据。
21.根据权利要求19所述的处理设备，其特征在于，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接，所述SDM分别与所述xDSP、FFT加速器连接；
所述GDMA，用于将待发送的数据存储至簇群中的SDM中；
所述BLA，用于获取第一控制参数，根据所述第一控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述xDSP，用于基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述ANTP，用于获取第二控制参数，根据所述第二控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
22.根据权利要求19或21所述的处理设备，其特征在于，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接，所述SDM分别与所述xDSP、FFT加速器连接；
所述ANTP，用于获取第三控制参数，根据所述第三控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
所述xDSP，用于基于所述FFT加速器的加速处理，对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述BLA，用于获取第四控制参数，根据所述第四控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述GDMA，用于从所述SDM中将数据发送至外部存储模块进行MAC级处理。
23.根据权利要求19所述的处理设备，其特征在于，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接；
所述GDMA，用于将待发送的数据存储至簇群中的SDM中，所述簇群包括至少一个xDSP；
所述BLA，用于取第五控制参数，根据所述第五控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述UMTS加速器，用于获取第六控制参数，根据所述第六控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述ANTP，用于获取第七控制参数，根据所述第七控制参数对所述SDM中的数据解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
24.根据权利要求19或23所述的处理设备，其特征在于，所述处理设备还包括GDMA、ANTP，所述簇群还包括SDM；其中，所述GDMA、ANTP与所述***总线连接；
所述ANTP，用于获取第八控制参数，根据所述第八控制参数对接收到的数据进行解调调制处理，并将处理后的数据写至SDM中进行存储；
所述UMTS加速器，用于获取第九控制参数，根据所述第九控制参数对所述SDM中的数据进行符号级处理，并将处理后的数据写回至所述SDM中进行存储；
所述BLA，用于获取第十控制参数，根据所述第十控制参数对所述SDM中的数据进行比特级处理，并将处理后的数据写回至所述SDM中进行存储；
所述GDMA，用于从所述SDM中将数据发送至外部存储模块进行MAC级处理。
25.根据权利要求19所述的处理设备，其特征在于，所述处理设备还包括ANTP，所述ANTP与所述***总线连接；所述簇群还包括SDM；
所述xDSP，还用于从高速接口获取数据，将所述数据进行解调调制处理后存储至SDM中；
所述ANTP，还用于获取第十一控制参数，根据所述第十一控制参数对所述SDM中的数据进行解调调制处理，并将处理后的数据发送给RRU完成天线接口处理。
26.根据权利要求19或25所述的处理设备，其特征在于，所述处理设备还包括ANTP，所述ANTP与所述***总线连接；所述簇群还包括SDM；
所述ANTP，还用于获取第十二控制参数，根据所述第十二控制参数对接收到的数据进行解调调制处理，并将处理后的数据写入SDM中；
所述xDSP，还用于对所述SDM中的数据进行解调调制处理后，通过高速接口发送给RRU完成天线接口处理。
CN201710241639.2A 2017-04-13 2017-04-13 一种多制式基带芯片的数据处理方法及装置、处理设备 Active CN108738035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710241639.2A CN108738035B (zh) 2017-04-13 2017-04-13 一种多制式基带芯片的数据处理方法及装置、处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710241639.2A CN108738035B (zh) 2017-04-13 2017-04-13 一种多制式基带芯片的数据处理方法及装置、处理设备

Publications (2)

Publication Number Publication Date
CN108738035A CN108738035A (zh) 2018-11-02
CN108738035B true CN108738035B (zh) 2021-07-20

Family

ID=63923732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710241639.2A Active CN108738035B (zh) 2017-04-13 2017-04-13 一种多制式基带芯片的数据处理方法及装置、处理设备

Country Status (1)

Country Link
CN (1) CN108738035B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117215664B (zh) * 2023-08-21 2024-06-11 白盒子(上海)微电子科技有限公司 一种片上***多核dsp快速启动方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070106720A1 (en) * 2005-11-10 2007-05-10 Samsung Electronics Co., Ltd. Reconfigurable signal processor architecture using multiple complex multiply-accumulate units
CN101072413A (zh) * 2007-03-01 2007-11-14 中兴通讯股份有限公司 具有多路分集天线的移动终端
CN100562159C (zh) * 2007-04-23 2009-11-18 中兴通讯股份有限公司 无线通信***中级联方式连接的被管理模块的升级方法
US20090113174A1 (en) * 2007-10-31 2009-04-30 Texas Instruments Incorporated Sign Operation Instructions and Circuitry
CN101499988B (zh) * 2008-02-01 2012-03-21 电信科学技术研究院 宽带无线移动通信方法、***和设备
EP2224782A1 (en) * 2009-02-26 2010-09-01 Alcatel-Lucent Deutschland AG Multi standard base station for and method of supporting two or more radio standards of a telecommunication network
CN101778497B (zh) * 2009-12-30 2013-01-30 华为技术有限公司 获取软件的方法及通信设备
CN101801122A (zh) * 2009-12-30 2010-08-11 华为技术有限公司 基带信号处理装置、方法及多模基站
CN102263711B (zh) * 2010-05-28 2014-04-30 中兴通讯股份有限公司 多模基站上行接收***及方法
CN102594397B (zh) * 2011-01-17 2014-06-11 中兴通讯股份有限公司 一种多径信号处理方法及装置
CN103428149A (zh) * 2012-05-25 2013-12-04 中兴通讯股份有限公司 一种lte基站***的上行接收机及其数据处理方法
CN103581964A (zh) * 2012-08-10 2014-02-12 中兴通讯股份有限公司 一种性能测量方法和装置
CN103685086B (zh) * 2012-09-07 2017-05-24 北京信威通信技术股份有限公司 一种支持多芯片架构的基带信号处理器及其处理方法
CN104807540B (zh) * 2014-01-28 2018-03-23 惠州超声音响有限公司 噪声检验方法及***
KR102350433B1 (ko) * 2014-03-07 2022-01-11 패러렐 와이어리스, 인크. 연합 x2 게이트웨이
CN105141560B (zh) * 2015-07-16 2018-10-30 中国电子科技集团公司第四十一研究所 一种多制式信号模拟装置及方法
CN106209121B (zh) * 2016-07-15 2019-04-09 中国科学院微电子研究所 一种多模多核的通信基带SoC芯片
CN106411332B (zh) * 2016-10-17 2019-05-03 北京理工大学 软件无线电物理层基带处理群***

Also Published As

Publication number Publication date
CN108738035A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
JP5992114B2 (ja) マルチモード端末及びマルチモード端末のハンドオーバ方法
EP2225832B1 (en) Multiple radio instances using software defined radio
JP5487274B2 (ja) ソフトウェア無線実装用ディジタル受信機
WO2021008377A1 (zh) 一种通信方法及装置
US20220303975A1 (en) Ue capability reporting method, apparatus, and system
CN104242981A (zh) 一种基于软件无线电的嵌入式通讯装置
CN102681923A (zh) 一种对***级芯片进行验证的硬件平台装置
WO2011072595A1 (zh) 一种进行接入的方法和装置
CN102740511A (zh) 一种基于软件无线电的基带射频接口及其应用方法
US8699623B2 (en) Modem architecture
EP2688360B1 (en) Radio communication transmission system and method based on soft defined radio
CN108738035B (zh) 一种多制式基带芯片的数据处理方法及装置、处理设备
WO2017201688A1 (zh) 射频拉远单元通道发射功率设置的方法和基站
US9824044B2 (en) Common public radio interface (CPRI) lane controller coupled to direct memory access (DMA) wherein a time division duplex (TDD) steers control of CPRI
US20220011844A1 (en) Methods and apparatus for adaptive power profiling in a baseband processing system
EP3024152A1 (en) Method for using sample point level accelerator for data processing, and sample point level accelerator
Chen et al. DXT501: An SDR-Based Baseband MP-SoC for Multi-Protocol Industrial Wireless Communication
WO2021190376A1 (zh) 载波配置方法、装置及***
US20230131537A1 (en) Network scheduling of multiple entities
US20220110016A1 (en) Modified interface circuit with enhanced communication performance
Zhang Design and Implementation of Wireless Communication Module Based on Loongson-2K
US9900905B2 (en) Data transmission method and system
Liu et al. Design and implementation of the physical layer control system based on TD-LTE baseband chip
CN116848943A (zh) 一种通信电路和终端
CN115412900A (zh) 通信方法以及相关通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant