CN103578420A - 显示单元、驱动电路、驱动方法和电子装置 - Google Patents

显示单元、驱动电路、驱动方法和电子装置 Download PDF

Info

Publication number
CN103578420A
CN103578420A CN201310313554.2A CN201310313554A CN103578420A CN 103578420 A CN103578420 A CN 103578420A CN 201310313554 A CN201310313554 A CN 201310313554A CN 103578420 A CN103578420 A CN 103578420A
Authority
CN
China
Prior art keywords
transistor
voltage
drive part
allows
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310313554.2A
Other languages
English (en)
Other versions
CN103578420B (zh
Inventor
甚田诚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103578420A publication Critical patent/CN103578420A/zh
Application granted granted Critical
Publication of CN103578420B publication Critical patent/CN103578420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示单元，包括：像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及驱动部分，其通过顺序执行第一和第二驱动操作来驱动所述像素电路，所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。

Description

显示单元、驱动电路、驱动方法和电子装置
技术领域
本公开涉及包括电流驱动型的显示元件的显示单元、用于这样的显示单元中的驱动电路、驱动方法和包括这样的显示单元的电子装置。
背景技术
近来，在执行图像显示的显示单元的领域中，已经开发和商业化使用电流驱动型光学器件的显示单元，例如，使用有机EL（电致发光）器件的有机EL显示单元，其中发光亮度根据流过其中的电流的值变化。不同于液晶器件等，有机EL器件是自发光器件，并且不需要对其使用光源（背光）。因此，与需要光源的液晶显示单元相比，有机EL显示单元具有诸如高图像可见性、低电功耗和高器件响应速度的特性。
在这样的显示单元中，每个像素中的驱动晶体管用作电流源，并且提供电流给显示元件，从而显示元件发光。此时，图像质量可能由于器件（如驱动晶体管和有机EL器件）中的变化而降低。为了抑制这样的图像质量降低，已经开发了各种技术。例如，日本未审专利申请公开No.2007-171828公开了一种显示单元，其执行校正操作，用于抑制器件（如驱动晶体管和有机EL器件）中的变化对图像质量的影响。
发明内容
如上所述，已经要求抑制器件中的变化对图像质量的影响，并且改进显示单元中的图像质量。此外，期望通过简单的校正操作改进图像质量。
期望提供一种显示单元、驱动电路、驱动方法和电子装置，其能够改进图像质量。
根据本公开的实施例，提供了一种显示单元，包括：像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述第一晶体管的栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及驱动部分，其通过执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作来驱动所述像素电路，所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
根据本公开的实施例，提供了一种包括驱动部分的驱动电路，所述驱动部分执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作，所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定显示元件的亮度，所述第一端子是第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，所述第一晶体管具有栅极和源极，在它们之间***电容器，并且所述第一晶体管提供电流给所述显示元件，以及所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
根据本公开的实施例，提供了一种驱动方法，包括：执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作，所述第一驱动操作允许施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定显示元件的亮度，所述第一端子是第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，所述第一晶体管具有栅极和源极，在它们之间***电容器，并且所述第一晶体管提供电流给所述显示元件，以及所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
根据本公开的实施例，提供了一种电子装置，具有显示单元和控制所述显示单元的操作的控制部分，所述显示单元包括：像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述第一晶体管的栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及驱动部分，其通过执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作来驱动所述像素电路，所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。本公开的电子装置的示例可以包括电视、数字照相机、个人电脑、摄像机和例如移动电话的个人数字助理。
在根据本公开上述实施例的显示单元、驱动电路、驱动方法和电子装置中，执行第一驱动操作和第二驱动操作，并且电流从第一晶体管提供给显示元件。此时，在第一驱动操作器期间，像素电压施加给第一晶体管的栅极和源极中的一个，并且允许在第一晶体管的栅极和源极的另一个处的电压为第一电压。在第二驱动操作期间，像素电压施加给第一晶体管的栅极和源极中的一个，同时电流提供给第一晶体管，从而，在第一晶体管的栅极和源极的另一个处的电压变化为第二电压。
根据本公开上述实施例的显示单元、驱动电路、驱动方法和电子装置，像素电压施加给第一晶体管的栅极和源极中的一个，并且执行驱动操作以允许第一晶体管的栅极和源极的另一个的电压为第一电压。此后，像素电压施加给第一晶体管的栅极和源极中的一个，并且将电流提供给第一晶体管，从而，在第一晶体管的栅极和源极的另一个处的电压变化为第二电压。因此，改进了图像质量。
要理解，前述一般描述和下面的详细描述二者都是示例性的，并且意图在于提供要求保护的技术的进一步说明。
附图说明
附图被包括以提供本公开的进一步理解，并且被并入和构成本说明书的一部分。附图与说明书一起图示实施例，并且用于说明本技术的原理。
图1是图示根据本公开第一实施例的显示单元的配置示例的方块图。
图2是图示图1所示的子像素的配置示例的电路图。
图3是图示图1所示的显示单元的操作示例的时序波形图。
图4是用于说明图1所示的显示单元的操作的说明图。
图5是用于说明图1所示的显示单元的操作的另一说明图。
图6是图示根据第一实施例的修改的显示单元的配置示例的方块图。
图7是图示图6所示的子像素的配置示例的电路图。
图8是图示图6所示的显示单元的操作示例的时序波形图。
图9是图示根据第一实施例的另一修改的显示单元的配置示例的方块图。
图10是图示图9所示的子像素的配置示例的电路图。
图11是图示图9所示的显示单元的操作示例的时序波形图。
图12是图示根据第一实施例的另一修改的显示单元的操作示例的时序波形图。
图13是图示根据第一实施例的另一修改的显示单元的配置示例的方块图。
图14是图示图13所示的子像素的配置示例的电路图。
图15是图示图13所示的显示单元的操作示例的时序波形图。
图16是图示根据第一实施例的另一修改的显示单元的操作示例的时序波形图。
图17是图示根据第一实施例的另一修改的显示单元的配置示例的方块图。
图18是图示图17所示的子像素的配置示例的电路图。
图19是图示图17所示的显示单元的操作示例的时序波形图。
图20是图示根据第一实施例的另一修改的显示部分的配置示例的电路图。
图21是图示图20所示的显示单元的操作示例的时序波形图。
图22A是用于说明图20所示的显示单元的操作的说明图。
图22B是用于说明图20所示的显示单元的操作的另一说明图。
图23是图示根据第一实施例的另一修改的显示部分的配置示例的电路图。
图24A是用于说明图23所示的显示单元的操作的说明图。
图24B是用于说明图23所示的显示单元的操作的另一说明图。
图25是图示根据第一实施例的另一修改的显示部分的配置示例的电路图。
图26是图示图25所示的显示单元的操作示例的时序波形图。
图27是图示根据第二实施例的显示单元的操作示例的时序波形图。
图28是用于说明图27所示的显示单元的操作的说明图。
图29是用于说明图27所示的显示单元的操作的另一说明图。
图30是图示根据第三实施例的显示单元的配置示例的方块图。
图31是图示图30所示的子像素的配置示例的电路图。
图32是图示图30所示的显示单元的操作示例的时序波形图。
图33是图示根据第四实施例的显示单元的操作示例的时序波形图。
图34是图示根据第四实施例的修改的显示单元的操作示例的时序波形图。
图35是图示根据第四实施例的另一修改的显示单元的操作示例的时序波形图。
图36是图示根据第四实施例的另一修改的显示单元的操作示例的时序波形图。
图37是图示根据第四实施例的另一修改的显示单元的操作示例的时序波形图。
图38是图示根据第五实施例的显示单元的操作示例的时序波形图。
图39是图示根据第五实施例的修改的显示单元的操作示例的时序波形图。
图40是图示根据第五实施例的另一修改的显示单元的操作示例的时序波形图。
图41是图示根据第五实施例的另一修改的显示单元的操作示例的时序波形图。
图42是图示根据第六实施例的显示单元的操作示例的时序波形图。
图43是图示根据第六实施例的修改的显示单元的操作示例的时序波形图。
图44是图示根据第六实施例的另一修改的显示单元的操作示例的时序波形图。
图45是图示根据第六实施例的另一修改的显示单元的操作示例的时序波形图。
图46是图示根据第六实施例的另一修改的显示单元的操作示例的时序波形图。
图47是图示根据第七实施例的显示单元的操作示例的时序波形图。
图48是图示根据第七实施例的修改的显示单元的操作示例的时序波形图。
图49是图示根据第七实施例的另一修改的显示单元的操作示例的时序波形图。
图50是图示根据第七实施例的另一修改的显示单元的操作示例的时序波形图。
图51是图示根据第七实施例的另一修改的显示单元的操作示例的时序波形图。
图52是图示根据第八实施例的显示单元的配置示例的方块图。
图53是图示图52所示的子像素的配置示例的电路图。
图54是图示图52所示的显示单元的操作示例的时序波形图。
图55是图示根据第八实施例的修改的显示单元的配置示例的方块图。
图56是图示图55所示的子像素的配置示例的电路图。
图57是图示图55所示的显示单元的操作示例的时序波形图。
图58是图示根据第八实施例的另一修改的显示单元的配置示例的方块图。
图59是图示图58所示的子像素的配置示例的电路图。
图60是图示图58所示的显示单元的操作示例的时序波形图。
图61是图示根据第八实施例的另一修改的显示单元的配置示例的方块图。
图62是图示图61所示的子像素的配置示例的电路图。
图63是图示图61所示的显示单元的操作示例的时序波形图。
图64是图示根据第八实施例的另一修改的显示单元的配置示例的方块图。
图65是图示图64所示的子像素的配置示例的电路图。
图66是图示图64所示的显示单元的操作示例的时序波形图。
图67是图示根据第九实施例的子像素的配置示例的电路图。
图68是图示根据第九实施例的显示单元的操作示例的时序波形图。
图69是图示根据第九实施例的修改的子像素的配置示例的电路图。
图70是图示根据第九实施例的修改的显示单元的操作示例的时序波形图。
图71是图示根据第九实施例的另一修改的显示单元的配置示例的方块图。
图72是图示图71所示的子像素的配置示例的电路图。
图73是图示图71所示的显示单元的操作示例的时序波形图。
图74是图示根据第九实施例的另一修改的显示单元的配置示例的方块图。
图75是图示图74所示的子像素的配置示例的电路图。
图76是图示图74所示的显示单元的操作示例的时序波形图。
图77是图示根据第十实施例的显示单元的操作示例的时序波形图。
图78是图示根据第十实施例的修改的显示单元的操作示例的时序波形图。
图79是图示根据第十实施例的修改的显示单元的操作示例的时序波形图。
图80是图示根据第十实施例的修改的显示单元的操作示例的时序波形图。
图81是图示根据第十实施例的修改的显示单元的操作示例的时序波形图。
图82是图示根据第十一实施例的显示单元的操作示例的时序波形图。
图83是图示根据第十一实施例的修改的显示单元的操作示例的时序波形图。
图84是图示根据第十一实施例的修改的显示单元的操作示例的时序波形图。
图85是图示根据第十一实施例的修改的子像素的配置示例的电路图。
图86是图示根据第十一实施例的修改的显示单元的操作示例的时序波形图。
图87是图示根据第十一实施例的修改的显示单元的操作示例的时序波形图。
图88是图示根据第十二实施例的显示单元的配置示例的方块图。
图89是图示图88所示的子像素的配置示例的电路图。
图90是图示图88所示的显示单元的操作示例的时序波形图。
图91是图示根据第十二实施例的修改的显示单元的操作示例的时序波形图。
图92是图示根据第十三实施例的子像素的配置示例的电路图。
图93是图示根据第十三实施例的显示单元的操作示例的时序波形图。
图94是图示根据第十三实施例的修改的显示单元的操作示例的时序波形图。
图95A是图示根据第四实施例的显示单元的特性示例的特性图。
图95B是图示根据第四实施例的显示单元的特性示例的另一特性图。
图96A是图示根据第二实施例的显示单元的特性示例的特性图。
图96B是图示根据第二实施例的显示单元的特性示例的另一特性图。
图97A是图示根据第五实施例的显示单元的特性示例的特性图。
图97B是图示根据第五实施例的显示单元的特性示例的另一特性图。
图98是图示根据第七实施例的显示单元的特性示例的特性图。
图99是图示对其应用根据任一实施例的显示单元的电视的外观配置的透视图。
具体实施方式
下面将参考附图详细描述本公开的一些实施例。将按照以下顺序给出描述。
1．第一实施例（Ids校正的示例）
2．第二实施例（Ids校正的示例）
3．第三实施例（Ids校正的示例）
4．第四实施例（Vth校正+μ校正的示例）
5．第五实施例（Vth校正的示例）
6．第六实施例（没有校正的示例）
7．第七实施例（没有校正的示例）
8．第八实施例（Ids校正的示例）
9．第九实施例（Ids校正的示例）
10．第十实施例（Vth校正的示例）
11．第十一实施例（Vth校正的示例）
12．第十二实施例（Ids校正的示例）
13．第十三实施例（Ids校正的示例）
14．方案之间的比较
15．应用示例
[1.第一实施例]
[配置示例]
图1图示根据第一实施例的显示单元的配置示例。显示单元1是使用有机EL器件的有源矩阵型显示单元。要注意，因为根据本公开各实施例的驱动电路和驱动方法通过本实施例实现，所以根据本公开各实施例的驱动电路和驱动方法将在此一起描述。显示单元1包括显示部分10和驱动部分20。
显示部分10包括以矩阵安排的多个像素Pix。每个像素Pix包括红色、绿色和蓝色的子像素11。此外，显示部分10包括在行方向上延伸的多个扫描线WSL和多个电源线PL，并且包括在列方向上延伸的多个数据线DTL。扫描线WSL、电源线PL和数据线DTL的每个的一端连接到驱动部分20。上述子像素11的每个安排在扫描线WSL和数据线DTL的交叉点处。
图2图示子像素11的电路配置的示例。子像素11包括写入晶体管WSTr、驱动晶体管DRTr、有机EL器件OLED和电容器Cs。换句话说，在该示例中，子像素11具有所谓的“2Tr1C”配置，其包括两个晶体管（写入晶体管WSTr和驱动晶体管DRTr）和一个电容器Cs。
写入晶体管WSTr和驱动晶体管DRTr例如可以由N沟道MOS（金属氧化物半导体）型的TFT（薄膜晶体管）配置。写入晶体管WSTr具有连接到扫描线WSL的栅极、连接到数据线DTL的源极和连接到驱动晶体管DRTr的栅极和电容器Cs的第一端的漏极。驱动晶体管DRTr具有连接到写入晶体管WSTr的漏极和电容器Cs的第一端的栅极、连接到电源线PL的漏极和连接到电容器的第二端和有机EL器件OLED的阳极的源极。要注意，TFT的类型不特别限定，并且TFT可以具有例如反向交叠结构（所谓的底栅型）或交叠结构（所谓的定栅型）。
电容器Cs的第一端连接到驱动晶体管DRTr的栅极等，并且电容器Cs的第二端连接到驱动晶体管DRTr的源极等。有机EL器件OLED是发光器件，其发射对应于每个子像素11的颜色（红色、绿色或蓝色）的光。有机EL器件OLED的阳极连接到驱动晶体管DRTr的源极和电容器Cs的第二端。通过驱动部分20将阴极电压Vcath提供给有机EL器件OLED的阴极。
驱动部分20基于从外部提供的图像信号Sdisp和同步信号Ssync驱动显示部分10。驱动部分20包括图像信号处理部分21、定时生成部分22、扫描线驱动部分23、电源线驱动部分26和数据线驱动部分27，如图1所示。
图像信号处理部分21对从外部提供的图像信号Sdisp执行预定信号处理，从而生成图像信号Sdisp2。预定信号处理的示例可以包括伽马校正、过驱动等。
定时生成部分22是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分23、电源线驱动部分26和数据线驱动部分27的每个，从而控制这些部分相互同步地操作。
扫描线驱动部分23根据从定时生成部分22提供的控制信号，顺序地施加扫描信号WS到多个扫描线WSL，从而顺序地选择各行的子像素11。
电源线驱动部分26根据从定时生成部分22提供的控制信号，顺序地施加电源信号DS2到多个电源线PL，从而控制各行的子像素11的发光操作和光熄灭操作。电源信号DS2在电压Vccp和电压Vini之间变化。如稍后将描述的，电压Vini是用于初始化子像素11的电压，并且电压Vccp是用于施加电流Ids到驱动晶体管DRTr从而允许有机EL器件OLED发光的电压。
数据线驱动部分27生成包括像素电压Vsig的信号Sig，该像素电压Vsig基于从图像信号处理部分21提供的图像信号Sdisp2和从定时生成部分22提供的控制信号指示每个子像素11的发光亮度，并且将生成的信号Sig提供给每个数据线DTL。
利用该配置，如稍后将描述的，驱动部分20将像素电压Vsig写入子像素11，并且在一个水平时段中执行校正（Ids校正），用于抑制驱动晶体管DRTr的器件变化对图像质量的影响。随后，子像素11中的有机EL器件OLED根据已写入的像素电压Vsig的亮度发光。
子像素11对应于本公开的一个实施例中的“像素电路”的具体但不是限制性示例。有机EL器件OLED对应于本公开的一个实施例中的“显示元件”的具体但不是限制性示例。驱动晶体管DRTr对应于本公开的一个实施例中的“第一晶体管”的具体但不是限制性示例。写入晶体管WSTr对应于本公开的一个实施例中的“第二晶体管”的具体但不是限制性示例。写入时段P1中的驱动对应于本公开的一个实施例中的“第一驱动操作”的具体但不是限制性示例。Ids校正时段P2中的驱动对应于本公开的一个实施例中的“第二驱动操作”的具体但不是限制性示例。电压Vini对应于本公开的一个实施例中的“第一电压”的具体但不是限制性示例。电压Vcc对应于本公开的一个实施例中的“第三电压”的具体但不是限制性示例。
[操作和功能]
将给出本实施例的显示单元1的操作和功能的描述。
[一般操作概述]
首先，将参考图1描述显示单元1的一般操作的概述。图像信号处理部分21对从外部提供的图像信号Sdisp执行预定信号处理，从而生成图像信号Sdisp2。定时生成部分22基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分23、电源线驱动部分26和数据线驱动部分27的每个，从而控制这些部分相互同步地操作。扫描线驱动部分23根据从定时生成部分22提供的控制信号，顺序地施加扫描信号WS到多个扫描线WSL，从而顺序地选择各行的子像素11。电源线驱动部分26根据从定时生成部分22提供的控制信号，顺序地施加电源信号DS2到多个电源线PL，从而控制各行的子像素11的发光操作和光熄灭操作。数据线驱动部分27生成包括像素电压Vsig的信号Sig，该像素电压Vsig基于从图像信号处理部分21提供的图像信号Sdisp2和从定时生成部分22提供的控制信号对应于每个子像素11的发光亮度，并且将生成的信号Sig应用于每个数据线DTL。显示部分10基于从驱动部分20提供的扫描信号WS、电源信号DS2和信号Sig执行显示。
[详细操作]
接着，将描述显示单元1的详细操作。
图3是显示单元1中的显示操作的时序图。该时序图图示关于关注的特定一个子像素11的显示驱动的操作示例。在图3中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源信号DS2的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。在图3的部分（B）到（E）中，使用相同的电压轴示出各自的波形。
驱动部分20将像素电压Vsig写入子像素11，并且初始化子像素11（写入时段P1），并且在一个水平时段（1H）中执行Ids校正，用于抑制驱动晶体管DRTr中的器件变化对图像质量的影响（Ids校正时段P2）。此后，子像素11中的有机EL器件OLED以对应于写入的像素电压Vsig的亮度发光（发光时段P3）。下面将描述其细节。
首先，驱动部分20在从定时t1到定时t2的时段（写入时段P1）中，将像素电压Vsig写入子像素11并初始化子像素11。具体地，首先，在定时t1，数据线驱动部分27将信号Sig设为像素电压Vsig（图3中的部分（C）），并且扫描线驱动部分23允许扫描信号WS的电压从低电平变化为高电平（图3中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为像素电压Vsig（图3中的部分（D））。要注意，较高的电压Vsig允许有机EL器件OLED以较高的亮度发光，并且较低的电压Vsig允许有机EL器件OLED以较低的亮度发光。此外，与此同时，电源线驱动部分26允许电源信号DS2从电压Vccp变化为电压Vini（图3的部分（B））。相应地，驱动晶体管DRTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图3中的部分（E））。相应地，驱动晶体管DRTr的栅极和源极之间的栅极-源极电压Vgs（=Vsig-Vini）设为高于驱动晶体管DRTr的阈值电压Vth的电压，并且子像素11被初始化。
接着，驱动部分20在从定时t2到定时t3的时段（Ids校正时段P2）中对子像素11执行Ids校正。具体地，在定时t2，电源线驱动部分26允许电源信号DS2从电压Vini变化为电压Vccp（图3中的部分（B））。相应地，驱动晶体管DRTr被允许在饱和区操作，从而电流Ids从漏极流到源极，并且源极电压Vs增加（图3中的部分（E））。此时，源极电压Vs低于有机EL器件OLED的阴极处的电压Vcath。因此，有机EL器件OLED保持反向偏置状态，并且电流不流入有机EL器件OLED。要注意，此时有机EL器件OLED的状态不限于反向偏置状态。可替代地，例如，可以通过设置有机EL器件OLED的操作点等于或低于阈值电压Vel，防止电流流入有机EL器件OLED。因为源极电压Vs由此增加，所以栅极-源极电压Vgs减少，因此电流Ids减少。利用该负反馈操作，源极电压Vs随着时间以较慢步速（pace）增加。稍后将描述确定用于执行Ids校正的时间段（从定时t2到定时t3）的长度，以便抑制在定时t3处电流Ids的变化。
随后，驱动部分20允许子像素11在从定时t3开始的时段（发光时段P3）中发光。具体地，在定时t3，扫描线驱动部分23允许扫描信号WS的电压从高电平变化为低电平（图3中的部分（A））。相应地，写入晶体管WSTr截止，并且驱动晶体管DRTr的栅极置于浮置状态。因此，在此之后，保持电容器Cs的两端之间的电压，即，驱动晶体管DRTr的栅极-源极电压Vgs。此外，当电流Ids流入驱动晶体管DRTr时，驱动晶体管DRTr的源极电压Vs增加（图3中的部分（E）），并且驱动晶体管DRTr的栅极电压Vg相应地增加（图3中的部分（D））。当驱动晶体管DRTr的源极电压Vs变为高于有机EL器件OLED的阈值电压Vel和电压Vcath的和（Vel+Vcath）时，在有机EL器件OLED的阳极和阴极之间流过电流，这允许有机EL器件OLED发光。换句话说，源极电压Vs根据有机EL器件OLED中的器件变化增加，并且有机EL器件OLED发光。
随后，在显示单元1中，在预定时段（一帧时段）已经经过之后，从发光时段P3到写入时段P1进行转换。驱动部分20驱动子像素11，使得重复上述一系列操作。
[关于Ids校正]
如上所述，在Ids校正时段P2中，电流从驱动晶体管DRTr的漏极流到源极，从而源极电压Vs增加，并且栅极-源极电压Vgs逐渐地减少。下面将详细描述该操作。
从驱动晶体管DRTr的漏极流到源极的电流Ids表示为以下表达式。
Ids ( a ) = β 2 ( Vgs ( t ) - Vth ) 2     ·····(1)
β ≡ W L · Cox · μ
在上述表达式（1）中，t表示当Ids校正开始的定时t2（图3）用作参照时的时间。Vth表示驱动晶体管DRTr的阈值电压。W表示驱动晶体管DRTr的栅极宽度。L表示其栅极长度。Cox表示氧化膜电容。μ表示迁移率。
电流Ids提供给电容器Cs的第二端，从而电容器Cs的两端之间的电压（=Vgs）变化。该行为通过以下表达式表示。
Ids ( t ) = - Cs dVgs ( t ) dt     ·····(2)
利用表达式（1）和（2），获得关于栅极-源极电压Vgs随时间变化的以下表达式。
Vgs ( t ) - Vth = 1 1 Vgs ( 0 ) - Vth + β 2 Cs · t     ·····(3)
在上述表达式（3）中，Vgs(0)是定时t2处的栅极-源极电压Vgs（=Vsig-Vini）。
如上所述，在Ids校正时段P2中，栅极-源极电压Vgs随着时间逐渐减少，如表达式（3）所示。相应地，从驱动晶体管DRTr的漏极流到源极的电流Ids也逐渐地减少。
图4图示在施加特定像素电压Vsig时电流Ids随着时间的变化。图4图示假设在多个不同工艺条件下制造各晶体管的情况下的仿真结果。如图4所示，电流Ids随着时间逐渐减少。此时，取决于工艺条件，电流Ids随着时间的变化在各晶体管之间不同。具体地，例如，当电流Ids的值大时（当迁移率μ大并且阈值Vth小时），电流Ids可能减少较快，并且当电流Ids的值小时（当迁移率μ小并且阈值Vth大时），电流Ids可能减少较慢。
图5图示图4所示的电流Ids的变化的时间依赖性。特性W1指示通过将标准偏差除以平均值获得的值（σ/ave.）。特性W2指示通过将变化值除以平均值获得的值（Range/ave.）。如图5所示，电流Ids的变化在特定时间t（例如在特性W2中的时间tw）具有局部最小值。相应地，当对于时间段tw执行Ids校正时，电流Ids的变化的宽度最小化。
在显示单元1中，如上所述，Ids校正时段P2的时间长度（图3中从定时t2到定时t3）设为允许电流Ids的变化小的时间长度（例如，时间段tw）。相应地，定时t3处的电流Ids的变化被抑制。因此，图像质量的劣化被抑制。
此外，在显示单元1中，在电流Ids收敛到“0（零）”之前完成Ids校正。因此，与稍后将描述的校正方法（例如，第四实施例中描述的Vth校正）中相比，用于校正操作的时段（校正时段P2）允许更短。相应地，显示单元1的设计自由度增加。具体地，例如，利用显示单元1，可以实现高清晰度显示单元。具体地，在高清晰度显示单元中，必须在更短时间段内执行校正操作，因为根据线数量的增加一个水平时段（1H）变得更短。在显示单元1中，允许在短时间段内执行校正操作。因此，可实现高清晰度显示单元。
[效果]
如上所述，在本实施例中，执行Ids校正。因此，抑制了从驱动晶体管的器件变化导致的图像质量的劣化。
此外，在本实施例中，在Ids校正时段中，在电流Ids收敛到“0（零）”之前完成校正。因此，用于校正操作的时段允许短。相应地，设计自由度增加。例如，高清晰度显示单元可以是可实现的。
此外，在本实施例中，源极电压根据有机EL器件中的器件变化增加。因此，抑制了从有机EL器件的器件变化导致的图像质量的劣化。
[修改1-1]
在上述实施例中，子像素11包括两个晶体管和一个电容器Cs。然而，这不是限制性的。可替代地，例如，子像素可以包括三个晶体管和一个电容器Cs。下面将详细描述本修改。
图6图示根据本修改的显示单元1A的配置示例。显示单元1A包括显示部分10A和驱动部分20A。显示部分10A包括多个子像素11A和在行方向上延伸的多个电源控制线DSL。每个电源控制线DSL的一端连接到驱动部分20A。
图7图示子像素11A的电路配置的示例。子像素11A包括功率晶体管DSTr。换句话说，在该示例中，子像素11A具有所谓的“3Tr1C”配置，其包括三个晶体管（写入晶体管WSTr、驱动晶体管DRTr和功率晶体管DSTr）和一个电容器Cs。功率晶体管DSTr由P沟道MOS型TFT配置。功率晶体管DSTr的栅极连接到电压控制线DSL，其源极连接到电源线PL，并且其漏极连接到驱动晶体管DRTr的漏极。
功率晶体管DSTr对应于本公开的一个实施例中的“第三晶体管”的具体但不是限制性示例。
驱动部分20A包括定时生成部分22A、扫描线驱动部分23A、电源控制线驱动部分25A、电源线驱动部分26A和数据线驱动部分27A。定时生成部分22A是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分23A、电源控制线驱动部分25A、电源线驱动部分26A和数据线驱动部分27A的每个，从而控制这些部分相互同步地操作。电源控制线驱动部分25A根据从定时生成部分22A提供的控制信号，顺序地施加电源控制信号DS到多个电源控制线DSL，从而控制各行的子像素11A的发光操作和光熄灭操作。扫描线驱动部分23A、电源线驱动部分26A和数据线驱动部分27A分别具有与根据上述实施例的扫描线驱动部分23、电源线驱动部分26和数据线驱动部分27相似的功能。
图8是显示单元1A中的显示操作的时序图。在图8中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源控制信号DS的波形，部分（C）示出电源信号DS2的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分20A在从定时t1到定时t6的时段（写入时段P1）中将像素电压Vsig写入子像素11A，并且初始化子像素11A，如在上述实施例中。
接着，在定时t6，电源控制线驱动部分25A允许电源控制信号DS从低电平变化为高电平（图8中的部分（B））。相应地，功率晶体管DSTr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。此外，在定时t2，电源线驱动部分26A允许电源信号DS2从电压Vini变化为电压Vccp（图8中的部分（C）），如在上述实施例中。此后，在定时t7，电源控制线驱动部分25A允许电源控制信号DS从高电平变化为低电平（图8中的部分（B））。相应地，功率晶体管DSTr导通，并且电压Vccp提供到驱动晶体管DRTr的漏极。
随后，驱动部分20A在从定时t7到定时t3的时段（Ids校正时段P2）中对子像素11A执行Ids校正，如在上述第一实施例中。
在这样的配置中同样可获得与上述实施例中相似的效果。
[修改1-2]
在上述第一实施例中，通过由电源线驱动部分26提供电压Vini初始化子像素11。然而，这不是限制性的。可替代地，例如，可以提供仅用于提供电压Vini的晶体管。下面将详细描述本修改。
图9图示根据本修改的显示单元1B的配置示例。显示单元1B包括显示部分10B和驱动部分20B。显示部分10B包括多个子像素11B和在行方向上延伸的多个控制线AZ1L。每个控制线AZ1L的一端连接到驱动部分20B。
图10图示子像素11B的电路配置的示例。子像素11B包括控制晶体管AZ1Tr。换句话说，在该示例中，子像素11B具有所谓的“4Tr1C”配置，其包括四个晶体管（写入晶体管WSTr、驱动晶体管DRTr、功率晶体管DSTr和控制晶体管AZ1Tr）和一个电容器Cs。控制晶体管AZ1Tr由N沟道MOS型TFT配置。控制晶体管AZ1Tr的栅极连接到控制线AZ1L，其漏极连接到驱动晶体管DRTr的源极和电容器Cs的第二端，其源极由驱动部分20B提供电压Vini。此外，电压Vccp由驱动部分20B提供到功率晶体管DSTr的源极。
这里，控制晶体管AZ1Tr对应于本公开的一个实施例中的“第四晶体管”的具体的但是不是限制性的示例。
驱动部分20B包括定时生成部分22B、扫描线驱动部分23B、控制线驱动部分24B、电源控制线驱动部分25B和数据线驱动部分27B。定时生成部分22B是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分23B、控制线驱动部分24B、电源控制线驱动部分25B和数据线驱动部分27B的每个，从而控制这些部分相互同步地操作。控制线驱动部分24B根据从定时生成部分22B提供的控制信号，顺序地施加控制信号AZ1到多个控制线AZ1L，从而控制各行的子像素11B的初始化操作。扫描线驱动部分23B、电源控制线驱动部分25B和数据线驱动部分27B分别具有与扫描线驱动部分23、电源控制线驱动部分25A和数据线驱动部分27相似的功能。
图11是显示单元1B中的显示操作的时序图。在图11中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在写入时段P1之前的定时t11，电源控制线驱动部分25B允许电源控制信号DS的电压从低电平变化为高电平（图11中的部分（C））。相应地，功率晶体管DSTr截止。
接着，驱动部分20B在从定时t12到定时t13的时段（写入时段P1）中将像素电压Vsig写入子像素11B，如在上述第一实施例中。此外，在定时t12，控制线驱动部分24B允许控制信号AZ1的电压从低电平变化为高电平（图11中的部分（B））。相应地，控制晶体管AZ1Tr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图11中的部分（F））。因此，子像素11B被初始化。
随后，在定时t13，控制线驱动部分24B允许控制信号AZ1的电压从高电平变化为低电平（图11中的部分（B））。相应地，控制晶体管AZ1Tr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分20B在从定时t14到定时t15的时段（Ids校正时段P2）中对子像素11B执行Ids校正。具体地，在定时t14，电源控制线驱动部分25B允许电源控制信号DS的电压从高电平变化为低电平（图11中的部分（C））。相应地，功率晶体管DSTr导通，并且执行Ids校正，如在上述第一实施例中
在这样的配置中同样可获得与上述实施例中相似的效果。
[修改1-3]
在上述第一实施例中，子像素11包括两个晶体管。然而，这不是限制性的。可替代地，例如，子像素可以进一步包括其它晶体管。
例如，驱动包括具有“2Tr1C”配置的子像素11的显示部分10（图1和2）的方法（图3），可以照原样应用于包括具有“3Tr1C”配置的子像素11A的显示部分10A（图6和7）。在该情况下，通过允许电源控制信号DS通常处于低电平（L）（图12中的部分（B））和允许功率晶体管DSTr通常导通，如图12所示，可实现与图3所示的驱动方法相同的方法。
此外，例如，驱动包括具有“2Tr1C”配置的子像素11的显示部分10（图1和2）的方法（图3），可以照原样应用于包括具有“4Tr1C”配置的子像素的显示部分。下面将描述其细节。
图13图示根据本修改的显示单元1C的配置示例。显示单元1C包括显示部分10C和驱动部分20C。显示部分10C包括多个子像素11C和在行方向上延伸的多个控制线AZ2L。每个控制线AZ2L的一端连接到驱动部分20C。
图14图示子像素11C的电路配置的示例。子像素11C包括控制晶体管AZ2Tr。换句话说，在该示例中，子像素11C具有所谓的“4Tr1C”配置，其包括四个晶体管（写入晶体管WSTr、驱动晶体管DRTr、功率晶体管DSTr和控制晶体管AZ2Tr）和一个电容器Cs。控制晶体管AZ2Tr由N沟道MOS型TFT配置。控制晶体管AZ2Tr的栅极连接到控制线AZ2L，其漏极连接到驱动晶体管DRTr的栅极和电容器Cs的第一端，其源极由驱动部分20C提供电压Vofs。此外，功率晶体管DSTr的源极连接到电源线PL。
驱动部分20C包括定时生成部分22C、扫描线驱动部分23C、控制线驱动部分24C、电源控制线驱动部分25C、电源线驱动部分26C和数据线驱动部分27C。定时生成部分22C是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分23C、控制线驱动部分24C、电源控制线驱动部分25C、电源线驱动部分26C和数据线驱动部分27C的每个，从而控制这些部分相互同步地操作。控制线驱动部分24C根据从定时生成部分22C提供的控制信号，顺序地施加控制信号AZ2到多个控制线AZ2L。扫描线驱动部分23C、电源控制线驱动部分25C、电源线驱动部分26C和数据线驱动部分27C分别具有与扫描线驱动部分23、电源控制线驱动部分25A、电源线驱动部分26和数据线驱动部分27相似的功能。
同样在这样的配置中，通过允许控制信号AZ2通常处于低电平（L）（图15中的部分（B）），允许电源控制信号DS通常处于低电平（L）（图15中的部分（C））和允许控制晶体管AZ2Tr通常截止，以及允许功率晶体管DSTr通常导通，如图15所示，可实现与图3所示的驱动方法相同的方法。
此外，例如，驱动包括具有“3Tr1C”配置的子像素11A的显示部分10A（图6和7）的方法（图8），可以照原样应用于包括具有“4Tr1C”配置的子像素11C的显示部分10C（图13和14）。在该情况下，通过允许控制信号AZ2通常处于低电平（L）（图16中的部分（B））和允许控制晶体管AZ2Tr通常截止，如图16所示，可实现与图8所示的驱动方法相同的方法。
此外，例如，驱动包括具有“4Tr1C”配置的子像素11B的显示部分10B（图9和10）的方法（图11），可以照原样应用于包括具有“5Tr1C”配置的子像素的显示部分。下面将描述其细节。
图17图示根据本修改的显示单元1D的配置示例。显示单元1D包括显示部分10D和驱动部分20D。显示部分10D包括多个子像素11D和在行方向上延伸的多个控制线AZ1L和AZ2L。每个控制线AZ1L和AZ2L的一端连接到驱动部分20D。
图18图示子像素11D的电路配置的示例。子像素11D包括控制晶体管AZ1Tr和AZ2Tr。换句话说，在该示例中，子像素11D具有所谓的“5Tr1D”配置，其包括五个晶体管（写入晶体管WSTr、驱动晶体管DRTr、功率晶体管DSTr和控制晶体管AZ1Tr和AZ2Tr）和一个电容器Cs。
驱动部分20D包括定时生成部分22D、扫描线驱动部分23D、控制线驱动部分24D、电源控制线驱动部分25D和数据线驱动部分27D。定时生成部分22D是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分23D、控制线驱动部分24D、电源控制线驱动部分25D和数据线驱动部分27D的每个，从而控制这些部分相互同步地操作。控制线驱动部分24D根据从定时生成部分22D提供的控制信号，顺序地施加控制信号AZ1到多个控制线AZ1L，并且顺序地施加控制信号AZ2到多个控制线AZ2L。扫描线驱动部分23D、电源控制线驱动部分25D和数据线驱动部分27D分别具有与扫描线驱动部分23、电源控制线驱动部分25A和数据线驱动部分27相似的功能。
同样在这样的配置中，通过允许控制信号AZ2通常处于低电平（L）（图19中的部分（C））和允许控制晶体管AZ2Tr通常截止，如图19所示，可实现与图11所示的驱动方法相同的方法。
[修改1-4]
在上述实施例中，行方向上相互相邻的子像素11连接到不同的数据线DTL。然而，这不是限制性的。可替代地，例如，相邻子像素11可以共享一条数据线DTL。下面将详细给出根据本修改的显示单元1E和显示单元1F的描述。
图20图示显示单元1E中的显示部分10E的配置示例。在显示部分10E中，行方向上相互相邻的子像素11连接到一条数据线DTL。此外，对于每行显示部分10E包括两条扫描线WSL和两条电源线PL。
图21是显示单元1E中的显示操作的时序图。该时序图图示关于行方向上相互相邻的两个子像素11的显示驱动的操作示例。在图21中，部分（A）到（E）图示两个子像素11的一个的操作示例，并且部分（F）到（J）图示另一个的操作示例。部分（A）和（F）每个示出扫描线WS的波形，部分（B）和（G）每个示出电源信号DS2的波形，部分（C）和（H）每个示出信号Sig的波形，部分（D）和（I）每个示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）和（J）每个示出驱动晶体管DRTr的源极电压Vs的波形。
在显示单元1E中，将像素电压Vsig写入在行方向上相互相邻的两个子像素11，并且在一个水平时段（1H）中执行Ids校正。具体地，在一个水平时段（1H）的前半中对两个子像素11中的一个执行写入操作（写入时段P1）和Ids校正操作（Ids校正时段P2），并且在一个水平时段（1H）的后半中对两个子像素11中的另一个执行写入操作（写入时段P1）和Ids校正操作（Ids校正时段P2）。
图22A图示一个水平时段（1H）的前半中各个子像素11的操作。图22B图示一个水平时段（1H）的后半中各个子像素11的操作。在图22A和22B中，阴影线子像素11表示对其执行写入操作和Ids校正的子像素11。在该示例中，在一个水平时段（1H）的前半和后半的每个中驱动每隔一行中的子像素11。
如上所述，在显示单元1E中，Ids校正时段短。因此，允许在一个水平时段（1H）中以时分方式对多个子像素11执行写入操作和Ids校正操作。
在上述示例中，扫描线WSL和电源线PL在各行中以相同方式连接到子像素11。然而，这不是限制性的。可替代地，例如，扫描线WSL和电源线PL在各行之间以不同方式连接到子像素11，如图23所示。在该情况下，如图24A和24B所示，在一个水平时段（1H）的各个前半和后半中以棋盘形图案驱动子像素11。
此外，在上述示例中，在每行中包括两条电源线PL。然而，这不是限制性的。可替代地，例如，如图25所示，在每行中可以包括一条电源线PL。在该情况下，如图26所示，在行方向上相互相邻的两个子像素11可以基于共同的电源信号DS2（图26中的部分（B）和（G））操作。电源信号DS2的电压在一个水平时段（1H）中在两个子像素11的每个的写入时段P1的每个中变为电压Vini。
[2.第二实施例]
接着，将描述根据第二实施例的显示单元2。在本实施例中，扫描信号WS的波形的下降部分的电压逐渐地减少。要注意，相同标号用于指定与根据上述第一实施例的显示单元1的基本相同的组件，并且将适当地省略其描述。
如图1所示，显示单元2包括驱动部分30。驱动部分30包括扫描线驱动部分33。扫描线驱动部分33根据从定时生成部分22提供的控制信号顺序地施加扫描信号WS到多个扫描线WSL，从而顺序地选择各行的子像素11，如同根据上述第一实施例的扫描线驱动部分23。此时，扫描线驱动部分33施加扫描信号WS到扫描线WSL，该扫描信号WS具有下降部分的电压逐渐减少的波形。
图27是显示单元2中的显示操作的时序图。在图27中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源信号DS2的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分30在从定时t1到定时t2的时段（写入时段P1）中将像素电压Vsig写入子像素11，并且初始化子像素11，如在上述第一实施例中。
接着，驱动部分30在从定时t2到定时t9的时段（Ids校正时段P2）中对子像素11执行Ids校正，如同根据上述第一实施例的驱动部分20。此时，扫描线驱动部分33生成扫描信号WS，其具有下降部分的电压逐渐减少的波形（图27中的部分（A））。因此，显示单元2如此操作以便允许Ids校正时段P2的时间长度（从定时t2到定时t9）取决于像素电压Vsig的电平而不同。
图28是Ids校正操作的时序图。部分（A）示出扫描线信号WS的波形，并且部分（B）示出电源信号DS2的波形。写入晶体管WSTr在扫描信号WS的电压高于（像素电压Vsig+阈值电压Vth）时导通，并且在扫描信号WS的电压低于（像素电压Vsig+阈值电压Vth）时截止。如图28中的部分（A）所示，扫描信号WS的电压在下降时逐渐减少。因此，写入晶体管WSTr从导通状态切换为截止状态的定时t9取决于像素电压Vsig的电平。换句话说，Ids校正时段P2的时间长度取决于像素电压Vsig的电平。具体地，Ids校正时段P2的时间长度随着像素电压Vsig的电平增加而变短，并且随着像素电压Vsig的电平减少而变长。
在完成Ids校正之后，驱动部分30允许子像素11在从定时t9开始的时段（发光时段P3）中发光，如在上述第一实施例中。
如上所述，显示单元2如此配置，扫描信号WS的波形的下降部分的电压逐渐减少。相应地，改进了图像质量，如下面将描述的。
如图4和5所示，电流Ids的变化在特定时间t（例如，在特性W2中的时间tw）具有局部最小值。电流Ids的变化取局部最小值的时间段根据像素电压Vsig变化。
图29图示像素电压Vsig和电流Ids的变化取局部最小值的时间段之间的关系。如图29所示，电流Ids的变化取局部最小值的时间段随着像素电压Vsig更高而更短，并且随着像素电压Vsig更低而更长。相应地，当Ids校正时段P2的时间段随着像素电压Vsig更高而减少、并且随着像素电压Vsig更低而增加时，独立于像素电压Vsig，抑制了在定时t9的电流Ids的变化。
在显示单元2中，扫描信号WS的下降部分的电压逐渐地减少，以便根据像素电压Vsig变化Ids校正时段P2的时间长度，如上所述。具体地，生成扫描信号WS的下降部分的波形，使得实现图29中所示的特性。相应地，独立于像素电压Vsig的电平抑制电流Ids的变化，从而抑制了图像质量的劣化。
要注意，例如，在日本未审专利申请公开No.2008-9198中公开了生成这样的扫描信号WS的波形的方法。
如上所述，在本实施例中，扫描信号的下降部分的电压逐渐地减少。因此，抑制了图像质量的劣化。其它效果类似于上述第一实施例的那些。
[修改2-1]
在上述第二实施例中，允许扫描信号WS的下降部分的电压逐渐地减少的扫描线驱动部分33应用于根据第一实施例的显示单元1。然而，这不是限制性的。可替代地，例如，扫描线驱动部分33可以应用于根据第一实施例的修改1-1到1-4的显示单元的任何。
[3.第三实施例]
接着，将描述根据第三实施例的显示单元3。本实施例与根据上述第一实施例等的显示单元1不同在于Ids校正的具体方法。具体地，在显示单元1中，像素电压Vsig施加到驱动晶体管DRTr的栅极，并且源极电压通过Ids校正变化。另一方面，在根据本实施例的显示单元3中，像素电压Vsig施加到驱动晶体管的源极，并且栅极电压通过Ids校正变化。要注意，相同标号用于指定与根据上述第一实施例的显示单元1基本相同的组件，并且将适当地省略其描述。
图30图示根据本实施例的显示单元3的配置示例。显示单元3包括显示部分40和驱动部分50。
显示部分40包括多个子像素41、扫描线WSL、电源控制线DSL、控制线INISL和AZL、以及数据线DTL。扫描线WSL、电源控制线DSL、控制线INISL和AZL在行方向上延伸。数据线DTL在列方向上延伸。扫描线WSL、电源控制线DSL、控制线INISL和AZL、以及数据线DTL的每个的一端连接到驱动部分50。
图31图示子像素41的电路配置的示例。子像素41包括写入晶体管Tr1、驱动晶体管Tr2、控制晶体管Tr3和Tr4、功率晶体管Tr5和Tr6、有机EL器件OLED、和电容器Cs。换句话说，在该示例中，子像素41具有所谓的“6Tr1C”配置，其包括六个晶体管（写入晶体管Tr1、驱动晶体管Tr2、控制晶体管Tr3和Tr4、功率晶体管Tr5和Tr6）和一个电容器Cs。
写入晶体管Tr1、驱动晶体管Tr2、控制晶体管Tr3和Tr4、功率晶体管Tr5和Tr6可以每个由例如P沟道MOS型TFT配置。写入晶体管Tr1的栅极连接到扫描线WSL，其源极连接到数据线DTL，并且其漏极连接到驱动晶体管Tr2的源极、电容器Cs的第一端等。驱动晶体管Tr2的栅极连接到电容器Cs的第二端等，其源极连接到写入晶体管Tr1的漏极、电容器Cs的第一端等，并且其漏极连接到控制晶体管Tr3的漏极和功率晶体管Tr5的源极。控制晶体管Tr3的栅极连接到控制线AZL，其源极连接到电容器Cs的第二端、驱动晶体管Tr2的栅极等，并且其漏极连接到驱动晶体管Tr2的漏极和功率晶体管Tr5的源极。控制晶体管Tr4的栅极连接到控制线INISL，其源极连接到电容器Cs的第二端、驱动晶体管Tr2的栅极等，并且其漏极通过驱动部分50提供有电压Vini。功率晶体管Tr5的栅极连接到电源控制线DSL，其源极连接到驱动晶体管Tr2的漏极和控制晶体管Tr3的漏极，并且其漏极连接到有机EL器件OLED的阳极。功率晶体管Tr6的栅极连接到电源控制线DSL，其源极通过驱动部分50提供有电压Vccp，并且其漏极连接到电容器Cs的第一端、驱动晶体管Tr2的源极等。
电容器Cs的第一端连接到驱动晶体管Tr2的源极等，并且其第二端连接到驱动晶体管Tr2的栅极等。有机EL器件OLED的阳极连接到功率晶体管Tr5的漏极，并且其阴极通过驱动部分50提供有阴极电压Vcath。
驱动晶体管Tr2对应于本公开的一个示例中的“第一晶体管”的具体但不是限制性示例。写入晶体管Tr1对应于本公开的一个示例中的“第六晶体管”的具体但不是限制性示例。控制晶体管Tr3对应于本公开的一个示例中的“第七晶体管”的具体但不是限制性示例。控制晶体管Tr4对应于本公开的一个示例中的“第八晶体管”的具体但不是限制性示例。功率晶体管Tr5对应于本公开的一个示例中的“第九晶体管”的具体但不是限制性示例。功率晶体管Tr6对应于本公开的一个示例中的“第十晶体管”的具体但不是限制性示例。
驱动部分50基于从外部提供的图像信号Sdisp和同步信号Ssync驱动显示部分40，如同根据上述第一实施例的驱动部分20。驱动部分50包括图像信号处理部分51、定时生成部分52、扫描线驱动部分53、控制线驱动部分54、电源控制线驱动部分55和数据线驱动部分57。控制线驱动部分54根据从定时生成部分52提供的控制信号，顺序地施加控制信号INIS到多个控制线INISL，从而控制各行的子像素41的初始化操作。此外，控制线驱动部分54根据从定时生成部分52提供的控制信号，顺序地施加控制信号AZ到多个控制线AZL，从而控制各行的子像素41的Ids校正操作。
图32是显示单元3中的显示操作的时序图。在图32中，部分（A）示出控制信号INIS的波形，部分（B）示出扫描线信号WS的波形，部分（C）示出电源信号DS2的波形，部分（D）示出控制信号AZ的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管Tr2的栅极电压Vg的波形，并且部分（G）示出驱动晶体管Tr2的源极电压Vs的波形。
首先，驱动部分50在从定时t21到定时t22的时段（写入时段P1）中，将像素电压Vsig写入子像素41并初始化子像素41。具体地，首先，在定时t11，数据线驱动部分57将信号Sig设为像素电压Vsig（图32中的部分（E）），并且扫描线驱动部分53允许扫描信号WS的电压从高电平变化为低电平（图32中的部分（B））。相应地，写入晶体管Tr1导通，并且驱动晶体管Tr2的源极电压Vs设为像素电压Vsig（图32中的部分（G））。与此同时，控制线驱动部分54允许控制信号INIS的电压从高电平变化为低电平（图32中的部分（A））。相应地，控制晶体管Tr4导通，并且驱动晶体管Tr2的栅极电压设为电压Vini（图32中的部分（F））。因此，子像素41被初始化。
接着，驱动部分50在从定时t22到定时t23的时段（Ids校正时段P2）中对子像素41执行Ids校正。具体地，首先，在定时t22，控制线驱动部分54允许控制信号INIS的电压从低电平变化为高电平（图32中的部分（A））。相应地，控制晶体管Tr4截止。此外，与此同时，控制线驱动部分54允许控制信号AZ的电压从高电平变化为低电平（图32中的部分（D））。相应地，控制晶体管Tr3导通。换句话说，驱动晶体管Tr2的漏极和栅极通过控制晶体管Tr3相互连接（所谓的“二极管连接”）。相应地，电流从驱动晶体管Tr2的源极流到漏极，从而栅极电压Vg增加（图32中的部分（F））。因为栅极电压Vg增加，所以从驱动晶体管Tr2的源极流到漏极的电流减少。利用该负反馈操作，栅极电压Vg随着时间以较慢步速增加。确定用于执行该Ids校正的时间段（从定时t22到定时t23）的长度，以便抑制在定时t23流过驱动晶体管Tr2的电流的变化，如在上面第一实施例中描述的。
随后，在定时t23，控制线驱动部分54允许控制信号AZ的电压从低电平变化为高电平（图32中的部分（D））。相应地，控制晶体管Tr3截止，并且驱动晶体管Tr2的栅极置于浮置状态。此后，保持电容器Cs的两端之间的电压，即，驱动晶体管Tr2的栅极和源极之间的栅极-源极电压Vgs。
随后，在定时t24，扫描线驱动部分53允许扫描信号WS的电压从低电平变化为高电平（图32中的部分（B））。相应地，写入晶体管Tr1截止。
随后，驱动部分50允许子像素41在从定时t25开始的时段（发光时段P3）中发光。具体地，在定时t25，电源控制线驱动部分55允许电源控制信号DS的电压从高电平变化为低电平（图32中的部分（C））。相应地，功率晶体管Tr5和Tr6导通，从而驱动晶体管Tr2的源极电压Vs朝向电压Vccp增加（图32中的部分（G）），并且驱动晶体管Tr2的栅极电压Vg也增加（图32中的部分（F））。相应地，驱动晶体管Tr2被允许在饱和区操作，并且电流流过按以下顺序包括功率晶体管Tr6、驱动晶体管Tr2、功率晶体管Tr5和有机EL器件ELED的路径。相应地，有机EL器件OLED发光。
随后，在显示单元3中，在预定时段（一帧时段）已经经过之后，从发光时段P3到写入时段P1进行转换。驱动部分50驱动子像素41，使得重复上述一系列操作。
如上所述，当像素电压施加到驱动晶体管的源极并且栅极电压通过Ids校正变化时，与上述实施例中的效果类似的效果等是可获得的。
此外，在本实施例中，显示部分40只由PMOS晶体管配置而不使用NMOS晶体管。因此，显示部分40甚至可以例如在不允许制造NMOS晶体管的工艺（如有机TFT（O-TFT）工艺）中制造。
[修改3-1]
例如，根据第一实施例的修改1-4可应用于根据上述第三实施例的显示单元3。
[4.第四实施例]
接着，将描述根据第四实施例的显示单元6。本实施例与根据上述第一实施例等的显示单元1不同在于校正方法。要注意，相同标号用于指定与根据上述第一实施例的显示单元1基本相同的组件，并且将适当地省略其描述。
如图1和2所示，显示单元6包括显示部分10和驱动部分60。显示部分10包括具有“2Tr1C”配置的子像素11。驱动部分60包括扫描线驱动部分63、电源线驱动部分66和数据线驱动部分67。
图33图示显示单元6中的显示操作的时序图。在图33中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源信号DS2的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。
在一个水平时段（1H）中，驱动部分60初始化子像素11（初始化时段P11），执行Vth校正用于抑制驱动晶体管DRTr中的器件变化对图像质量的影响（Vth校正时段P12），将像素电压Vsig写入子像素11中，并且执行与上述Vth校正不同的μ（迁移率）校正（写入-μ-校正时段P13）。此后，子像素11中的有机EL器件OLED以根据写入的像素电压Vsig的亮度发光（发光时段P16）。下面将描述其细节。
首先，在初始化时段P11之前的定时t31，电源线驱动部分66允许电源信号DS2从电压Vccp变化为电压Vini（图33中的部分（B））。相应地，驱动晶体管DRTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图33中的部分（E））。
随后，驱动部分60在从定时t32到定时t33的时段（初始化时段P11）中初始化子像素11。具体地，在定时t32，数据线驱动部分67将信号Sig设为电压Vofs（图33中的部分（C）），并且扫描线驱动部分63允许扫描信号WS的电压从低电平变化为高电平（图33中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图33中的部分（D））。因此，驱动晶体管DRTr的栅极和源极之间的栅极-源极电压Vgs（=Vofs-Vini）设为高于驱动晶体管DRTr的阈值电压Vth的电压，并且子像素11被初始化。
接着，驱动部分60在从定时t33到定时t34的时段（Vth校正时段P12）中执行Vth校正。具体地，在定时t33，电源线驱动部分66允许电源信号DS2从电压Vini变化为电压Vccp（图33中的部分（B））。相应地，驱动晶体管DRTr被允许在饱和区操作，从而电流Ids从漏极流到源极，并且源极电压Vs增加（图33中的部分（E））。此时，源极电压Vs低于在有机EL器件OLED的阴极的电压Vcath。因此，有机EL器件OLED保持反向偏置状态，并且电流不流入有机EL器件OLED。因为源极电压Vs这样增加，所以栅极-源极电压Vgs减少，因此电流Ids减少。利用该负反馈操作，电流Ids朝向“0（零）”收敛。换句话说，驱动晶体管DRTr的栅极-源极电压Vgs收敛以便等于驱动晶体管DRTr的阈值电压Vth（Vgs=Vth）。
Vth校正时段P12中的基本操作类似于根据上述第一实施例的Ids校正时段P2中的操作，并且栅极-源极电压Vgs随着时间逐渐地减少，如表达式（3）所示。此时，在Vth校正时段P12中，不同于根据上述第一实施例的Ids校正时段P2中，执行负反馈操作直到栅极-源极电压Vgs几乎收敛。换句话说，Vth校正时段P12的时间长度设为长于Ids校正时段P2的时间长度。
随后，在定时t34，扫描线驱动部分63允许扫描信号WS的电压从高电平变化为低电平（图33中的部分（A））。相应地，写入晶体管WSTr截止。在定时t35，数据线驱动部分67将信号Sig设为像素电压Vsig（图33中的部分（C））。
随后，驱动部分60在从定时t36到定时t37的时段（写入-μ-校正时段P13）中将像素电压Vsig写入子像素11中，并执行μ校正。具体地，在定时t36，扫描线驱动部分63允许扫描信号WS的电压从低电平变化为高电平（图33中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg从电压Vofs增加到像素电压Vsig（图33中的部分（D））。此时，驱动晶体管DRTr的栅极-源极电压Vgs变为高于阈值电压Vth（Vgs>Vth），并且电流Ids从漏极流到源极。因此，驱动晶体管DRTr的源极电压Vs增加（图33中的部分（E））。利用这样的负反馈操作，抑制了驱动晶体管DRTr中器件变化的影响（μ校正），并且驱动晶体管DRTr的栅极-源极电压Vgs设为根据像素电压Vsig的电压Vemi。
应当注意，例如在日本未审专利公开申请No.2006-215213中公开了这样的μ校正方法。
随后，驱动部分60允许子像素11在从定时t37开始的时段（发光时段P16）中发光。具体地，在定时t37，扫描线驱动部分63允许扫描信号WS的电压从高电平变化为低电平（图33中的部分（A））。相应地，驱动晶体管DRTr的栅极电压Vg和源极电压Vs增加（图33中的部分（D）和（E）），并且有机EL器件OLED发光，如在根据上述第一实施例的发光时段P3中。
如上所述，在本实施例中，执行Vth校正和μ校正两者。因此，抑制了从驱动晶体管中的器件变化导致的图像质量的劣化。
此外，在本实施例中，在发光时段中，源极电压根据有机EL器件的器件变化增加。因此，抑制了从有机EL器件中的器件变化变化导致的图像质量的劣化。
[修改4-1]
在上述第四实施例中，对包括具有“2Tr1C”配置的子像素11的显示部分10（图1和2）执行Vth校正和μ校正两者。然而，这不是限制性的。可替代地，可以对包括具有“3Tr1C”配置的子像素11A的显示部分10A（图6和7）执行Vth校正和μ校正两者。下面将详细描述根据本修改的显示单元6A。
如图6和7所示，显示单元6A包括显示部分10A和驱动部分60A。显示部分10A包括具有“3Tr1C”配置的子像素11A。驱动部分60A包括扫描线驱动部分63A、电源控制线驱动部分65A、电源线驱动部分66A和数据线驱动部分67A。
图34是显示单元6A中的显示操作的时序图。在图34中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源控制信号DS的波形，部分（C）示出电源信号DS2的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分60A在从定时t41到定时t42的时段（初始化时段P11）中初始化子像素11A。具体地，首先，在定时t41，数据线驱动部分67A将信号Sig设为电压Vofs（图34中的部分（D）），并且扫描线驱动部分63A允许扫描信号WS的电压从低电平变化为高电平（图34中的部分（A））。同时，电源线驱动部分66A允许电源信号DS2从电压Vccp变化为电压Vini（图34中的部分（C））。相应地，驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图34中的部分（E）），并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图34中的部分（F））。因此，子像素11A被初始化。
随后，驱动部分60A在从定时t42到定时t43的时段（Vth校正时段P12）中执行Vth校正，如在上述第四实施例中。
随后，在定时t43，电源控制线驱动部分65A允许电源控制信号DS的电压从低电平变化为高电平（图34中的部分（B））。相应地，功率晶体管DSTr截止。
随后，驱动部分60A在从定时t44到定时t45的时段（写入时段P14）中将像素电压Vsig写入子像素11A中。具体地，在定时t44，数据线驱动部分67A将信号Sig设为像素电压Vsig（图34中的部分（D））。相应地，驱动晶体管DRTr的栅极电压Vg从电压Vofs增加到像素电压Vsig（图34中的部分（E））。相应地，驱动晶体管DRTr的栅极-源极电压Vgs变为高于阈值电压Vth（Vgs>Vth）。
随后，驱动部分60A在从定时t45到定时t46的时段（μ校正时段P15）执行μ校正。具体地，在定时t45，电源控制线驱动部分65A允许电源控制信号DS的电压从高电平变化为低电平（图34中的部分（B））。相应地，功率晶体管DSTr导通，并且电流Ids从漏极流到源极。因此，驱动晶体管DRTr的源极电压Vs增加（图34中的部分（F））。通过上述操作，执行μ校正。
在这样的配置中同样可获得与上述第四实施例中相似的效果。
[修改4-2]
此外，例如，可以对包括具有“4Tr1C”配置的子像素11B的显示部分10B（图9和10）执行Vth校正和μ校正两者。下面将详细描述根据本修改的显示单元6B。
如图9和10所示，显示单元6B包括显示部分10B和驱动部分60B。显示部分10B包括具有“4Tr1C”配置的子像素11B。驱动部分60B包括扫描线驱动部分63B、控制线驱动部分64B、电源控制线驱动部分65B和数据线驱动部分67B。
图35是显示单元6B中的显示操作的时序图。在图35中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分60B在从定时t51到定时t52的时段（初始化时段P11）中初始化子像素11B。具体地，首先，在定时t51，数据线驱动部分67B将信号Sig设为电压Vofs（图35中的部分（D）），并且扫描线驱动部分63B允许扫描信号WS的电压从低电平变化为高电平（图35中的部分（A））。同时，控制线驱动部分64B允许控制信号AZ1的电压从低电平变化为高电平（图35中的部分（B）），并且电源控制线驱动部分65B允许电源控制信号DS的电压从低电平变化为高电平（图35中的部分（C））。相应地，驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图35中的部分（E）），并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图35中的部分（F））。因此，子像素11B被初始化。
随后，驱动部分60B在从定时t52到定时t53的时段（Vth校正时段P12）中执行Vth校正。具体地，控制线驱动部分64B允许控制信号AZ1的电压从高电平变化为低电平（图35中的部分（B）），并且电源控制线驱动部分65B允许电源控制信号DS的电压从高电平变化为低电平（图35中的部分（C））。相应地，控制晶体管AZ1截止，并且功率晶体管DSTr导通。因此，执行Vth校正，如在上述第四实施例中。
随后，在定时t54，电源控制线驱动部分65B允许电源控制信号DS的电压从低电平变化为高电平（图35中的部分（C））。相应地，功率晶体管DSTr截止。
随后，驱动部分60B在从定时t54到定时t55的时段（写入时段P14）中将像素电压Vsig写入子像素11B中，并且在从定时t54到定时t55的时段（μ校正时段P15）中执行μ校正，如在上述修改4-1中。
在这样的配置中同样可获得与上述第四实施例中相似的效果。
[修改4-3]
此外，例如，可以对包括具有“4Tr1C”配置的子像素11C的显示部分10C（图13和14）执行Vth校正和μ校正两者。下面将详细描述根据本修改的显示单元6C。
如图13和14所示，显示单元6C包括显示部分10C和驱动部分60C。显示部分10C包括具有“4Tr1C”配置的子像素11C。驱动部分60C包括扫描线驱动部分63C、控制线驱动部分64C、电源控制线驱动部分65C、电源线驱动部分66C和数据线驱动部分67C。
图36是显示单元6C中的显示操作的时序图。在图36中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ2的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出电源信号DS2的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分60C在从定时t61到定时t62的时段（初始化时段P11）中初始化子像素11C。具体地，首先，在定时t61，控制线驱动部分64C允许控制信号AZ2的电压从低电平变化为高电平（图36中的部分（B））。相应地，控制晶体管AZ2Tr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图36中的部分（F））。同时，电源线驱动部分66C允许电源信号DS2从电压Vccp变化为电压Vini（图36中的部分（D））。相应地，驱动晶体管DRTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图36中的部分（G））。因此，子像素11C被初始化。
随后，驱动部分60C在从定时t62到定时t63的时段（Vth校正时段P12）中执行Vth校正，如在上述第四实施例中。
随后，在定时t63，控制线驱动部分64C允许控制信号AZ2的电压从高电平变化为低电平（图36中的部分（B）），并且电源控制线驱动部分65C允许电源控制信号DS的电压从低电平变化为高电平（图36中的部分（C））。相应地，控制晶体管AZ2Tr截止，并且功率晶体管DSTr截止。
随后，驱动部分60C在从定时t64到定时t65的时段（写入时段P14）中将像素电压Vsig写入子像素11C中。具体地，在定时t64，数据线驱动部分67C将信号Sig设为像素电压Vsig（图36中的部分（E）），并且扫描线驱动部分63C允许扫描信号WS的电压从低电平变化为高电平（图36中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg从电压Vofs增加到像素电压Vsig（图36中的部分（F））。相应地，驱动晶体管DRTr的栅极-源极电压Vgs变为高于阈值电压Vth（Vgs>Vth）
随后，驱动部分60C在从定时t65到定时t66的时段（μ校正时段P15）中执行μ校正，如在上述修改4-1中。
在这样的配置中同样可获得与上述第四实施例中相似的效果。
[修改4-4]
此外，例如，可以对包括具有“5Tr1C”配置的子像素11D的显示部分10D（图17和18）执行Vth校正和μ校正两者。下面将详细描述根据本修改的显示单元6D。
如图17和18所示，显示单元6D包括显示部分10D和驱动部分60D。显示部分10D包括具有“5Tr1C”配置的子像素11D。驱动部分60D包括扫描线驱动部分63D、控制线驱动部分64D、电源控制线驱动部分65D和数据线驱动部分67D。
图37是显示单元6D中的显示操作的时序图。在图37中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ2的波形，部分（D）示出电源控制信号DS的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在初始化时段P11之前的定时t71，电源控制线驱动部分65D允许电源控制信号DS的电压从低电平变化为高电平（图37中的部分（D））。相应地，功率晶体管DSTr截止。
随后，驱动部分60D在从定时t72到定时t73的时段（初始化时段P11）中初始化子像素11。具体地，首先，在定时t72，控制线驱动部分64D允许控制信号AZ1的电压从低电平变化为高电平（图37中的部分（B）），并且允许控制信号AZ2的电压从低电平变化为高电平（图37中的部分（C））。相应地，控制晶体管AZ1Tr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图37中的部分（G））。此外，控制晶体管AZ2Tr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图37中的部分（F））。因此，子像素11D被初始化。
随后，在定时t73，控制线驱动部分64D允许控制信号AZ1的电压从高电平变化为低电平（图37中的部分（B））。相应地，控制晶体管AZ1Tr截止。
随后，驱动部分60D在从定时t74到定时t75的时段（Vth校正时段P12）中执行Vth校正。具体地，在定时t74，电源控制线驱动部分65D允许电源控制信号DS的电压从高电平变化为低电平（图37中的部分（D））。因此，执行Vth校正，如在上述第四实施例中。
随后，在定时t75，电源控制线驱动部分65D允许电源控制信号DS的电压从低电平变化为高电平（图37中的部分（D））。此外，在定时T76，控制线驱动部分64D允许控制信号AZ2的电压从高电平变化为低电平（图37中的部分（C））。
随后，驱动部分60D在从定时t77到定时t78的时段（写入时段P14）中将像素电压Vsig写入子像素11D中。具体地，在定时t77，数据线驱动部分67D将信号Sig设为像素电压Vsig（图37中的部分（E）），并且扫描线驱动部分63D允许扫描信号WS的电压从低电平变化为高电平（图37中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg从电压Vofs增加到像素电压Vsig（图37中的部分（F））。相应地，驱动晶体管DRTr的栅极-源极电压Vgs变为高于阈值电压Vth（Vgs>Vth）。
随后，驱动部分60D在从定时t78到定时t79的时段（μ校正时段P15）中执行μ校正，如在上述修改4-1中。
在这样的配置中同样可获得与上述第四实施例中相似的效果。
[第五实施例]
接着，将描述根据第五实施例的显示单元7A。本实施例是在根据上述第四实施例的显示单元6中消除μ校正并且只执行Vth校正的显示单元。要注意，相同标号用于指定与根据上述第四实施例等的显示单元6基本相同的组件，并且将适当地省略其描述。
如图6和7所示，显示单元7A包括显示部分10A和驱动部分70A。显示部分10A包括具有“3Tr1C”配置的子像素11A。驱动部分70A包括扫描线驱动部分73A、电源控制线驱动部分75A、电源线驱动部分76A和数据线驱动部分77A。
图38是显示单元7A中的显示操作的时序图。在图38中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源信号DS2的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。
在一个水平时段（1H）中，驱动部分70A初始化子像素11A（初始化时段P11），执行Vth校正用于抑制驱动晶体管DRTr中的器件变化对图像质量的影响（Vth校正时段P12），并且将像素电压Vsig写入子像素11A中（写入时段P14）。此后，子像素11A中的有机EL器件OLED以根据写入的像素电压Vsig的亮度发光（发光时段P16）。下面将描述其细节。
首先，驱动部分70A在从定时t41到定时t42的时段（初始化时段P11）中初始化子像素11A，在从定时t42到定时t43的时段（Vth校正时段P12）中执行Vth校正，并且在从定时t44到定时t47的时段（写入时段P14）中将像素电压Vsig写入子像素11A中，如同根据上述第四实施例的驱动部分60A（图34）。
随后，在定时t47，扫描线驱动部分73A允许扫描信号WS的电压从高电平变化为低电平（图38中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分70A允许子像素11A在从定时t48开始的时段（发光时段P16）中发光。具体地，在定时t48，电源控制线驱动部分75A允许电源控制信号DS从高电平变化为低电平（图38中的部分（B））。相应地，驱动晶体管DRTr的栅极电压Vg和源极电压Vs增加（图38中的部分（E）和（F）），并且有机EL器件OLED发光，如在根据上述第四实施例的发光时段P16中。
如上所述，在本实施例中，只执行Vth校正。因此，在抑制了从驱动晶体管中的器件变化导致的图像质量的劣化的同时，实现了更简单的操作。
此外，在本实施例中，在发光时段中，源极电压根据有机EL器件的器件变化增加。因此，抑制了从有机EL器件中的器件变化导致的图像质量的劣化。
[修改5-1]
在上述第五实施例中，对包括具有“3Tr1C”配置的子像素11A的显示部分10A（图6和7）执行Vth校正。然而，这不是限制性的。可替代地，可以对包括具有“4Tr1C”配置的子像素11B的显示部分10B（图9和10）执行Vth校正。下面将详细描述根据本修改的显示单元7B。
如图9和10所示，显示单元7B包括显示部分10B和驱动部分70B。显示部分10B包括具有“4Tr1C”配置的子像素11B。驱动部分70B包括扫描线驱动部分73B、控制线驱动部分74B、电源控制线驱动部分75B和数据线驱动部分77B。
图39是显示单元7B中的显示操作的时序图。在图39中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分70B在从定时t51到定时t52的时段（初始化时段P11）中初始化子像素11B，在从定时t52到定时t53的时段（Vth校正时段P12）中执行Vth校正，并且在从定时t54到定时t57的时段（写入时段P14）中将像素电压Vsig写入子像素11B中，如同根据上述第四实施例的驱动部分60B（图35）。
随后，在定时t57，扫描线驱动部分73B允许扫描信号WS从高电平变化为低电平（图39中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分70B允许子像素11B在从定时t58开始的时段（发光时段P16）中发光。具体地，在定时t58，电源控制线驱动部分75B允许电源控制信号DS从高电平变化为低电平（图39中的部分（C））。相应地，驱动晶体管DRTr的栅极电压Vg和源极电压Vs增加（图39中的部分（E）和（F）），并且有机EL器件OLED发光，如在根据上述第四实施例的发光时段P16中。
在这样的配置中同样可获得与上述第五实施例中相似的效果。
[修改5-2]
可替代地，例如，可以对包括具有“4Tr1C”配置的子像素11C的显示部分10C（图13和14）执行Vth校正。下面将详细描述根据本修改的显示单元7C。
如图13和14所示，显示单元7C包括显示部分10C和驱动部分70C。显示部分10C包括具有“4Tr1C”配置的子像素11C。驱动部分70C包括扫描线驱动部分73C、控制线驱动部分74C、电源控制线驱动部分75C、电源线驱动部分76C和数据线驱动部分77C。
图40是显示单元7C中的显示操作的时序图。在图40中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ2的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出电源信号DS2的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分70C在从定时t61到定时t62的时段（初始化时段P11）中初始化子像素11C，在从定时t62到定时t63的时段（Vth校正时段P12）中执行Vth校正，并且在从定时t64到定时t67的时段（写入时段P14）中将像素电压Vsig写入子像素11C中，如同根据上述第四实施例的驱动部分60C（图36）。
随后，在定时t67，扫描线驱动部分73C允许扫描信号WS从高电平变化为低电平（图40中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分70C允许子像素11C在从定时t68开始的时段（发光时段P16）中发光。具体地，在定时t68，电源控制线驱动部分75C允许电源控制信号DS从高电平变化为低电平（图40中的部分（C））。相应地，驱动晶体管DRTr的栅极电压Vg和源极电压Vs增加（图40中的部分（F）和（G）），并且有机EL器件OLED发光，如在根据上述第四实施例的发光时段P16中。
在这样的配置中同样可获得与上述第五实施例中相似的效果。
[修改5-3]
可替代地，例如，可以对包括具有“5Tr1C”配置的子像素11D的显示部分10D（图17和18）执行Vth校正。下面将详细描述根据本修改的显示单元7D。
如图17和18所示，显示单元7D包括显示部分10D和驱动部分70D。显示部分10D包括具有“5Tr1C”配置的子像素11D。驱动部分70D包括扫描线驱动部分73D、控制线驱动部分74D、电源控制线驱动部分75D和数据线驱动部分77D。
图41是显示单元7D中的显示操作的时序图。在图41中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ2的波形，部分（D）示出电源控制信号DS的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分70D在从定时t72到定时t73的时段（初始化时段P11）中初始化子像素11D，在从定时t74到定时t75的时段（Vth校正时段P12）中执行Vth校正，并且在从定时t77到定时t80的时段（写入时段P14）中将像素电压Vsig写入子像素11D中，如同根据上述第四实施例的驱动部分60D（图37）。
随后，在定时t80，扫描线驱动部分73D允许扫描信号WS从高电平变化为低电平（图41中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分70D允许子像素11D在从定时t81开始的时段（发光时段P16）中发光。具体地，在定时t81，电源控制线驱动部分75D允许电源控制信号DS从高电平变化为低电平（图41中的部分（D））。相应地，驱动晶体管DRTr的栅极电压Vg和源极电压Vs增加（图41中的部分（F）和（G）），并且有机EL器件OLED发光，如在根据上述第四实施例的发光时段P16中。
在这样的配置中同样可获得与上述第五实施例中相似的效果。
[6.第六实施例]
接着，将描述根据第六实施例的显示单元8。本实施例是不执行用于抑制驱动晶体管DRTr中的器件变化对图像质量的影响的校正的显示单元。要注意，相同标号用于指定与根据上述第一实施例等的显示单元1基本相同的组件，并且将适当地省略其描述。
如图1和2所示，显示单元8包括显示部分10和驱动部分80。显示部分10包括具有“2Tr1C”配置的子像素11。驱动部分80包括扫描线驱动部分83、电源线驱动部分86和数据线驱动部分87。
图42图示显示单元8中的显示操作的时序图。在图42中，部分（A）示出扫描线信号WS的波形，部分（B）示出电源信号DS2的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。
在一个水平时段（1H）中，驱动部分80将像素电压Vsig写入子像素11中（写入时段P21）。此后，子像素11中的有机EL器件OLED以根据写入的像素电压Vsig的亮度发光（发光时段P22）。下面将描述其细节。
首先，驱动部分80在从定时t91到定时t92的时段（写入时段P21）中将像素电压Vsig写入子像素11中。具体地，在定时t91，数据线驱动部分87将信号Sig设为像素电压Vsig（图42中的部分（C）），并且扫描线驱动部分83允许扫描信号WS的电压从低电平变化为高电平（图42中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为像素电压Vsig（图42中的部分（D））。与此同时，电源线驱动部分86允许电源信号DS2从电压Vccp变化为电压Vini（图42的部分（B））。相应地，驱动晶体管DRTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图42中的部分（E））。
随后，在定时t92，扫描线驱动部分83允许扫描信号WS的电压从高电平变化为低电平（图42中的部分（A））。相应地，写入晶体管WSTr截止，并且驱动晶体管DRTr的栅极置于浮置状态。因此，保持电容器Cs的两端之间的电压，即，驱动晶体管DRTr的栅极-源极电压Vgs。
随后，驱动部分80允许子像素11在从定时t93开始的时段（发光时段P22）中发光。具体地，在定时t93，电源线驱动部分86允许电源信号DS2从电压Vini变化为电压Vccp（图42中的部分（B））。相应地，电流Ids流入驱动晶体管DRTr，并且驱动晶体管DRTr的源极电压Vs增加（图42中的部分（E））。根据这个，驱动晶体管DRTr的栅极电压Vg增加（图42中的部分（D））。当驱动晶体管DRTr的源极电压Vs变为高于有机EL器件OLED的阈值电压Vel和电压Vcath的和（Vel+Vcath）时，在有机EL器件OLED的阳极和阴极之间流过电流，这允许有机EL器件OLED发光。换句话说，源极电压Vs根据有机EL器件OLED中的器件变化增加，并且有机EL器件OLED发光。
如上所述，在本实施例中，不执行用于抑制驱动晶体管中的器件变化对图像质量的影响的校正。因此，实现了更简单的操作。
此外，在本实施例中，在发光时段中，源极电压根据有机EL器件的器件变化增加。因此，抑制了从有机EL器件中的器件变化导致的图像质量的劣化。
[修改6-1]
在上述第六实施例中，不对包括具有“2Tr1C”配置的子像素11的显示部分（图1和2）执行用于抑制驱动晶体管DRTr中的器件变化对图像质量的影响的校正。然而，这不是限制性的。可替代地，可以不对包括具有“4Tr1C”配置的子像素11B的显示部分10B（图9和10）执行类似校正。下面将详细描述根据本修改的显示单元8B。
如图9和10所示，显示单元8B包括显示部分10B和驱动部分80B。显示部分10B包括具有“4Tr1C”配置的子像素11B。驱动部分80B包括扫描线驱动部分83B、控制线驱动部分84B、电源控制线驱动部分85B和数据线驱动部分87B。
图43是显示单元8B中的显示操作的时序图。在图43中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在写入时段P21之前的定时t101，电源控制线驱动部分85D允许电源控制信号DS的电压从低电平变化为高电平（图43中的部分（C））。相应地，功率晶体管DSTr截止。
接着，驱动部分80B在从定时t102到定时t103的时段（写入时段P21）中将像素电压Vsig写入子像素11B中，如在上述第六实施例中。此外，在定时t102，控制线驱动部分84B允许控制信号AZ1的电压从低电平变化为高电平（图43中的部分（B））。相应地，控制晶体管AZ1Tr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图43中的部分（F））。
随后，在定时t103，扫描线驱动部分83B允许扫描信号WS的电压从高电平变化为低电平（图43中的部分（A）），并且控制线驱动部分84B允许控制信号AZ1的电压从高电平变化为低电平（图43中的部分（B））。相应地，写入晶体管WSTr截止，并且控制晶体管AZ1Tr截止。
随后，驱动部分80B允许子像素11B在从定时t104开始的时段（发光时段P22）中发光。具体地，在定时t104，电源控制线驱动部分85B允许电源控制信号DS从高电平变化为低电平（图43中的部分（C））。相应地，有机EL器件OLED发光，如在上述第六实施例中。
在这样的配置中同样可获得与上述第六实施例中相似的效果。
[修改6-2]
在上述第六实施例中，子像素11包括两个晶体管。然而，这不是限制性的。可替代地，子像素还可以包括其它晶体管。
例如，驱动包括具有“2Tr1C”配置的子像素11的显示部分10（图1和2）的方法（图42），可以照原样应用于包括具有“3Tr1C”配置的子像素11A的显示部分10A（图6和7）。在该情况下，通过允许电源控制信号DS通常处于低电平（L）（图44中的部分（B））和允许功率晶体管DSTr通常导通，如图44所示，可实现与图42所示的驱动方法相同的方法。
此外，例如，驱动包括具有“2Tr1C”配置的子像素11的显示部分10（图1和2）的方法（图42），可以照原样应用于包括具有“4Tr1C”配置的子像素11C的显示部分10C（图13和14）。在该情况下，通过允许控制信号AZ2通常处于低电平（L）（图45中的部分（B））以允许控制晶体管AZ2Tr通常截止，并且允许电源控制信号DS通常处于低电平（L）（图45中的部分（C））以允许功率晶体管DSTr通常导通，如图45所示，可实现与图42所示的驱动方法相同的方法。
此外，例如，驱动包括具有“4Tr1C”配置的子像素11B的显示部分10B（图9和10）的方法（图43），可以照原样应用于包括具有“5Tr1C”配置的子像素11D的显示部分10D（图17和18）。在该情况下，通过允许控制信号AZ2通常处于低电平（L）（图46中的部分（C））以允许控制晶体管AZ2Tr通常截止，如图46所示，可实现与图43所示的驱动方法相同的方法。
[7.第七实施例]
接着，将描述根据第七实施例的显示单元9。本实施例是这样的显示单元，其配置为在子像素11中的写入操作时开始子像素11的发光。要注意，相同标号用于指定与根据上述第一实施例等的显示单元1基本相同的组件，并且将适当地省略其描述。
如图1和2所示，显示单元9包括显示部分10和驱动部分90。显示部分10包括具有“2Tr1C”配置的子像素11。驱动部分90包括扫描线驱动部分93、电源线驱动部分96和数据线驱动部分97。
图47图示显示单元9中的显示操作的时序图。在图47中，部分（A）示出扫描线信号WS的波形，部分（B）示出信号Sig的波形，部分（C）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（D）示出驱动晶体管DRTr的源极电压Vs的波形。
驱动部分90在从定时t111到定时t112的时段（写入时段P31）中，将像素电压Vsig写入子像素11。具体地，首先，在定时t111，数据线驱动部分97将信号Sig设为像素电压Vsig（图47中的部分（B）），并且扫描线驱动部分93允许扫描信号WS的电压从低电平变化为高电平（图47中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为像素电压Vsig（图47中的部分（C））。驱动晶体管DRTr中的电流Ids流入有机EL器件OLED，并且确定源极电压Vs（图47中的部分（D））。因此，有机EL器件OLED在从定时t111开始的时段（发光时段P32）中发光。
如上所述，在本实施例中，在子像素中写入操作时子像素开始发光。因此，可实现更简单的操作。
[修改7-1]
在上述第七实施例中，子像素11包括两个晶体管。然而，这不是限制性的。可替代地，子像素还可以包括其它晶体管。
例如，驱动包括具有“2Tr1C”配置的子像素11的显示部分10（图1和2）的方法（图47），可以照原样应用于包括具有“3Tr1C”配置的子像素11A的显示部分10A（图6和7）。在该情况下，通过允许电源控制信号DS通常处于低电平（L）（图48中的部分（B））和允许功率晶体管DSTr通常导通，如图48所示，可实现与图47所示的驱动方法相同的方法。
此外，例如，上述驱动方法（图47）可以照原样应用于包括具有“4Tr1C”配置的子像素11B的显示部分10B（图9和10）。在该情况下，通过允许控制信号AZ1通常处于低电平（L）（图49中的部分（B））以允许控制晶体管AZ1Tr通常截止，并且允许电源控制信号DS通常处于低电平（L）（图49中的部分（C））以允许功率晶体管DSTr通常导通，如图49所示，可实现与图47所示的驱动方法相同的方法。
此外，例如，上述驱动方法（图47）可以照原样应用于包括具有“4Tr1C”配置的子像素11C的显示部分10C（图13和14）。在该情况下，通过允许控制信号AZ2通常处于低电平（L）（图50中的部分（B））以允许控制晶体管AZ2Tr通常截止，并且允许电源控制信号DS通常处于低电平（L）（图50中的部分（C））以允许功率晶体管DSTr通常导通，如图50所示，可实现与图47所示的驱动方法相同的方法。
此外，例如，上述驱动方法（图47）可以照原样应用于包括具有“5Tr1C”配置的子像素11D的显示部分10D（图17和18）。在该情况下，通过允许控制信号AZ1通常处于低电平（L）（图51中的部分（B））以允许控制晶体管AZ1Tr通常截止，通过允许控制信号AZ2通常处于低电平（L）（图51中的部分（C））以允许控制晶体管AZ2Tr通常截止，并且允许电源控制信号DS通常处于低电平（L）（图51中的部分（D））以允许功率晶体管DSTr通常导通，如图51所示，可实现与图47所示的驱动方法相同的方法。
[8.第八实施例]
接着，将描述根据第八实施例的显示单元100。在本实施例中，只使用PMOS晶体管配置显示单元中的显示部分，其中像素电压Vsig施加到驱动晶体管DRTr的栅极，并且源极电压通过Ids校正变化。要注意，相同标号用于指定与根据上述第一实施例的显示单元1基本相同的组件，并且将适当地省略其描述。
图52图示根据本实施例的显示单元100的配置示例。显示单元100包括显示部分110和驱动部分120。
显示部分110包括多个子像素111、多个扫描线WSL、多个电源控制线DSL、多个控制线AZ1L和多个控制线AZ3L。扫描线WSL、电源控制线DSL以及控制线AZ1L和AZ3L在行方向上延伸。扫描线WSL、电源控制线DSL、控制线AZ1L和AZ3L的每个的一端连接到驱动部分120。
图53图示子像素111的电路配置的示例。子像素111包括写入晶体管WSTr、驱动晶体管DRTr、控制晶体管AZ1Tr、控制晶体管AZ3Tr、功率晶体管DSTr和电容器Csub。
写入晶体管WSTr、驱动晶体管DRTr、控制晶体管AZ1Tr和AZ3Tr、和功率晶体管DSTr可以每个由例如P沟道MOS型TFT配置。写入晶体管WSTr的栅极连接到扫描线WSL，其源极连接到数据线DTL，并且其漏极连接到驱动晶体管DRTr的源极、电容器Cs的第一端等。驱动晶体管DRTr的栅极连接到写入晶体管WSTr的源极、电容器Cs的第一端等，其源极连接到功率晶体管DSTr的漏极、电容器Cs的第二端等，并且其漏极连接到有机EL器件OLED的阳极等。控制晶体管AZ1Tr的栅极连接到控制线AZ1L，其源极通过驱动部分120提供有电压Vini，并且其漏极连接到驱动晶体管DRTr的源极、电容器Cs的第二端等。控制晶体管AZ3Tr的栅极连接到控制线AZ3L，并且其源极和漏极中的一个连接到驱动晶体管DRTr的栅极、电容器Cs的第一端等，并且其源极和漏极中的另一个连接到驱动晶体管DRTr的漏极等。功率晶体管DSTr的栅极连接到电源控制线DSL，其源极通过驱动部分120提供有电压Vccp，并且其漏极连接到驱动晶体管DRTr的源极、电容器Cs的第二端等。
电容器Csub的一端连接到驱动晶体管DRTr的源极、电容器Cs的第二端等，并且电容器Csub的另一端通过驱动部分120提供有电压V1。电压V1可以是任何直流电压，并且例如可以是电压Vccp、Vini、Vofs和Vcath的任何。
写入晶体管WSTr对应于本公开的一个示例中的“第十一晶体管”的具体但不是限制性示例。控制晶体管AZ3Tr对应于本公开的一个示例中的“第十二晶体管”的具体但不是限制性示例。
驱动部分120包括定时生成部分122、扫描线驱动部分123、控制线驱动部分124、电源控制线驱动部分125和数据线驱动部分127。定时生成部分122是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分123、控制线驱动部分124、电源控制线驱动部分125和数据线驱动部分127的每个，从而控制这些部分相互同步地操作。控制线驱动部分124根据从定时生成部分122提供的控制信号，顺序地施加控制信号AZ1到多个控制线AZ1L，并且顺序地施加控制信号AZ3到多个控制线AZ3L。扫描线驱动部分123、电源控制线驱动部分125和数据线驱动部分127分别具有与扫描线驱动部分23、电源控制线驱动部分25A和数据线驱动部分27相似的功能。
图54是显示单元100中的显示操作的时序图。在图54中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ3的波形，部分（D）示出电源控制信号DS的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分120在从定时t121到定时t122的时段（写入时段P1）中，将像素电压Vsig写入子像素111并初始化子像素111。具体地，首先，在定时t121，数据线驱动部分127将信号Sig设为像素电压Vsig（图54中的部分（E）），并且扫描线驱动部分123允许扫描信号WS的电压从高电平变化为低电平（图54中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为像素电压Vsig（图54中的部分（F））。与此同时，控制线驱动部分124允许控制信号AZ1的电压从高电平变化为低电平（图54中的部分（B））。相应地，控制晶体管AZ1Tr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图54中的部分（G））。因此，子像素111被初始化。
随后，在定时t122，控制线驱动部分124允许控制信号AZ1的电压从低电平变化为高电平（图54中的部分（B））。相应地，控制晶体管AZ1Tr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分120在从定时t123到定时t124的时段（Ids校正时段P2）中对子像素111执行Ids校正。具体地，首先，在定时t123，控制线驱动部分124允许控制信号AZ3的电压从高电平变化为低电平（图54中的部分（C））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。相应地，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的源极流到栅极，并且源极电压Vs减少（图54中的部分（G））。因为源极电压Vs这样减少，所以从驱动晶体管DRTr的源极流到漏极的电流减少。利用该负反馈操作，源极电压Vs随着时间以较慢步速减少。确定用于执行该Ids校正的时间段（从定时t123到定时t124）的长度，以便抑制在定时t124流过驱动晶体管DRTr的电流的变化，如在上面第一实施例中描述的。
随后，在定时t124，控制线驱动部分124允许控制信号AZ3的电压从低电平变化为高电平（图54中的部分（C））。相应地，控制晶体管AZ3Tr截止。因此，此后，保持电容器Cs的两端之间的电压，即，驱动晶体管DRTr的栅极-源极电压Vgs。
随后，在定时t125，扫描线驱动部分123允许扫描信号WS的电压从低电平变化为高电平（图54中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分120允许子像素111在从定时t126开始的时段（发光时段P3）中发光。具体地，在定时t126，电源控制线驱动部分125允许电源控制信号DS的电压从高电平变化为低电平（图54中的部分（D））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的源极电压Vs朝向电压Vccp增加（图54中的部分（G））。根据这个，驱动晶体管DRTr的栅极电压Vg也增加（图54中的部分（F））。相应地，驱动晶体管DRTr被允许在饱和区操作，并且电流流过按以下顺序包括功率晶体管DSTr、驱动晶体管DRTr和有机EL器件ELED的路径。相应地，有机EL器件OLED发光。
随后，在显示单元100中，在预定时段（一帧时段）已经经过之后，从发光时段P3到写入时段P1进行转换。驱动部分120驱动子像素111，使得重复上述一系列操作。
如上所述，在本实施例中，显示部分只由PMOS晶体管配置而不使用NMOS晶体管。因此，显示部分甚至可以例如在不允许制造NMOS晶体管的工艺（如有机TFT（O-TFT）工艺）中制造。
[修改8-1]
在上述第八实施例中，子像素111包括五个晶体管。然而，这不是限制性的。可替代地，例如，子像素可以进一步包括其它晶体管。下面将描述其示例。
图55图示根据本修改的显示单元100A的配置示例。显示单元100A包括显示部分110A和驱动部分120A。显示部分110A包括多个子像素111A和在行方向上延伸的多个控制线AZ2L。每个控制线AZ2L的一端连接到驱动部分120A。
图56图示子像素111A的电路配置的示例。子像素111A包括控制晶体管AZ2Tr。控制晶体管AZ2Tr由P沟道MOS型TFT配置。控制晶体管AZ2Tr的栅极连接到控制线AZ2L，其源极由驱动部分120A提供电压Vofs，并且其漏极连接到驱动晶体管DRTr的栅极、电容器Cs的第一端等。
同样在这样的配置中，通过允许控制信号AZ2通常处于高电平（H）（图57中的部分（C）），以允许控制晶体管AZ2Tr通常截止，如图57所示，可实现与图54所示的驱动方法相同的方法。
[修改8-2]
在上述第八实施例中，通过在写入时段P1中允许控制晶体管AZ1Tr导通，将电压Vini提供给驱动晶体管DRTr的源极。然而，这不是限制性的。可替代地，例如，通过允许功率晶体管DSTr导通，可以将电压Vini提供给驱动晶体管DRTr的源极。下面将详细描述本修改。
图58图示根据本修改的显示单元100B的配置示例。显示单元100B包括显示部分110B和驱动部分120B。显示部分110B包括多个子像素111B。显示部分110B还包括在行方向上延伸的多个电源线PL和多个控制线AZ3L。每个在行方向上延伸的电源线PL和控制线AZ3L的一端连接到驱动部分120B。
图59图示子像素111B的电路配置的示例。在子像素111B中，功率晶体管DSTr的源极连接到电源线PL。功率晶体管DSTr对应于本公开的一个示例中的“第十三晶体管”的具体但不是限制性示例。
驱动部分120B包括定时生成部分122B、扫描线驱动部分123B、控制线驱动部分124B、电源控制线驱动部分125B、电源线驱动部分126B和数据线驱动部分127B。定时生成部分122B是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分123B、控制线驱动部分124B、电源控制线驱动部分125B、电源线驱动部分126B和数据线驱动部分127B的每个，从而控制这些部分相互同步地操作。控制线驱动部分124B根据从定时生成部分122B提供的控制信号，顺序地施加控制信号AZ3到多个控制线AZ3L。扫描线驱动部分123B、电源控制线驱动部分125B、电源线驱动部分126B和数据线驱动部分127B分别具有与扫描线驱动部分23、电源控制线驱动部分25A、电源线驱动部分26和数据线驱动部分27相似的功能。
图60是显示单元100B中的显示操作的时序图。在图60中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ3的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出电源信号DS2的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在写入时段P1之前的定时t131，电源线驱动部分126B允许电源信号DS2从电压Vccp变化为电压Vini（图60的部分（D））。
随后，驱动部分120B在从定时t132到定时t133的时段（写入时段P1）中将像素电压Vsig写入子像素111B，如在上述第八实施例中。此外，在定时t132，电源控制线驱动部分125B允许电源控制信号DS的电压从高电平变化为低电平（图60中的部分（C））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图60中的部分（G））。因此，子像素111B被初始化。
随后，在定时t133，电源控制线驱动部分125B允许电源控制信号DS的电压从低电平变化为高电平（图60中的部分（C））。相应地，功率晶体管DSTr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分120B在从定时t134到定时t135的时段（Ids校正时段P2）中执行Ids校正，如在上述第八实施例中。
在定时t136，电源线驱动部分126B允许电源信号DS2从电压Vini变化为电压Vccp（图60的部分（D））。
在这样的配置中同样可获得与上述第八实施例中相似的效果。
[修改8-3]
在上述第八实施例中，通过在写入时段P1中允许控制晶体管AZ1Tr导通，将电压Vini提供给驱动晶体管DRTr的源极。然而，这不是限制性的。可替代地，例如，通过允许功率晶体管DSTr导通，可以将电压Vccp提供给驱动晶体管DRTr的源极。下面将详细描述本修改。
图61图示根据本修改的显示单元100C的配置示例。显示单元100C包括显示部分110C和驱动部分120C。显示部分110C包括多个子像素111C。显示部分110C还包括在行方向上延伸的多个电源控制线DSAL和DSBL以及在行方向上延伸的多个控制线AZ3L。电源控制线DSAL和DSBL以及控制线AZ3L的每个的一端连接到驱动部分120C。
图62图示子像素111C的电路配置的示例。子像素111C包括功率晶体管DSATr和DSBTr。功率晶体管DSATr和DSBTr每个由P沟道MOS型TFT配置。功率晶体管DSATr的栅极连接到控制线DSAL，其源极由驱动部分120C提供电压Vccp，并且其漏极连接到驱动晶体管DRTr的源极和电容器Cs的第二端等。功率晶体管DSBTr的栅极连接到电源控制线DSBL，其源极连接到驱动晶体管DRTr的漏极等，并且其漏极连接到有机EL器件OLED的阳极。功率晶体管DSBTr对应于本公开的一个实施例中的“第十四晶体管”的具体的但是不是限制性的示例。
驱动部分120C包括定时生成部分122C、扫描线驱动部分123C、控制线驱动部分124C、电源控制线驱动部分125C和数据线驱动部分127C。定时生成部分122C是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分123C、控制线驱动部分124C、电源控制线驱动部分125C和数据线驱动部分127C的每个，从而控制这些部分相互同步地操作。电源控制线驱动部分125C根据从定时生成部分122C提供的控制信号，顺序地施加电源控制信号DSA到多个电源控制线DSAL，并且顺序地施加电源控制信号DSB到多个电源控制线DSBL。扫描线驱动部分123C、控制线驱动部分124C和数据线驱动部分127C分别具有与扫描线驱动部分23、控制线驱动部分124B和数据线驱动部分27相似的功能。
图63是显示单元100C中的显示操作的时序图。在图63中，部分（A）示出扫描线信号WS的波形，部分（C）示出控制信号AZ3的波形，部分（C）示出电源控制信号DSA的波形，部分（D）示出电源控制信号DSB的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在写入时段P1之前的定时t141，电源控制线驱动部分125C允许电源控制信号DSB从低电平变化为高电平（图63中的部分（D））。相应地，功率晶体管DSBTr截止。
随后，驱动部分120C在从定时t142到定时t143的时段（写入时段P1）中将像素电压Vsig写入子像素111C，如在上述第八实施例中。此外，在定时t142，电源控制线驱动部分125C允许电源控制信号DSA的电压从高电平变化为低电平（图63中的部分（C））。相应地，功率晶体管DSATr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vccp（图63中的部分（G））。此时，因为功率晶体管DSBTr截止，所以电流没有流入有机EL器件OLED。因此，子像素111C被初始化。
随后，在定时t143，电源控制线驱动部分125C允许电源控制信号DSA的电压从低电平变化为高电平（图63中的部分（C））。相应地，功率晶体管DSATr截止，并且提供电压Vccp给驱动晶体管DRTr的源极结束。
随后，驱动部分120C在从定时t144到定时t145的时段（Ids校正时段P2）中执行Ids校正，如在上述第八实施例中。
随后，在定时t146，扫描线驱动部分123C允许扫描信号WS的电压从低电平变化为高电平（图63中的部分（A））。相应地，写入晶体管WSTr截止。
随后，在定时t147，电源控制线驱动部分125C允许电源控制信号DSA的电压从高电平变化为低电平（图63中的部分（C））。相应地，功率晶体管DSATr导通，并且驱动晶体管DRTr的源极电压Vs朝向电压Vccp增加（图63中的部分（G））。根据这个，驱动晶体管DRTr的栅极电压Vg也增加（图63中的部分（F））。
随后，驱动部分120C允许子像素111C在从定时t149开始的时段（发光时段P3）中发光。具体地，在定时t149，电源控制线驱动部分125C允许电源控制信号DSB的电压从高电平变化为低电平（图63中的部分（D））。相应地，功率晶体管DSBTr导通，并且电流流过包括以下顺序的功率晶体管DSATr、驱动晶体管DRTr、功率晶体管DSBTr和有机EL器件OLED的路径。相应地，有机EL器件OLED发光。
在这样的配置中同样可获得与上述第八实施例中相似的效果。
此外，同样在本修改中，例如，子像素还可以包括其它晶体管，如下面将描述的。
图64图示根据本修改的显示单元100D的配置示例。显示单元100D包括显示部分110D和驱动部分120D。显示部分110D包括多个子像素111D和在行方向上延伸的多个控制线AZ2L。每个控制线AZ2L的一端连接到驱动部分120D。
图65图示子像素111D的电路配置的示例。子像素111D包括控制晶体管AZ2Tr。控制晶体管AZ2Tr的栅极连接到控制线AZ2L，其源极由驱动部分120D提供电压Vofs，并且其漏极连接到驱动晶体管DRTr的栅极、电容器Cs的第一端等。
同样在这样的配置中，通过允许控制信号AZ2通常处于高电平（H）（图66中的部分（B）），以允许控制晶体管AZ2Tr通常截止，如图66所示，可实现与图63所示的驱动方法相同的方法。
[9.第九实施例]
接着，将描述根据第九实施例的显示单元300。在本实施例中，在驱动晶体管DRTr由NMOS晶体管配置的情况下，像素电压Vsig施加到驱动晶体管DRTr的源极，并且栅极电压通过Ids校正变化。要注意，相同标号用于指定与根据上述第一实施例的显示单元1基本相同的组件，并且将适当地省略其描述。
如图55所示，显示单元300包括显示部分310和驱动部分320。显示部分310包括子像素311。驱动部分320包括定时生成部分322、扫描线驱动部分323、控制线驱动部分324、电源控制线驱动部分325和数据线驱动部分327。
图67图示子像素311的电路配置的示例。子像素311包括写入晶体管WSTr、驱动晶体管DRTr、控制晶体管AZ1Tr、AZ2Tr和AZ3Tr、功率晶体管DSTr和电容器Csub。
写入晶体管WSTr、驱动晶体管DRTr、以及控制晶体管AZ2Tr和AZ3Tr可以每个由例如N沟道MOS型TFT配置。控制晶体管AZ1Tr和功率晶体管DSTr可以每个由例如P沟道MOS型TFT配置。写入晶体管WSTr的栅极连接到扫描线WSL，其源极连接到数据线DTL，并且其漏极连接到驱动晶体管DRTr的源极和电容器Cs的第一端。驱动晶体管DRTr的栅极连接到电容器Cs的第二端等，其漏极连接到功率晶体管DSTr的漏极等，并且其源极连接到写入晶体管WSTr的漏极、电容器Cs的第一端、有机EL器件OLED的阳极等。控制晶体管AZ1Tr的栅极连接到控制线AZ1L，其源极通过驱动部分320提供有电压Vini，并且其漏极连接到驱动晶体管DRTr的栅极、电容器Cs的第二端等。控制晶体管AZ2Tr的栅极连接到控制线AZ2L，其源极通过驱动部分320提供有电压Vofs，并且其漏极连接到写入晶体管WSTr的漏极、驱动晶体管DRTr的源极、电容器Cs的第一端等。控制晶体管AZ3Tr的栅极连接到控制线AZ3L，其源极和漏极中的一个连接到驱动晶体管DRTr的栅极、电容器Cs的第二端等，并且其源极和漏极中的另一个连接到驱动晶体管DRTr的漏极等。功率晶体管DSTr的栅极连接到电源控制线DSL，其源极通过驱动部分320提供有电压Vccp，并且其漏极连接到驱动晶体管DRTr的漏极等。
电容器Csub的一端连接到驱动晶体管DRTr的源极、电容器Cs的第二端等，并且电容器Csub的另一端通过驱动部分320提供有电压V1。电压V1可以是任何直流电压，并且例如可以是电压Vccp、Vini、Vofs和Vcath的任何。
写入晶体管WSTr对应于本公开的一个示例中的“第十六晶体管”的具体但不是限制性示例。控制晶体管AZ3Tr对应于本公开的一个示例中的“第十七晶体管”的具体但不是限制性示例。
图68是显示单元300中的显示操作的时序图。在图68中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ2的波形，部分（D）示出控制信号AZ3的波形，部分（E）示出电源控制信号DS的波形，部分（F）示出信号Sig的波形，部分（G）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（H）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分320在从定时t151到定时t152的时段（写入时段P1）中，将像素电压Vsig写入子像素311并初始化子像素311。具体地，首先，在定时t151，数据线驱动部分327将信号Sig设为像素电压Vsig（图68中的部分（F）），并且扫描线驱动部分323允许扫描信号WS的电压从低电平变化为高电平（图68中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的源极电压Vs设为像素电压Vsig（图68中的部分（H））。与此同时，控制线驱动部分324允许控制信号AZ1的电压从高电平变化为低电平（图68中的部分（B））。相应地，控制晶体管AZ1Tr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vini（图68中的部分（G））。因此，子像素311被初始化。
随后，在定时t152，控制线驱动部分324允许控制信号AZ1的电压从低电平变化为高电平（图68中的部分（B））。相应地，控制晶体管AZ1Tr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分320在从定时t153到定时t154的时段（Ids校正时段P2）中对子像素311执行Ids校正。具体地，首先，在定时t153，控制线驱动部分324允许控制信号AZ3的电压从低电平变化为高电平（图68中的部分（D））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。相应地，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的栅极流到源极，并且栅极电压Vg减少（图68中的部分（G））。因为栅极电压Vg这样减少，所以从驱动晶体管DRTr的漏极流到源极的电流减少。利用该负反馈操作，源极电压Vs随着时间以较慢步速减少。确定用于执行该Ids校正的时间段（从定时t153到定时t154）的长度，以便抑制在定时t154流过驱动晶体管DRTr的电流的变化，如在上面第一实施例中描述的。
随后，在定时t154，控制线驱动部分324允许控制信号AZ3的电压从高电平变化为低电平（图68中的部分（D））。相应地，控制晶体管AZ3Tr截止。因此，此后，保持电容器Cs的两端之间的电压，即，驱动晶体管DRTr的栅极-源极电压Vgs。
随后，在定时t155，扫描线驱动部分323允许扫描信号WS的电压从高电平变化为低电平（图68中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分320允许子像素311在从定时t156开始的时段（发光时段P3）中发光。具体地，在定时t156，电源控制线驱动部分325允许电源控制信号DS的电压从高电平变化为低电平（图68中的部分（D））。相应地，功率晶体管DSTr导通，电流Ids流入驱动晶体管DRTr，并且驱动晶体管DRTr的源极电压Vs增加（图68中的部分（H））。根据这个，驱动晶体管DRTr的栅极电压Vg也增加（图68中的部分（G））。在该示例中，源极电压Vs增加直到源极电压Vs变得高于漏极电压（电压Vcath+有机EL器件的导通电压Von）。当驱动晶体管DRTr的源极电压Vs变为高于有机EL器件OLED的阈值电压Vel和电压Vcath的和（Vel+Vcath）时，在有机EL器件OLED的阳极和阴极之间流过电流，这允许有机EL器件OLED发光。换句话说，源极电压Vs根据有机EL器件OLED中的器件变化增加，并且有机EL器件OLED发光。
随后，在显示单元300中，在预定时段（一帧时段）已经经过之后，从发光时段P3到写入时段P1进行转换。驱动部分320驱动子像素311，使得重复上述一系列操作。
在这样的配置中同样可获得与上述第一实施例中相似的效果。
[修改9-1]
在上述第九实施例中，通过在写入时段P1中允许控制晶体管AZ1Tr导通，将电压Vini提供到驱动晶体管DRTr的栅极。然而，这不是限制性的。可替代地，例如，通过允许控制晶体管AZ1Tr导通，可以将电压Vccp提供到驱动晶体管DRTr的栅极，如图69和70所示。
[修改9-2]
在上述第九实施例中，在子像素311中提供控制晶体管AZ2Tr。然而，这不是限制性的。可替代地，例如，可以不提供控制晶体管AZ2Tr。
[修改9-3]
在上述第九实施例中，通过在写入时段P1中允许控制晶体管AZ1Tr导通，将电压Vini提供到驱动晶体管DRTr的栅极。然而，这不是限制性的。可替代地，通过允许功率晶体管DSTr导通，可以将电压Vccp提供到驱动晶体管DRTr的栅极。下面将详细描述本修改。
图71图示根据本修改的显示单元300C的配置示例。显示单元300C包括显示部分310C和驱动部分320C。显示部分310C包括多个子像素311C和在行方向上延伸的多个控制线AZ3L。每个控制线AZ3L的一端连接到驱动部分320C。
图72图示子像素311C的电路配置的示例。子像素311C具有这样的配置，其中从根据上述第九实施例的子像素311省略控制晶体管AZ1Tr和AZ2Tr。功率晶体管DSTr对应于本公开的一个示例中的“第十八晶体管”的具体但不是限制性示例。
驱动部分320C包括定时生成部分322C、扫描线驱动部分323C、控制线驱动部分324C、电源控制线驱动部分325C和数据线驱动部分327C。定时生成部分322C是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分323C、控制线驱动部分324C、电源控制线驱动部分325C和数据线驱动部分327C的每个，从而控制这些部分相互同步地操作。控制线驱动部分324C根据从定时生成部分322C提供的控制信号，顺序地施加控制信号AZ3到多个控制线AZ3L。扫描线驱动部分323C、电源控制线驱动部分325C和数据线驱动部分327C分别具有与扫描线驱动部分23、电源控制线驱动部分25A和数据线驱动部分27相似的功能。
图73是显示单元300C中的显示操作的时序图。在图73中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ3的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分320C在从定时t161到定时t162的时段（写入时段P1）中，将像素电压Vsig写入子像素311C并初始化子像素311C。具体地，首先，在定时t161，数据线驱动部分327C将信号Sig设为像素电压Vsig（图73中的部分（D）），并且扫描线驱动部分323C允许扫描信号WS的电压从低电平变化为高电平（图73中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的源极电压Vs设为像素电压Vsig（图73中的部分（F））。与此同时，控制线驱动部分324C允许控制信号AZ3的电压从低电平变化为高电平（图73中的部分（B））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。此外，电源控制线驱动部分325C允许电源控制信号DS的电压从高电平变化为低电平（图73中的部分（C））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vccp（图73中的部分（E））。因此，子像素311C被初始化。
随后，驱动部分320在从定时t162到定时t163的时段（Ids校正时段P2）中对子像素311C执行Ids校正。具体地，首先，在定时t162，电源控制线驱动部分325C允许电源控制信号DS的电压从低电平变化为高电平（图73中的部分（C））。相应地，功率晶体管DSTr截止。结果，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的栅极流到源极，并且栅极电压Vg减少（图73中的部分（E））。因此，驱动部分320C执行Ids校正，如在上述第九实施例中。
随后，在定时t163。控制线驱动部分324C允许控制信号AZ3的电压从高电平变化为低电平（图73中的部分（B））。相应地，控制晶体管AZ3Tr截止。
随后，在定时t164。扫描线驱动部分323C允许扫描信号WS的电压从高电平变化为低电平（图73中的部分（A））。相应地，写入晶体管WSTr截止。
在Ids校正结束之后，驱动部分320C允许子像素311C在从定时t165开始的时段（发光时段P3）中发光，如在上述第九实施例中。
在这样的配置中同样可获得与上述第九实施例中相似的效果。
此外，同样在本修改中，例如，子像素还可以包括其它晶体管，如下面将描述的。
图74图示根据本修改的显示单元300D的配置示例。显示单元300D包括显示部分310D和驱动部分320D。显示部分310D包括多个子像素311D和在行方向上延伸的多个控制线AZ2L。每个控制线AZ2L的一端连接到驱动部分320D。
图75图示子像素311D的电路配置的示例。子像素311D包括控制晶体管AZ2Tr。控制晶体管AZ2Tr的栅极连接到控制线AZ2L，其源极由驱动部分320D提供电压Vofs，并且其漏极连接到驱动晶体管DRTr的源极、电容器Cs的第一端等。
同样利用这样的配置，通过允许控制信号AZ2通常处于低电平（L）（图76中的部分（B）），以允许控制晶体管AZ2Tr通常截止，如图76所示，可实现与图73所示的驱动方法相同的方法。
[10.第十实施例]
接着，将描述根据第十实施例的显示单元700A。在本实施例中，利用类似于根据上述第八实施例等的显示单元100等的配置，执行第五实施例中的Vth校正。要注意，相同标号用于指定与根据上述第五和第八实施例的显示单元基本相同的组件，并且将适当地省略其描述。
如图55和56所示，显示单元700A包括显示部分110A和驱动部分720A。显示部分110A包括子像素111A。驱动部分720A包括扫描线驱动部分723A、控制线驱动部分724A、电源控制线驱动部分725A和数据线驱动部分727A。
图77是显示单元700A中的显示操作的时序图。在图77中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ2的波形，部分（D）示出控制信号AZ3的波形，部分（E）示出电源控制信号DS的波形，部分（F）示出信号Sig的波形，部分（G）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（H）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分720A在从定时t171到定时t172的时段（初始化时段P11）中初始化子像素111A。具体地，在定时t171，控制线驱动部分724A允许控制信号AZ1的电压从高电平变化为低电平（图77中的部分（B）），并且允许控制信号AZ2的电压从高电平变化为低电平（图77中的部分（C））。相应地，控制晶体管AZ1Tr和AZ2Tr导通。相应地，驱动晶体管DRTr的源极电压Vs设为电压Vini（图77中的部分（H）），并且栅极电压Vg设为电压Vofs（图77中的部分（G））。因此，子像素111A被初始化。
随后，控制线驱动部分724A允许控制信号AZ1的电压从低电平变化为高电平（图77中的部分（B））。相应地，控制晶体管AZ1Tr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分720A在从定时t173到定时t174的时段（Vth校正时段P2）中执行Vth校正。具体地，在定时t173，控制线驱动部分724A允许控制信号AZ3的电压从高电平变化为低电平（图77中的部分（D））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。相应地，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的源极流到栅极，并且源极电压Vs减少（图77中的部分（H））。因此，驱动晶体管DRTr的栅极-源极电压Vgs收敛以便等于驱动晶体管DRTr的阈值电压Vth（Vgs=Vth）。
随后，控制线驱动部分724A允许控制信号AZ3的电压从低电平变化为高电平（图77中的部分（D））。相应地，控制晶体管AZ3Tr截止。
随后，驱动部分720A在从定时t176到定时t177的时段（写入时段P14）中将像素电压Vsig写入子像素111A中。具体地，在定时t176，扫描线驱动部分723A允许扫描信号WS的电压从高电平变化为低电平（图77中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg从电压Vofs减少到像素电压Vsig（图77中的部分（G））。
随后，在定时t177，扫描线驱动部分723A允许扫描信号WS的电压从低电平变化为高电平（图77中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分720A允许子像素111A在从定时t178开始的时段（发光时段P16）中发光，如同根据上述第五实施例的驱动部分70A（图38）。
在这样的配置中同样可获得与上述第五实施例中相似的效果。
[修改10-1]
在上述第十实施例中，通过在初始化时段P11中允许控制晶体管AZ2Tr导通，将电压Vofs提供到驱动晶体管DRTr的栅极。然而，这不是限制性的。可替代地，通过允许写入晶体管WSTr导通，可以将电压Vofs提供到驱动晶体管DRTr的栅极。下面将详细描述本修改。
如图52和53所示，根据本修改的显示单元700B包括显示部分110和驱动部分720B。显示部分110包括子像素111。驱动部分720B包括扫描线驱动部分723B、控制线驱动部分724B、电源控制线驱动部分725B和数据线驱动部分727B。
图78是显示单元700B中的显示操作的时序图。在图78中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ3的波形，部分（D）示出电源控制信号DS的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分720B在从定时t181到定时t182的时段（初始化时段P11）中初始化子像素111。具体地，在定时t181，数据线驱动部分727B将信号Sig设为电压Vofs（图78中的部分（E）），并且扫描线驱动部分723B允许扫描信号WS的电压从高电平变化为低电平（图78中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图78中的部分（F））。同时，控制线驱动部分724B允许控制信号AZ1的电压从高电平变化为低电平（图78中的部分（B））。相应地，控制晶体管AZ1Tr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图78中的部分（G））。因此，子像素111A被初始化。
随后，在定时t182，控制线驱动部分724B允许控制信号AZ1的电压从低电平变化为高电平（图78中的部分（B））。相应地，控制晶体管AZ1Tr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分720B在从定时t183到定时t184的时段（Vth校正时段P12）中执行Vth校正，如同根据上述第十实施例的驱动部分720A（图77）。
随后，驱动部分720B在从定时t185到定时t186的时段（写入时段P14）中将像素电压Vsig写入子像素111中。具体地，在定时t185，数据线驱动部分727B允许信号Sig从电压Vofs变化为电压Vsig（图78中的部分（E））。相应地，驱动晶体管DRTr的栅极电压Vg从电压Vofs减少到像素电压Vsig（图78中的部分（F））。
随后，在定时t186，扫描线驱动部分723B允许扫描信号WS的电压从低电平变化为高电平（图78中的部分（A））。相应地，写入晶体管WSTr截止。
随后，驱动部分720B允许子像素111在从定时t187开始的时段（发光时段P16）中发光，如同根据上述第十实施例的驱动部分720（图77）。
在这样的配置中同样可获得与上述第十实施例中相似的效果。
此外，在显示单元700B中，通过允许功率晶体管DSTr导通，可以将电压Vini提供到驱动晶体管DRTr的源极，如下面将描述的。
如图58和59所示，根据本修改的显示单元700C包括显示部分110B和驱动部分720C。显示部分110B包括子像素111B。驱动部分720C包括扫描线驱动部分723C、控制线驱动部分724C、电源控制线驱动部分725C、电源线驱动部分726C和数据线驱动部分727C。
图79是显示单元700C中的显示操作的时序图。在图79中，部分（A）示出扫描线信号WS的波形，部分（B）示出控制信号AZ3的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出电源信号DS2的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在初始化时段P11之前的定时t191，电源线驱动部分726C允许电源信号DS2从电压Vccp变化为电压Vini（图79中的部分（D））。
随后，驱动部分720C在从定时t192到定时t193的时段（初始化时段P11）中初始化子像素111B。具体地，在定时t192，数据线驱动部分727C将信号Sig设为电压Vofs（图79中的部分（E）），并且扫描线驱动部分723C允许扫描信号WS的电压从高电平变化为低电平（图79中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图79中的部分（F））。同时，电源控制线驱动部分725C允许电源控制信号DS的电压从高电平变化为低电平（图79中的部分（C））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vini（图79中的部分（G））。因此，子像素111B被初始化。
随后，在定时t193，电源控制线驱动部分725C允许电源控制信号DS的电压从低电平变化为高电平（图79中的部分（C））。相应地，功率晶体管DSTr截止，并且提供电压Vini给驱动晶体管DRTr的源极结束。
随后，驱动部分720C在从定时t194到定时t195的时段（Vth校正时段P12）中执行Vth校正，如同根据上述修改的驱动部分720B（图78）。
随后，在定时t196，电源线驱动部分726C允许电源信号DS2从电压Vini变化为电压Vccp（图79中的部分（D））。
此外，驱动部分720C在从定时t197到定时t198的时段（写入时段P14）中将像素电压Vsig写入子像素111B中，并且允许子像素111B在从定时t199开始的时段（发光时段P16）中发光，如同根据上述修改的驱动部分720B（图78）。
利用这样的配置同样可获得与上述第十实施例中相似的效果。
此外，在显示单元700B中，通过允许功率晶体管DSTr导通，可以将电压Vccp提供到驱动晶体管DRTr的源极，如下面将描述的。
如图61和62所示，根据本修改的显示单元700D包括显示部分110C和驱动部分720D。显示部分110C包括子像素111C。驱动部分720D包括扫描线驱动部分723D、控制线驱动部分724D、电源控制线驱动部分725D和数据线驱动部分727D。
图80是显示单元700D中的显示操作的时序图。在图80中，部分（A）示出扫描信号WS的波形，部分（C）示出控制信号AZ3的波形，部分（C）示出电源控制信号DSA的波形，部分（D）示出电源控制信号DSB的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在写入时段P11之前的定时t201，电源控制线驱动部分725D允许电源控制信号DSB的电压从低电平变化为高电平（图80中的部分（D））。相应地，功率晶体管DSBTr截止。
随后，驱动部分720D在从定时t202到定时t203的时段（初始化时段P11）中初始化子像素111C。具体地，在定时t202，数据线驱动部分727D将信号Sig设为电压Vofs（图80中的部分（E）），并且扫描线驱动部分723D允许扫描信号WS的电压从高电平变化为低电平（图80中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图80中的部分（F））。同时，电源控制线驱动部分725D允许电源控制信号DSA的电压从高电平变化为低电平（图80中的部分（C））。相应地，功率晶体管DSATr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vccp（图80中的部分（G））。因此，子像素111C被初始化。
随后，在定时t203，电源控制线驱动部分725D允许电源控制信号DSA的电压从低电平变化为高电平（图80中的部分（C））。相应地，功率晶体管DSATr截止，并且提供电压Vccp给驱动晶体管DRTr的源极结束。
随后，驱动部分720D在从定时t204到定时t205的时段（Vth校正时段P12）中执行Vth校正，并且在从定时t206到定时t207的时段（写入时段P14）中将像素电压Vsig写入子像素111C中，如同根据上述修改的驱动部分720B（图78）。
随后，在定时t208，电源控制线驱动部分725D允许电源控制信号DSA的电压从高电平变化为低电平（图80中的部分（C））。相应地，功率晶体管DSATr导通，并且驱动晶体管DRTr的源极电压Vs朝向电压Vccp增加（图80中的部分（G））。根据这个，驱动晶体管DRTr的栅极电压Vg也增加（图80中的部分（F））。
此外，驱动部分720D允许子像素111D在从定时t210开始的时段（发光时段P16）中发光。具体地，在定时t210，电源控制线驱动部分725D允许电源控制信号DSB的电压从高电平变化为低电平（图80中的部分（D））。相应地，功率晶体管DSBTr导通，并且电流流过包括以下顺序的功率晶体管DSATr、驱动晶体管DRTr、功率晶体管DSBTr和有机EL器件OLED的路径。相应地，有机EL器件OLED发光。
在这样的配置中同样可获得与上述第十实施例中相似的效果。
[修改10-2]
在上述第十实施例中，通过在初始化时段P11中允许控制晶体管AZ1Tr导通，将电压Vini提供给驱动晶体管DRTr的源极。然而，这不是限制性的。可替代地，例如，通过允许功率晶体管DSTr导通，可以将电压ccp提供给驱动晶体管DRTr的源极。下面将详细描述本修改。
如图64和65所示，根据本修改的显示单元700E包括显示部分110D和驱动部分720E。显示部分110D包括子像素111D。驱动部分720E包括扫描线驱动部分723E、控制线驱动部分724E、电源控制线驱动部分725E和数据线驱动部分727E。
图81是显示单元700E中的显示操作的时序图。在图81中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ2的波形，部分（C）示出控制信号AZ3的波形，部分（D）示出电源控制信号DSA的波形，部分（E）示出电源控制信号DSB的波形，部分（F）示出信号Sig的波形，部分（G）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（H）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，在初始化时段P11之前的定时t211，电源控制线驱动部分725E允许电源控制信号DSB的电压从低电平变化为高电平（图81中的部分（E））。相应地，功率晶体管DSBTr截止。
随后，驱动部分720E在从定时t212到定时t213的时段（初始化时段P11）中初始化子像素111D。具体地，在定时t212，电源控制线驱动部分725E允许电源控制信号DSA的电压从高电平变化为低电平（图81中的部分（D））。相应地，功率晶体管DSATr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vccp（图81中的部分（H））。同时，控制线驱动部分724E允许控制信号AZ2的电压从高电平变化为低电平（图81中的部分（B））。相应地，控制晶体管AZ2Tr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vofs（图81中的部分（G））。因此，子像素111D被初始化。
随后，在定时t213，电源控制线驱动部分725E允许电源控制信号DSA的电压从低电平变化为高电平（图81中的部分（D））。相应地，功率晶体管DSATr截止，并且提供电压Vccp给驱动晶体管DRTr的源极结束。
随后，驱动部分720E在从定时t214到定时t215的时段（Vth校正时段P12）中执行Vth校正，如同根据上述第十实施例的驱动部分720A（图77）。
随后，在定时t216，控制线驱动部分724E允许控制信号AZ2的电压从低电平变化为高电平（图81中的部分（B））。相应地，控制晶体管AZ2Tr截止，并且提供电压Vofs给驱动晶体管DRTr的栅极结束。
随后，驱动部分720E在从定时t217到定时t218的时段（写入时段P14）中将像素电压Vsig写入子像素111D中，如同根据上述第十实施例的驱动部分720A（图77）。
随后，在定时t219，电源控制线驱动部分725E允许电源控制信号DSA的电压从高电平变化为低电平（图81中的部分（D））。相应地，功率晶体管DSATr导通，并且驱动晶体管DRTr的源极电压Vs朝向电压Vccp增加（图81中的部分（H））。根据这个，驱动晶体管DRTr的栅极电压Vg也增加（图81中的部分（G））。
此外，驱动部分720E允许子像素111E在从定时t220开始的时段（发光时段P16）中发光。具体地，在定时t220，电源控制线驱动部分725E允许电源控制信号DSB的电压从高电平变化为低电平（图81中的部分（E））。相应地，功率晶体管DSBTr导通，并且电流流过包括以下顺序的功率晶体管DSATr、驱动晶体管DRTr、功率晶体管DSBTr和有机EL器件OLED的路径。相应地，有机EL器件OLED发光。
在这样的配置中同样可获得与上述第十实施例中相似的效果。
[11.第十一实施例]
接着，将描述根据第十一实施例的显示单元800。在本实施例中，利用类似于根据上述第九实施例等的显示单元300等的配置，执行第五实施例中描述的Vth校正。要注意，相同标号用于指定与根据上述第五和第九实施例的显示单元基本相同的组件，并且将适当地省略其描述。
如图55和67所示，显示单元800包括显示部分310和驱动部分820。显示部分310包括子像素311。驱动部分820包括扫描线驱动部分823、控制线驱动部分824、电源控制线驱动部分825和数据线驱动部分827。
图82是显示单元800中的显示操作的时序图。在图82中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ1的波形，部分（C）示出控制信号AZ2的波形，部分（D）示出控制信号AZ3的波形，部分（E）示出电源控制信号DS的波形，部分（F）示出信号Sig的波形，部分（G）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（H）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分820在从定时t221到定时t222的时段（初始化时段P11）中初始化子像素311。具体地，在定时t221，控制线驱动部分824允许控制信号AZ1的电压从高电平变化为低电平（图82中的部分（B）），并且允许控制信号AZ2的电压从低电平变化为高电平（图82中的部分（C））。相应地，控制晶体管AZ1Tr和AZ2Tr导通。相应地，驱动晶体管DRTr的栅极电压Vg设为电压Vini（图82中的部分（G）），并且源极电压Vs设为电压Vofs（图82中的部分（H））。因此，子像素311被初始化。
随后，在定时t222，控制线驱动部分824允许控制信号AZ1的电压从低电平变化为高电平（图82中的部分（B））。相应地，控制晶体管AZ1Tr截止，并且提供电压Vini给驱动晶体管DRTr的栅极结束。
随后，驱动部分820在从定时t223到定时t224的时段（Vth校正时段P12）中执行Vth校正。具体地，在定时t223，控制线驱动部分824允许控制信号AZ3的电压从低电平变化为高电平（图82中的部分（D））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。相应地，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的栅极流到源极，并且栅极电压Vg减少（图82中的部分（G））。因此，驱动晶体管DRTr的栅极-源极电压Vgs收敛以便等于驱动晶体管DRTr的阈值电压Vth（Vgs=Vth）。
随后，在定时t224，控制线驱动部分824允许控制信号AZ3的电压从高电平变化为低电平（图82中的部分（D））。相应地，控制晶体管AZ3Tr截止。此外，在定时t225，控制线驱动部分824允许控制信号AZ2的电压从高电平变化为低电平（图82中的部分（C））。相应地，控制晶体管AZ2Tr截止，并且停止提供电压Vofs到驱动晶体管DRTr的源极。
随后，驱动部分820在从定时t226到定时t227的时段（写入时段P14）中将像素电压Vsig写入子像素311中。具体地，在定时t226，扫描线驱动部分823允许扫描信号WS的电压从低电平变化为高电平（图82中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的源极电压Vs从电压Vofs减少到像素电压Vsig（图82中的部分（H））。
随后，在定时t227，扫描线驱动部分823允许扫描信号WS的电压从高电平变化为低电平（图82中的部分（A））。相应地，写入晶体管WSTr截止。
此外，驱动部分820允许子像素311在从定时t228开始的时段（发光时段P16）中发光，如同根据上述第五实施例的驱动部分70A（图38）。
在这样的配置中同样可获得与上述第五实施例中相似的效果。
[修改11-1]
在上述第十一实施例中，通过在初始化时段P11中允许控制晶体管AZ1Tr导通，将电压Vini提供到驱动晶体管DRTr的栅极。然而，这不是限制性的。可替代地，例如，通过允许控制晶体管AZ1Tr导通，可以将电压Vccp提供到驱动晶体管DRTr的栅极，如图55、69和83所示。
[修改11-2]
在上述第十一实施例中，通过在初始化时段P11中允许控制晶体管AZ1Tr导通，将电压Vini提供到驱动晶体管DRTr的栅极。然而，这不是限制性的。可替代地，例如，通过允许功率晶体管DSTr导通，可以将电压Vccp提供到驱动晶体管DRTr的栅极。下面将详细描述本修改。
如图74和75所示，根据本修改的显示单元800B包括显示部分310D和驱动部分820B。显示部分310D包括子像素311D。驱动部分820B包括扫描线驱动部分823B、控制线驱动部分824B、电源控制线驱动部分825B和数据线驱动部分827B。
图84是显示单元800B中的显示操作的时序图。在图84中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ2的波形，部分（C）示出控制信号AZ3的波形，部分（D）示出电源控制信号DS的波形，部分（E）示出信号Sig的波形，部分（F）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（G）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分820B在从定时t231到定时t232的时段（初始化时段P11）中初始化子像素311D。具体地，在定时t231，控制线驱动部分824B允许控制信号AZ2的电压从低电平变化为高电平（图84中的部分（B））。相应地，控制晶体管AZ2Tr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vofs（图84中的部分（G））。与此同时，控制线驱动部分824B允许控制信号AZ3的电压从低电平变化为高电平（图84中的部分（C））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。此外，电源控制线驱动部分825B允许电源控制信号DS的电压从高电平变化为低电平（图84中的部分（D））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vccp（图84中的部分（F））。因此，子像素311D被初始化。
随后，驱动部分820B在从定时t232到定时t233的时段（Vth校正时段P12）中执行Vth校正。具体地，在定时t232，电源控制线驱动部分825B允许电源控制信号DS的电压从低电平变化为高电平（图84中的部分（D））。相应地，功率晶体管DSTr截止。相应地，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的栅极流到源极，并且栅极电压Vg减少（图84中的部分（F））。因此，驱动晶体管DRTr的栅极-源极电压Vgs收敛以便等于驱动晶体管DRTr的阈值电压Vth（Vgs=Vth）。
随后，在定时t233，控制线驱动部分824B允许控制信号AZ3的电压从高电平变化为低电平（图84中的部分（C））。相应地，控制晶体管AZ3Tr截止。随后，在定时t234，控制线驱动部分824B允许控制信号AZ2的电压从高电平变化为低电平（图84中的部分（B））。相应地，控制晶体管AZ2Tr截止，并且停止提供电压Vofs到驱动晶体管DRTr的源极。
随后，驱动部分820B在从定时t235到定时t236的时段（写入时段P14）中将像素电压Vsig写入子像素311D中，并且允许子像素311D在从定时t237开始的时段（发光时段P16）中发光，如同根据上述第十一实施例的驱动部分820（图82）。
在这样的配置中同样可获得与上述第十一实施例中相似的效果。
此外，在显示单元800B中，控制信号AZ2和控制信号AZ3可以是共同信号，如下面将描述的。
如图71所示，根据本修改的显示单元800C包括显示部分810C和驱动部分820C。显示部分810C包括子像素811C。在显示部分810中，与根据显示单元800B的子像素310D相比，消除了控制线AZ2L。驱动部分820C包括扫描线驱动部分823C、控制线驱动部分824C、电源控制线驱动部分825C和数据线驱动部分827C。
图85图示子像素811C的电路配置的示例。子像素811C具有这样的配置，其中控制晶体管AZ2Tr的栅极连接到根据显示单元800B的子像素311D中的控制信号线AZ3L。
图86是显示单元800C中的显示操作的时序图。在图86中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ3的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
在Vth校正时段P12中的Vth校正之后，在定时t233，控制线驱动部分824C允许控制信号AZ3的电压从高电平变化为低电平（图86中的部分（B））。相应地，控制晶体管AZ2Tr和AZ3Tr同时截止。
在这样的配置中同样可获得与上述第十一实施例中相似的效果。
[修改11-3]
在上述第十一实施例中，通过在初始化时段P11中允许控制晶体管AZ2Tr导通，将电压Vofs提供到驱动晶体管DRTr的源极。然而，这不是限制性的。可替代地，通过允许写入晶体管WSTr导通，可以将电压Vofs提供到驱动晶体管DRTr的源极。下面将详细描述本修改。
如图71和72所示，根据本修改的显示单元800D包括显示部分310C和驱动部分820D。显示部分310C包括子像素311C。驱动部分820D包括扫描线驱动部分823D、控制线驱动部分824D、电源控制线驱动部分825D和数据线驱动部分827D。
图87是显示单元800D中的显示操作的时序图。在图87中，部分（A）示出扫描信号WS的波形，部分（B）示出控制信号AZ3的波形，部分（C）示出电源控制信号DS的波形，部分（D）示出信号Sig的波形，部分（E）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（F）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分820D在从定时t241到定时t242的时段（初始化时段P11）中初始化子像素311C。具体地，在定时t241，数据线驱动部分827D将信号Sig设为电压Vofs（图87中的部分（D）），并且扫描线驱动部分823D允许扫描信号WS的电压从低电平变化为高电平（图87中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vofs（图87中的部分（F））。同时，控制线驱动部分824D允许控制信号AZ3的电压从低电平变化为高电平（图87中的部分（B））。相应地，控制晶体管AZ3Tr导通，并且驱动晶体管DRTr的漏极和栅极通过控制晶体管AZ3Tr相互连接（所谓的“二极管连接”）。此外，电源控制线驱动部分825D允许电源控制信号DS的电压从高电平变化为低电平（图87中的部分（C））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为电压Vccp（图87中的部分（F））。因此，子像素311D被初始化。
随后，驱动部分820D在从定时t242到定时t243的时段（Vth校正时段P12）中执行Vth校正。具体地，在定时t242，电源控制线驱动部分825D允许电源控制信号DS的电压从低电平变化为高电平（图87中的部分（C））。相应地，功率晶体管DSTr截止。相应地，电流通过驱动晶体管DRTr的漏极从驱动晶体管DRTr的栅极流到源极，并且栅极电压Vg减少（图87中的部分（E））。因此，驱动晶体管DRTr的栅极-源极电压Vgs收敛以便等于驱动晶体管DRTr的阈值电压Vth（Vgs=Vth）。
随后，在定时t243，控制线驱动部分824D允许控制信号AZ3的电压从高电平变化为低电平（图87中的部分（B））。相应地，控制晶体管AZ3Tr截止。
随后，驱动部分820D在从定时t244到定时t245的时段（写入时段P14）中将像素电压Vsig写入子像素311C中。具体地，在定时t244，数据线驱动部分870D允许信号Sig从电压Vofs变化为像素电压Vsig（图87中的部分（D））。相应地，驱动晶体管DRTr的源极电压Vs从电压Vofs减少为像素电压Vsig（图87中的部分（F））。
随后，在定时t245，扫描线驱动部分823D允许扫描信号WS的电压从高电平变化为低电平（图87中的部分（A））。相应地，写入晶体管WSTr截止。
此外，驱动部分820D允许子像素311C在从定时t246开始的时段（发光时段P16）中发光，如同根据上述第十一实施例的驱动部分800（图82）。
在这样的配置中同样可获得与上述第十一实施例中相似的效果。
[12.第十二实施例]
接着，将描述根据第十二实施例的显示单元400。在本实施例中，子像素包括三个P沟道MOS型的TFT和一个电容器Cs。要注意，相同标号用于指定与根据上述第一实施例等的显示单元基本相同的组件，并且将适当地省略其描述。
图88图示根据本实施例的显示单元400的配置示例。显示单元400包括显示部分410和驱动部分420。
显示部分410包括多个子像素411。显示部分410还包括在行方向上延伸的多个扫描线WSL和在行方向上延伸的多个电源控制线DSL。扫描线WSL和电源控制线DSL的每个的一端连接到驱动部分420。
图89图示子像素411的电路配置示例。写入晶体管WSTr、驱动晶体管DRTr和功率晶体管DSTr每个由例如P沟道MOS型TFT配置。写入晶体管WSTr的栅极连接到扫描线WSL，其源极连接到数据线DTL，并且其漏极连接到驱动晶体管DRTr的栅极和电容器Cs的第一端。驱动晶体管DRTr的栅极连接到写入晶体管WSTr的漏极和电容器Cs的第一端，其源极连接到功率晶体管DSTr的漏极和电容器Cs的第二端，并且其漏极连接到有机EL器件OLED的阳极。功率晶体管DSTr的栅极连接到电源控制线DSL，其源极通过驱动部分420提供有电压Vccp，并且其漏极连接到驱动晶体管DRTr的源极和电容器Cs的第二端。
写入晶体管WSTr对应于本公开的一个示例中的“第十一晶体管”的具体但不是限制性示例。功率晶体管DSTr对应于本公开的一个示例中的“第十五晶体管”的具体但不是限制性示例。
驱动部分420包括定时生成部分422、扫描线驱动部分423、电源控制线驱动部分425和数据线驱动部分427。定时生成部分422是这样的电路，其基于从外部提供的同步信号Ssync，提供控制信号给扫描线驱动部分423、电源控制线驱动部分425和数据线驱动部分427的每个，从而控制这些部分相互同步地操作。扫描线驱动部分423、电源控制线驱动部分425和数据线驱动部分427分别具有与扫描线驱动部分23、电源控制线驱动部分25A和数据线驱动部分27相似的功能。
图90是显示单元400中的显示操作的时序图。在图90中，部分（A）示出扫描信号WS的波形，部分（B）示出电源控制信号DS的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分420在从定时t251到定时t252的时段（写入时段P1）中，将像素电压Vsig写入子像素411并初始化子像素411。具体地，首先，在定时t251，数据线驱动部分427将信号Sig设为像素电压Vsig（图90中的部分（C）），并且扫描线驱动部分423允许扫描信号WS的电压从高电平变化为低电平（图90中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为像素电压Vsig（图90中的部分（D））。与此同时，电源控制线驱动部分425允许电源控制信号DS的电压从高电平变化为低电平（图90的部分（B））。相应地，功率晶体管DSTr导通，并且驱动晶体管DRTr的源极电压Vs设为电压Vccp（图90中的部分（E））。因此，子像素411被初始化。
随后，驱动部分420在从定时t252到定时t253的时段（Ids校正时段P2）中对子像素411执行Ids校正。具体地，在定时t252，电源控制线驱动部分425允许电源控制信号DS的电压从低电平转换为高电平（图90中的部分（B））。相应地，功率控制晶体管DSTr截止。相应地，电流从驱动晶体管DRTr的源极流到漏极，并且源极电压Vs减少（图90中的部分（E））。因为源极电压Vs由此减少，所以从驱动晶体管DRTr的源极流到漏极的电流减少。利用该负反馈操作，源极电压Vs随着时间以较慢步速减少。确定用于执行Ids校正的时间段（从定时t252到定时t253）的长度，以便抑制在定时t253处流过驱动晶体管DRTr的电流的变化，如在上面第一实施例中描述的。
要注意，在写入时段P1和Ids校正时段P2（从定时t251到定时t253的时段）中，对应于像素电压Vsig的电流流过有机EL器件OLED，并且有机EL器件OLED发光。然而，该时段相对于一帧时段（1H）足够短。因此，这样的发光对图像质量没有大的影响。此外，例如，当子像素411显示黑色时，设置栅极-源极电压Vgs，使得在初始化的定时电流不流入驱动晶体管DRTr，因此防止这样的发光的发生。相应地，充分地显示黑色，并且获得高对比度。
随后，在定时t253，扫描线驱动部分423允许扫描信号WS的电压从低电平变化为高电平（图90中的部分（A））。相应地，写入晶体管WSTr截止，并且停止提供像素电压Vsig给驱动晶体管DRTr的栅极。因此，在此之后，保持电容器Cs的两端之间的电压，即，驱动晶体管DRTr的栅极-源极电压Vgs。此外，因为电流从驱动晶体管DRTr的源极流到漏极，所以驱动晶体管DRTr的源极电压Vs减少（图90中的部分（E））。源极电压Vs减少到等于有机EL器件OLED的阈值电压Vel和电压Vcath的和（Vcath+Vel）的电压，并且有机EL器件OLED停止发光。此外，驱动晶体管DRTr的栅极电压Vg根据源极电压Vs的减少而减少（图90中的部分（D））。
随后，在定时t255，电源控制线驱动部分425允许电源控制信号DS的电压从高电平变化为低电平（图90的部分（B））。相应地，功率晶体管DSTr导通，并且电流从驱动晶体管DRTr的源极流到漏极。此外，驱动晶体管DRTr的源极电压Vs增加（图90中的部分（E）），并且驱动晶体管DRTr的栅极电压Vg也相应地增加（图90中的部分（D））。此外，驱动晶体管DRTr被允许在饱和区操作，并且在有机EL器件OLED的阳极和阴极之间流过电流。相应地，有机EL器件OLED发光。
随后，在显示单元400中，在预定时段（一帧时段）已经经过之后，从发光时段P3到写入时段P1进行转换。驱动部分420驱动子像素411，使得重复上述一系列操作。
如上所述，在本实施例中，显示部分只由PMOS晶体管配置而不使用NMOS晶体管。因此，显示部分甚至可以例如在不允许制造NMOS晶体管的工艺（如有机TFT（O-TFT）工艺）中制造。其他效果与上述第一实施例中的效果类似。
[修改12-1]
在上述第十二实施例中，写入晶体管WSTr和功率晶体管DSTr每个由PMOS晶体管配置。然而，这不是限制性的。可替代地，写入晶体管WSTr和功率晶体管DSTr每个可以由例如NMOS晶体管配置。
[修改12-2]
在上述第十二实施例中，扫描信号WS的电压在定时t253在短时间内从低电平变化为高电平。然而，这不是限制性的。可替代地，如图91所示，例如，扫描信号WS的电压可以逐渐地从低电平变化为高电平。因此，Ids校正时段P2的长度被允许根据像素电压Vsig变化，如在根据第二实施例的显示单元2中。因此，改进了图像质量。
[13.第十三实施例]
接着，将描述根据第十三实施例的显示单元500。在本实施例中，利用包括三个N沟道MOS型TFT和一个电容器Cs的子像素，实现与根据第十二实施例的显示单元400类似的操作。要注意，相同标号用于指定与根据上述第十二实施例等的显示单元基本相同的组件，并且将适当地省略其描述。
如图88所示，显示单元500包括显示部分510和驱动部分520。显示部分510包括多个子像素511。驱动部分520包括扫描线驱动部分523、电源控制线驱动部分525和数据线驱动部分527。
图92图示子像素511的电路配置示例。写入晶体管WSTr、驱动晶体管DRTr和功率晶体管DSTr每个由例如N沟道MOS型TFT配置。写入晶体管WSTr的栅极连接到扫描线WSL，其源极连接到数据线DTL，并且其漏极连接到驱动晶体管DRTr的栅极和电容器Cs的第一端。驱动晶体管DRTr的栅极连接到写入晶体管WSTr的漏极和电容器Cs的第一端，其源极连接到功率晶体管DSTr的漏极和电容器Cs的第二端，并且其漏极通过驱动部分520提供有电压Vccp。功率晶体管DSTr的栅极连接到电源控制线DSL，其源极连接到有机EL器件OLED的阳极，并且其漏极连接到驱动晶体管DRTr的源极和电容器Cs的第二端。
写入晶体管WSTr对应于本公开的一个示例中的“第二晶体管”的具体但不是限制性示例。功率晶体管DSTr对应于本公开的一个示例中的“第十五晶体管”的具体但不是限制性示例。
图93是显示单元500中的显示操作的时序图。在图93中，部分（A）示出扫描信号WS的波形，部分（B）示出电源控制信号DS的波形，部分（C）示出信号Sig的波形，部分（D）示出驱动晶体管DRTr的栅极电压Vg的波形，并且部分（E）示出驱动晶体管DRTr的源极电压Vs的波形。
首先，驱动部分520在从定时t261到定时t262的时段（写入时段P1）中，将像素电压Vsig写入子像素511并初始化子像素511。具体地，首先，在定时t261，数据线驱动部分527将信号Sig设为像素电压Vsig（图93中的部分（C）），并且扫描线驱动部分523允许扫描信号WS的电压从低电平变化为高电平（图93中的部分（A））。相应地，写入晶体管WSTr导通，并且驱动晶体管DRTr的栅极电压Vg设为像素电压Vsig（图93中的部分（D））。与此同时，电源控制线驱动部分525允许电源控制信号DS的电压从低电平变化为高电平（图93的部分（B））。相应地，功率晶体管DSTr导通，并且电流通过功率晶体管DSTr从驱动晶体管DRTr流到有机EL器件OLED。相应地，驱动晶体管DRTr的源极电压Vs设为预定电压（电压Vcath+有机EL器件OLED的导通电压Voled1）（图93中的部分（E））。因此，子像素511被初始化。这里，预定电压对应于本公开一个实施例中的“第一电压”的具体的但不是限制性示例。
要注意，在写入时段P1（从定时t261到定时t262的时段）中，对应于像素电压Vsig的电流流过有机EL器件OLED，并且有机EL器件OLED发光。然而，该时段相对于一帧时段（1F）足够短。此外，例如，当子像素511显示黑色时，电流量足够小。因此，认为对比度难以劣化。
随后，驱动部分520在从定时t262到定时t263的时段（Ids校正时段P2）中对子像素511执行Ids校正。具体地，在定时t262，电源控制线驱动部分525允许电源控制信号DS的电压从高电平转换为低电平（图93中的部分（B））。相应地，功率控制晶体管DSTr截止，并且有机EL器件OLED停止发光。此外，电流从驱动晶体管DRTr的漏极流到源极，并且源极电压Vs增加（图93中的部分（E））。因为源极电压Vs由此增加，所以从驱动晶体管DRTr的漏极流到源极的电流减少。利用该负反馈操作，源极电压Vs随着时间以较慢步速减少。确定用于执行Ids校正的时间段（从定时t262到定时t263）的长度，以便抑制在定时t263处流过驱动晶体管DRTr的电流的变化，如在上面第一实施例中描述的。
随后，在定时t263，扫描线驱动部分523允许扫描信号WS的电压从高电平变化为低电平（图93中的部分（A））。相应地，写入晶体管WSTr截止，并且停止提供像素电压Vsig给驱动晶体管DRTr的栅极。因此，在此之后，保持电容器Cs的两端之间的电压，即，驱动晶体管DRTr的栅极-源极电压Vgs。此外，因为电流从驱动晶体管DRTr的漏极流到源极，所以驱动晶体管DRTr的源极电压Vs增加（图93中的部分（E））。源极电压Vs朝向基本等于施加到驱动晶体管DRTr的漏极的电压Vccp的电压增加。此外，驱动晶体管DRTr的栅极电压Vg根据源极电压Vs的增加而增加（图93中的部分（D））。
随后，在定时t265，电源控制线驱动部分525允许电源控制信号DS的电压从低电平变化为高电平（图93的部分（B））。相应地，功率晶体管DSTr导通，并且电流Ids流入驱动晶体管DRTr。此外，驱动晶体管DRTr的源极电压Vs朝向预定电压（电压Vcath+有机EL器件OLED的导通电压Voled2）减少（图93中的部分（E）），并且驱动晶体管DRTr的栅极电压Vg也相应地减少（图93中的部分（D））。此外，驱动晶体管DRTr被允许在饱和区操作，并且在有机EL器件OLED的阳极和阴极之间流过电流。相应地，有机EL器件OLED发光。
随后，在显示单元500中，在预定时段（一帧时段）已经经过之后，从发光时段P3到写入时段P1进行转换。驱动部分520驱动子像素511，使得重复上述一系列操作。
如上所述，在本实施例中，显示部分只由NMOS晶体管配置而不使用PMOS晶体管。因此，显示部分甚至可以例如在不允许制造PMOS晶体管的工艺（如氧化物TFT（TOSTFT）工艺）中制造。其他效果类似于上述第一实施例的那些。
[修改13-1]
在上述第十三实施例中，写入晶体管WSTr和功率晶体管DSTr每个由NMOS晶体管配置。然而，这不是限制性的。可替代地，写入晶体管WSTr和功率晶体管DSTr每个可以由PMOS晶体管配置。
[修改13-2]
在上述第十三实施例中，扫描信号WS的电压在定时t263在短时间内从高电平变化为低电平。然而，这不是限制性的。可替代地，如图94所示，例如，扫描信号WS的电压可以逐渐地从高电平变化为低电平。因此，Ids校正时段P2的长度被允许根据像素电压Vsig变化，如在根据第二实施例的显示单元2中。因此，改进了图像质量。
[14.方案之间的比较]
接着，以上述显示单元中的一些作为示例比较特性。
图95A图示在根据第四实施例的显示单元6中的电流Ids的像素电压Vsig依赖性。图95A示出假设在多个不同工艺条件下制造晶体管的情况的仿真结果。图95B示出图95A中所示的电流Ids的变化的像素电压Vsig依赖性。
图96A图示在根据第二实施例的显示单元2中的电流Ids的像素电压Vsig依赖性。图96B示出图96A中所示的电流Ids的变化的像素电压Vsig依赖性。
图97A图示在根据第五实施例的显示单元7中的电流Ids的像素电压Vsig依赖性。图97B示出图97A中所示的电流Ids的变化的像素电压Vsig依赖性。
图98图示在根据第七实施例的显示单元9中的电流Ids的电压Vsig依赖性。
在图95B、96B和97B中，特性W3、W5和W7每个指示通过将标准偏差除以平均值获得的值（σ/ave.），并且特性W4、W6和W8每个指示通过将偏差的宽度除以平均值获得的值（Range/ave.）。
如图中所示，在显示单元6（图95A和95B）、显示单元2（图96A和96B）和显示单元7（图97A和97B）中，与其中没有执行用于抑制驱动晶体管DRTr的器件变化对图像质量的影响的处理的显示单元9（图98）相比，抑制了电流Ids的变化。具体地，在显示单元6（图95A和95B）中电流Ids的变化抑制最多，在显示单元2（图96A和96B）中变化抑制第二多。并且在显示单元7（图97A和97B）中也抑制了变化。
另一方面，如上所述，显示单元9的驱动方法最简单，并且按照显示单元7、2和6的顺序驱动方法更复杂。在健壮性、设计自由度等方面，越简单的驱动方法越受欢迎。
此外，如图95A、95B、96A、96B、97A和97B所示，用于获得相同电流Ids的像素电压Vsig在显示单元6（图95A和95B）中最大，并且按照显示单元2（图96A和96B）和显示单元7（图97A和97B）的顺序变小。换句话说，在显示单元6中，需要高电压用于操作，这会导致高电功耗。此外，配置子像素的晶体管所需的耐受电压会增加。
如上所述，这些显示单元例如在电流Ids的变化、驱动方法的简单和操作电压方面是平衡关系。因此，例如，可能期望取决于在制造工艺中导致的器件变化选择最优配置。具体地，例如，当使用导致小器件变化的制造工艺时，可以选择其中使用较简单的驱动方法的显示单元，如显示单元9和7。例如，当使用导致大器件变化的制造工艺时，可以选择其中进一步抑制电流Ids的变化的显示单元，如显示单元6和2。
[15.应用示例]
接着，将描述上面在实施例和修改中描述的显示单元的应用示例。
图99图示对其应用根据上述实施例等的显示单元的任何的电视的外观。电视例如可以包括图像显示屏幕部分510，其包括前面板511和滤色镜512。电视由根据上述实施例等的显示单元的任何配置。
除了这样的电视机，根据上述实施例等的显示单元可应用于任何领域的电子装置，如数字相机、笔记本个人计算机、移动信息终端（如移动电话）、便携式游戏机和摄像机。换句话说，根据上述实施例等的显示单元可应用于显示图像的任何领域的电子装置。
以上，已经参考一些实施例、修改和对于电子单元的应用示例描述了本技术。然而，本技术不限于实施例等，并且可以进行各种修改。
例如，在上述实施例等的每个中，显示单元包括有机EL显示元件。然而，这不是限制性的，并且显示单元可以是任何，只要显示单元包括电流驱动显示元件。
从本公开的上述示例实施例和修改可能实现至少以下配置。
（1）一种显示单元，包括：
像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述第一晶体管的栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及
驱动部分，其通过执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作来驱动所述像素电路，
所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
（2）根据（1）所述的显示单元，其中
所述显示部分还在所述第二驱动操作之后执行第三驱动操作，在没有施加像素电压的情况下，所述第三驱动操作允许所述第一晶体管的栅极和源极二者处的电压变化，同时保持所述第一晶体管的栅极和源极之间的电压为恒定电压，以及
所述显示部分允许所述显示元件在所述第三驱动操作之后的定时发光。
（3）根据（1）或（2）所述的显示单元，其中，
所述像素电路还包括第二晶体管，其通过导通允许像素电压施加到所述第一晶体管的栅极，
所述第一晶体管的源极连接到所述显示元件，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第二晶体管导通。
（4）根据（3）所述的显示单元，其中所述驱动部分根据像素电压的电平允许所述第二晶体管的有效导通时段变化。
（5）根据（4）所述的显示单元，其中
所述第二晶体管具有连接到所述驱动部分的栅极，以及
所述驱动部分施加栅极脉冲到所述第二晶体管的栅极，所述栅极脉冲具有其中脉冲宽度的后端部分的电压电平随时间逐渐变化的脉冲形状。
（6）根据（3）到（5）的任一所述的显示单元，其中
所述第一晶体管具有连接到所述驱动部分的漏极，
在所述第一驱动操作期间，所述驱动部分通过所述第一晶体管的漏极施加第一电压到所述第一晶体管的源极，以及
在所述第二驱动操作期间，所述驱动部分施加第三电压到所述第一晶体管的漏极，从而允许电流流过所述第一晶体管。
（7）根据（6）所述的显示单元，其中
所述像素电路还包括第三晶体管，其通过导通允许所述第一晶体管的漏极连接到所述驱动部分，
在所述第一和第二驱动操作期间，所述驱动部分允许所述第三晶体管导通，从而允许电压通过所述第三晶体管施加到所述第一晶体管，以及
在所述第一驱动操作和所述第二驱动操作之间的时间段期间，所述驱动部分允许所述第三晶体管截止，并且允许施加到所述第三晶体管的电压从第一电压变化为第三电压。
（8）根据（3）到（5）的任一所述的显示单元，其中
所述第一晶体管具有连接到所述驱动部分的漏极，
所述像素电路还包括第三晶体管，其通过导通允许第三电压施加到所述第一晶体管的漏极，
在所述第一驱动操作期间，所述驱动部分允许所述第三晶体管截止，以及
在所述第二驱动操作期间，所述驱动部分允许所述第三晶体管导通，从而允许电流流过所述第一晶体管。
（9）根据（8）所述的显示单元，其中
所述像素电路还包括第四晶体管，其通过导通允许第一电压施加到所述第一晶体管的源极，以及
在所述第一驱动操作期间，所述驱动部分允许所述第四晶体管导通，并且在所述第二驱动操作期间，所述驱动部分允许所述第四晶体管截止。
（10）根据（3）到（5）的任一所述的显示单元，其中
所述像素电路还包括第五晶体管，其通过导通允许所述第一晶体管的源极连接到所述显示元件，
在所述第一驱动操作期间，所述驱动部分允许所述第五晶体管导通，从而允许电流流过所述第一晶体管，并且允许所述第一晶体管的源极处于第一电压，以及
在所述第二驱动操作期间，所述驱动部分允许所述第五晶体管截止。
（11）根据（1）或（2）所述的显示单元，其中
所述像素电路还包括第六晶体管，其通过导通允许像素电压施加到所述第一晶体管的源极，
所述第一晶体管具有连接到所述显示元件的漏极，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第六晶体管导通。
（12）根据（11）所述的显示单元，其中
所述像素电路还包括第七晶体管，其通过导通允许所述第一晶体管的栅极连接到所述第一晶体管的漏极，以及
在所述第一驱动操作期间，所述驱动部分允许所述第七晶体管截止，并且在所述第二驱动操作期间，所述驱动部分允许所述第七晶体管导通。
（13）根据（11）或（12）1所述的显示单元，其中
所述像素电路还包括第八晶体管，其通过导通允许第一电压施加到所述第一晶体管的栅极，以及
在所述第一驱动操作期间，所述驱动部分允许所述第八晶体管导通，并且在所述第二驱动操作期间，所述驱动部分允许所述第八晶体管截止。
（14）根据（11）到（13）的任一所述的显示单元，其中
所述像素电路还包括
第九晶体管，其通过导通允许所述第一晶体管的漏极连接到所述显示元件，以及
第十晶体管，其通过导通允许第三电压施加到所述第一晶体管的源极，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第九和第十晶体管二者都截止。
（15）根据（1）或（2）所述的显示单元，其中
所述像素电路还包括第十一晶体管，其通过导通允许像素电压施加到所述第一晶体管的栅极，
所述第一晶体管具有连接到所述显示元件的漏极，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第十一晶体管导通。
（16）根据（15）所述的显示单元，其中
所述像素电路还包括第十二晶体管，其通过导通允许所述第一晶体管的栅极连接到所述第一晶体管的漏极，
在所述第一驱动操作期间，所述驱动部分施加第一电压到所述第一晶体管的源极并允许所述第十二晶体管截止，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十二晶体管导通，从而允许电流流过所述第一晶体管。
（17）根据（15）或（16）所述的显示单元，其中
所述像素电路还包括第十三晶体管，其通过导通允许所述第一晶体管的源极连接到所述驱动部分，
在所述第一驱动操作期间，所述驱动部分允许所述第十三晶体管导通，从而通过所述第十三晶体管施加第一电压到所述第一晶体管的源极，以及
在所述第一驱动操作之后，所述驱动部分允许所述第十三晶体管截止，并且允许施加到所述第十三晶体管的电压从第一电压变化为第三电压。
（18）根据（17）所述的显示单元，其中
所述像素电路还包括第十四晶体管，其通过导通允许所述第一晶体管的漏极连接到所述显示元件，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第十四晶体管截止。
（19）根据（15）所述的显示单元，其中所述驱动部分根据像素电压的电平允许所述第十一晶体管的有效导通时段变化。
（20）根据（15）或（19）所述的显示单元，其中
所述像素电路还包括第十五晶体管，其通过导通允许第一电压施加到所述第一晶体管的源极，
在所述第一驱动操作期间，所述驱动部分允许所述第十五晶体管导通，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十五晶体管截止。
（21）根据（1）或（2）所述的显示单元，其中
所述像素电路还包括第十六晶体管，其通过导通允许像素电压施加到所述第一晶体管的源极，
所述第一晶体管的源极连接到所述显示元件，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第十六晶体管导通。
（22）根据（21）所述的显示单元，其中
所述第一晶体管具有连接到所述驱动部分的漏极，
所述像素电路还包括第十七晶体管，其通过导通允许所述第一晶体管的栅极连接到所述第一晶体管的漏极，
在所述第一驱动操作期间，所述驱动部分施加第一电压到所述第一晶体管的栅极并允许所述第十七晶体管截止，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十七晶体管导通，从而允许电流流过所述第一晶体管。
（23）根据（22）所述的显示单元，其中
所述像素电路还包括第十八晶体管，其通过导通允许所述第一晶体管的漏极连接到所述驱动部分，
在所述第一驱动操作期间，所述驱动部分允许所述第十七和第十八晶体管导通，从而通过所述第十七和第十八晶体管施加第一电压到所述第一晶体管的栅极，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十七晶体管导通，并允许所述第十八晶体管截止。
（24）根据（1）到（23）的任一所述的显示单元，其中像素电压和第一电压之间的差的绝对值大于所述第一晶体管的阈值电压的绝对值。
（25）根据（1）到（24）的任一所述的显示单元，还包括：
多个像素电路，以及
传输像素电压的多个信号线，其中
在与信号线的延伸方向交叉的方向上相互相邻的像素电路中的两个连接到信号线之一。
（26）根据（25）所述的显示单元，其中所述驱动部分在每个水平时段中时分地驱动像素电路中的两个。
（27）一种包括驱动部分的驱动电路，
所述驱动部分执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作，
所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定显示元件的亮度，所述第一端子是第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，所述第一晶体管具有栅极和源极，在它们之间***电容器，并且所述第一晶体管提供电流给所述显示元件，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
（28）一种驱动方法，包括：
执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作，
所述第一驱动操作允许施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定显示元件的亮度，所述第一端子是第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，所述第一晶体管具有栅极和源极，在它们之间***电容器，并且所述第一晶体管提供电流给所述显示元件，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
（29）一种电子装置，具有显示单元和控制所述显示单元的操作的控制部分，所述显示单元包括：
像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述第一晶体管的栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及
驱动部分，其通过执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作来驱动所述像素电路，
所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
本申请包含与于2012年7月31日向日本专利局提交的日本优先权专利申请JP2012-170487、2012年9月14日向日本专利局提交的日本优先权专利申请JP2012-202840、和2012年11月12日向日本专利局提交的日本优先权专利申请JP2012-248286中公开的主题内容有关的主题内容，将其全部内容通过引用的方式合并在此。
本领域的技术人员应该理解，根据设计要求和其他因素，可以出现各种修改、组合、子组合和变更，只要它们在所附权利要求或其等价物的范围内即可。

Claims (29)

1.一种显示单元，包括：
像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述第一晶体管的栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及
驱动部分，其通过执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作来驱动所述像素电路，
所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
2.根据权利要求1所述的显示单元，其中
所述显示部分还在所述第二驱动操作之后执行第三驱动操作，在没有施加像素电压的情况下，所述第三驱动操作允许所述第一晶体管的栅极和源极二者处的电压变化，同时保持所述第一晶体管的栅极和源极之间的电压为恒定电压，以及
所述显示部分允许所述显示元件在所述第三驱动操作之后的定时发光。
3.根据权利要求1所述的显示单元，其中，
所述像素电路还包括第二晶体管，其通过导通允许像素电压施加到所述第一晶体管的栅极，
所述第一晶体管的源极连接到所述显示元件，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第二晶体管导通。
4.根据权利要求3所述的显示单元，其中所述驱动部分根据像素电压的电平允许所述第二晶体管的有效导通时段变化。
5.根据权利要求4所述的显示单元，其中
所述第二晶体管具有连接到所述驱动部分的栅极，以及
所述驱动部分施加栅极脉冲到所述第二晶体管的栅极，所述栅极脉冲具有其中脉冲宽度的后端部分的电压电平随时间逐渐变化的脉冲形状。
6.根据权利要求3所述的显示单元，其中
所述第一晶体管具有连接到所述驱动部分的漏极，
在所述第一驱动操作期间，所述驱动部分通过所述第一晶体管的漏极施加第一电压到所述第一晶体管的源极，以及
在所述第二驱动操作期间，所述驱动部分施加第三电压到所述第一晶体管的漏极，从而允许电流流过所述第一晶体管。
7.根据权利要求6所述的显示单元，其中
所述像素电路还包括第三晶体管，其通过导通允许所述第一晶体管的漏极连接到所述驱动部分，
在所述第一和第二驱动操作期间，所述驱动部分允许所述第三晶体管导通，从而允许电压通过所述第三晶体管施加到所述第一晶体管，以及
在所述第一驱动操作和所述第二驱动操作之间的时间段期间，所述驱动部分允许所述第三晶体管截止，并且允许施加到所述第三晶体管的电压从第一电压变化为第三电压。
8.根据权利要求3所述的显示单元，其中
所述第一晶体管具有连接到所述驱动部分的漏极，
所述像素电路还包括第三晶体管，其通过导通允许第三电压施加到所述第一晶体管的漏极，
在所述第一驱动操作期间，所述驱动部分允许所述第三晶体管截止，以及
在所述第二驱动操作期间，所述驱动部分允许所述第三晶体管导通，从而允许电流流过所述第一晶体管。
9.根据权利要求8所述的显示单元，其中
所述像素电路还包括第四晶体管，其通过导通允许第一电压施加到所述第一晶体管的源极，以及
在所述第一驱动操作期间，所述驱动部分允许所述第四晶体管导通，并且在所述第二驱动操作期间，所述驱动部分允许所述第四晶体管截止。
10.根据权利要求3所述的显示单元，其中
所述像素电路还包括第五晶体管，其通过导通允许所述第一晶体管的源极连接到所述显示元件，
在所述第一驱动操作期间，所述驱动部分允许所述第五晶体管导通，从而允许电流流过所述第一晶体管，并且允许所述第一晶体管的源极处于第一电压，以及
在所述第二驱动操作期间，所述驱动部分允许所述第五晶体管截止。
11.根据权利要求1所述的显示单元，其中
所述像素电路还包括第六晶体管，其通过导通允许像素电压施加到所述第一晶体管的源极，
所述第一晶体管具有连接到所述显示元件的漏极，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第六晶体管导通。
12.根据权利要求11所述的显示单元，其中
所述像素电路还包括第七晶体管，其通过导通允许所述第一晶体管的栅极连接到所述第一晶体管的漏极，以及
在所述第一驱动操作期间，所述驱动部分允许所述第七晶体管截止，并且在所述第二驱动操作期间，所述驱动部分允许所述第七晶体管导通。
13.根据权利要求11所述的显示单元，其中
所述像素电路还包括第八晶体管，其通过导通允许第一电压施加到所述第一晶体管的栅极，以及
在所述第一驱动操作期间，所述驱动部分允许所述第八晶体管导通，并且在所述第二驱动操作期间，所述驱动部分允许所述第八晶体管截止。
14.根据权利要求11所述的显示单元，其中
所述像素电路还包括
第九晶体管，其通过导通允许所述第一晶体管的漏极连接到显示元件，以及
第十晶体管，其通过导通允许第三电压施加到所述第一晶体管的源极，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第九和第十晶体管二者都截止。
15.根据权利要求1所述的显示单元，其中
所述像素电路还包括第十一晶体管，其通过导通允许像素电压施加到所述第一晶体管的栅极，
所述第一晶体管具有连接到所述显示元件的漏极，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第十一晶体管导通。
16.根据权利要求15所述的显示单元，其中
所述像素电路还包括第十二晶体管，其通过导通允许所述第一晶体管的栅极连接到所述第一晶体管的漏极，
在所述第一驱动操作期间，所述驱动部分施加第一电压到所述第一晶体管的源极并允许所述第十二晶体管截止，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十二晶体管导通，从而允许电流流过所述第一晶体管。
17.根据权利要求15所述的显示单元，其中
所述像素电路还包括第十三晶体管，其通过导通允许所述第一晶体管的源极连接到所述驱动部分，
在所述第一驱动操作期间，所述驱动部分允许所述第十三晶体管导通，从而通过所述第十三晶体管施加第一电压到所述第一晶体管的源极，以及
在所述第一驱动操作后，所述驱动部分允许所述第十三晶体管截止，并且允许施加到所述第十三晶体管的电压从第一电压变化为第三电压。
18.根据权利要求17所述的显示单元，其中
所述像素电路还包括第十四晶体管，其通过导通允许所述第一晶体管的漏极连接到所述显示元件，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第十四晶体管截止。
19.根据权利要求15所述的显示单元，其中所述驱动部分根据像素电压的电平允许所述第十一晶体管的有效导通时段变化。
20.根据权利要求15所述的显示单元，其中
所述像素电路还包括第十五晶体管，其通过导通允许第一电压施加到所述第一晶体管的源极，
在所述第一驱动操作期间，所述驱动部分允许所述第十五晶体管导通，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十五晶体管截止。
21.根据权利要求1所述的显示单元，其中
所述像素电路还包括第十六晶体管，其通过导通允许像素电压施加到所述第一晶体管的源极，
所述第一晶体管的源极连接到所述显示元件，以及
在所述第一和第二驱动操作期间，所述驱动部分允许所述第十六晶体管导通。
22.根据权利要求21所述的显示单元，其中
所述第一晶体管具有连接到所述驱动部分的漏极，
所述像素电路还包括第十七晶体管，其通过导通允许所述第一晶体管的栅极连接到所述第一晶体管的漏极，
在所述第一驱动操作期间，所述驱动部分施加第一电压到所述第一晶体管的栅极并允许所述第十七晶体管截止，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十七晶体管导通，从而允许电流流过所述第一晶体管。
23.根据权利要求22所述的显示单元，其中
所述像素电路还包括第十八晶体管，其通过导通允许所述第一晶体管的漏极连接到所述驱动部分，
在所述第一驱动操作期间，所述驱动部分允许所述第十七和第十八晶体管导通，从而通过所述第十七和第十八晶体管施加第一电压到所述第一晶体管的栅极，以及
在所述第二驱动操作期间，所述驱动部分允许所述第十七晶体管导通，并允许所述第十八晶体管截止。
24.根据权利要求1所述的显示单元，其中像素电压和第一电压之间的差的绝对值大于所述第一晶体管的阈值电压的绝对值。
25.根据权利要求1所述的显示单元，还包括：
多个像素电路，以及
传输像素电压的多个信号线，其中
在与信号线的延伸方向交叉的方向上相互相邻的像素电路中的两个连接到信号线之一。
26.根据权利要求25所述的显示单元，其中所述驱动部分在每个水平时段中时分地驱动像素电路中的两个。
27.一种包括驱动部分的驱动电路，
所述驱动部分执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作，
所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定显示元件的亮度，所述第一端子是第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，所述第一晶体管具有栅极和源极，在它们之间***电容器，并且所述第一晶体管提供电流给所述显示元件，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
28.一种驱动方法，包括：
执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作，
所述第一驱动操作允许施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定显示元件的亮度，所述第一端子是第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，所述第一晶体管具有栅极和源极，在它们之间***电容器，并且所述第一晶体管提供电流给所述显示元件，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
29.一种电子装置，具有显示单元和控制所述显示单元的操作的控制部分，所述显示单元包括：
像素电路，包括显示元件、具有栅极和源极的第一晶体管、以及***在所述第一晶体管的栅极和源极之间的电容器，所述第一晶体管提供电流给所述显示元件；以及
驱动部分，其通过执行第一驱动操作和在所述第一驱动操作之后执行第二驱动操作来驱动所述像素电路，
所述第一驱动操作允许所述驱动部分施加像素电压给第一端子并允许第二端子处于第一电压，所述像素电压确定所述显示元件的亮度，所述第一端子是所述第一晶体管的栅极和源极中的一个，并且所述第二端子是所述第一晶体管的栅极和源极的另一个，以及
所述第二驱动操作通过施加像素电压到所述第一端子并且允许电流流过所述第一晶体管，允许所述第二端子处于第二电压。
CN201310313554.2A 2012-07-31 2013-07-24 显示单元、驱动电路、驱动方法和电子装置 Active CN103578420B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2012170487 2012-07-31
JPJP2012-170487 2012-07-31
JP2012-170487 2012-07-31
JP2012-202840 2012-09-14
JPJP2012-202840 2012-09-14
JP2012202840 2012-09-14
JPJP2012-248286 2012-11-12
JP2012248286A JP5939135B2 (ja) 2012-07-31 2012-11-12 表示装置、駆動回路、駆動方法、および電子機器
JP2012-248286 2012-11-12

Publications (2)

Publication Number Publication Date
CN103578420A true CN103578420A (zh) 2014-02-12
CN103578420B CN103578420B (zh) 2017-07-07

Family

ID=50024954

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320443836.XU Expired - Lifetime CN203552655U (zh) 2012-07-31 2013-07-24 显示单元、驱动电路和电子装置
CN201310313554.2A Active CN103578420B (zh) 2012-07-31 2013-07-24 显示单元、驱动电路、驱动方法和电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320443836.XU Expired - Lifetime CN203552655U (zh) 2012-07-31 2013-07-24 显示单元、驱动电路和电子装置

Country Status (5)

Country Link
US (1) US9495901B2 (zh)
JP (1) JP5939135B2 (zh)
KR (2) KR20140016818A (zh)
CN (2) CN203552655U (zh)
TW (1) TWI525594B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939135B2 (ja) 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
JP2015079107A (ja) * 2013-10-17 2015-04-23 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
JP6330215B2 (ja) * 2013-12-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、駆動方法および電子機器
WO2015174248A1 (ja) * 2014-05-14 2015-11-19 ソニー株式会社 表示装置、駆動方法、および電子機器
WO2015198597A1 (ja) * 2014-06-27 2015-12-30 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
US10134332B2 (en) * 2015-03-18 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and driving method of display device
JP2016206659A (ja) * 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
JP6914732B2 (ja) * 2017-05-29 2021-08-04 キヤノン株式会社 発光装置及び撮像装置
KR102356992B1 (ko) * 2017-08-03 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102514242B1 (ko) * 2018-06-20 2023-03-28 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR20190143309A (ko) * 2018-06-20 2019-12-30 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR102682788B1 (ko) * 2021-11-19 2024-07-12 주식회사 라온텍 화소 회로 및 이를 포함하는 마이크로 디스플레이 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705001A (zh) * 2004-06-02 2005-12-07 索尼株式会社 像素电路、有源矩阵装置和显示装置
CN1949343A (zh) * 2005-10-13 2007-04-18 索尼株式会社 显示设备及用于驱动显示设备的方法
US20090027423A1 (en) * 2007-07-27 2009-01-29 Oh-Kyong Kwon Organic light emitting display and method of driving the same
CN101401146A (zh) * 2007-01-15 2009-04-01 索尼株式会社 显示装置及其驱动方法
JP2009216984A (ja) * 2008-03-11 2009-09-24 Sony Corp 表示装置
CN101645233A (zh) * 2008-08-04 2010-02-10 索尼株式会社 显示设备和电子装置
US20110221713A1 (en) * 2010-03-10 2011-09-15 Sony Corporation Display device, driving method of display device and electronic apparatus
CN203552655U (zh) * 2012-07-31 2014-04-16 索尼公司 显示单元、驱动电路和电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3750616B2 (ja) * 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4747552B2 (ja) * 2004-10-19 2011-08-17 セイコーエプソン株式会社 電気光学装置、電子機器および方法
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4983018B2 (ja) 2005-12-26 2012-07-25 ソニー株式会社 表示装置及びその駆動方法
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP2011033678A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp 発光装置、電子機器および発光装置の駆動方法
CN102646386B (zh) * 2011-05-13 2014-08-06 京东方科技集团股份有限公司 一种像素单元电路、像素阵列、面板及面板驱动方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1705001A (zh) * 2004-06-02 2005-12-07 索尼株式会社 像素电路、有源矩阵装置和显示装置
CN1949343A (zh) * 2005-10-13 2007-04-18 索尼株式会社 显示设备及用于驱动显示设备的方法
CN101401146A (zh) * 2007-01-15 2009-04-01 索尼株式会社 显示装置及其驱动方法
US20090027423A1 (en) * 2007-07-27 2009-01-29 Oh-Kyong Kwon Organic light emitting display and method of driving the same
JP2009216984A (ja) * 2008-03-11 2009-09-24 Sony Corp 表示装置
CN101645233A (zh) * 2008-08-04 2010-02-10 索尼株式会社 显示设备和电子装置
US20110221713A1 (en) * 2010-03-10 2011-09-15 Sony Corporation Display device, driving method of display device and electronic apparatus
CN203552655U (zh) * 2012-07-31 2014-04-16 索尼公司 显示单元、驱动电路和电子装置

Also Published As

Publication number Publication date
CN203552655U (zh) 2014-04-16
TW201405518A (zh) 2014-02-01
JP5939135B2 (ja) 2016-06-22
TWI525594B (zh) 2016-03-11
US9495901B2 (en) 2016-11-15
US20140035797A1 (en) 2014-02-06
CN103578420B (zh) 2017-07-07
KR20210090581A (ko) 2021-07-20
KR20140016818A (ko) 2014-02-10
JP2014074873A (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
CN203552655U (zh) 显示单元、驱动电路和电子装置
KR102281222B1 (ko) 하이브리드 픽셀 내 및 외부 보상을 갖는 전자 디스플레이
US11462175B2 (en) Array substrate, display panel and method for driving pixel-driving circuit
US7782277B2 (en) Display device having demultiplexer
US8018401B2 (en) Organic electroluminescent display and demultiplexer
US7742021B2 (en) Organic electroluminescent display and demultiplexer
US8130181B2 (en) Luminescence display and driving method thereof
JP4504926B2 (ja) 有機電界発光表示装置及びその動作方法
JP4131227B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP6074585B2 (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
JP2006047973A (ja) 有機電界発光表示装置及び逆多重化装置
CN113808525A (zh) 显示装置
US7605810B2 (en) Demultiplexer and display device using the same
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
US7342559B2 (en) Demultiplexer using current sample/hold circuit, and display device using the same
US7573442B2 (en) Display, active matrix substrate, and driving method
US7639215B2 (en) El display having a blanking period, scanning period including precharge operation, and display period
CN102063862B (zh) 显示器件、驱动显示器件的方法和电子单元
KR20120040867A (ko) 유기전계발광표시장치와 이의 구동방법
EP1580719A1 (en) Display, active matrix substrate and driving method
CN110751928B (zh) 一种像素电路及其工作方法、显示装置
KR100740101B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
WO2013129216A1 (ja) 表示装置およびその駆動方法
US20200035161A1 (en) Organic light emitting diode display device and driving circuit thereof
US20060220577A1 (en) Display and method of driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant