CN103563059B - 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构 - Google Patents

置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构 Download PDF

Info

Publication number
CN103563059B
CN103563059B CN201280024783.6A CN201280024783A CN103563059B CN 103563059 B CN103563059 B CN 103563059B CN 201280024783 A CN201280024783 A CN 201280024783A CN 103563059 B CN103563059 B CN 103563059B
Authority
CN
China
Prior art keywords
semiconductor layer
area
type device
doping semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280024783.6A
Other languages
English (en)
Other versions
CN103563059A (zh
Inventor
B.哈兰
程慷果
S.波诺思
T.E.斯坦达尔特
山下典洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103563059A publication Critical patent/CN103563059A/zh
Application granted granted Critical
Publication of CN103563059B publication Critical patent/CN103563059B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一个实施例中，提供一种方法，该方法包括：提供包括半导体衬底（12）和掺杂半导体层的结构，该半导体衬底（12）具有设置在其中的至少一个器件区域（14），该掺杂半导体层在至少一个器件区域中设置在半导体衬底的上表面上。在提供上述结构之后，在掺杂半导体层的上表面上形成牺牲栅极区域（28），该牺牲栅极区域（28）的侧壁上设置有间隙壁（34）。然后，形成平坦电介质材料（36），并去除牺牲栅极区域（28）以形成暴露掺杂半导体层的一部分的开口（38）。使开口延伸到半导体衬底（20）的上表面，然后进行退火，使得掺杂剂从掺杂半导体层的保留部分外扩散以在半导体衬底的位于掺杂半导体层的保留部分之下的部分中形成源极区（40）和漏极区（42）。然后，在延伸开口中形成高k栅极电介质（46）和金属栅极（48）。

Description

置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法 和结构
技术领域
本公开涉及半导体结构及其制造方法。具体地，本公开涉及包括至少一个高k/金属栅极晶体管的半导体结构及其制造方法，该高k/金属栅极晶体管具有低电阻的源极区和漏极区。
背景技术
在半导体工业中，包括高k栅极电介质（介电常数大于4.0（典型地，大于7.0）的栅极电介质）和金属栅极的栅极堆叠是用于使互补金属氧化物半导体（CMOS）继续按比例缩小的最有前途的选择之一。
用于制造高k/金属栅极金属氧化物半导体场效晶体管（MOSFET）的工艺方案之一是置换栅极工艺。在置换栅极工艺中，MOSFET可采用牺牲栅极电极来制造。在这样的工艺中，首先形成牺牲栅极电极，然后源极区和漏极区形成在牺牲栅极电极的足印（footprint）处，并且其后牺牲栅极电极被包括高k栅极电介质和金属栅极的栅极堆叠置换。因为包括高k栅极电介质和金属栅极的栅极堆叠在高温处理步骤之后形成，所以置换栅极工艺具有对高k栅极电介质和金属栅极损伤最小的优点。而且，可供栅极导体选择的金属范围很宽。
MOSFET器件的继续按比例缩小要求明显突变的源极结和漏极结。在传统的MOSFET处理工艺中，包括上述的置换栅极处理方案，MOSFET的源极区和漏极区通过离子注入并随后进行激活退火而形成。然而，这样的处理将导致扩散的源极结和漏极结，进而使短沟道控制下降。再者，扩散的源极结和漏极结分别增加了源极区和漏极区的电阻，因此降低了器件性能。
此外，节距的按比例缩小对模块级的图案化（block level patterning）造成了挑战。在紧凑的节距处残留的抗蚀剂必然需要高能量的源极和漏极注入，这加剧了上述的两个问题。
发明内容
本公开提供用于形成置换高k/金属栅极器件的方法和结构，其具有低电阻的源极区和漏极区并可避免节距按比例缩小引起的问题。
在一个实施例中，本公开的方法包括：提供包括半导体衬底和掺杂半导体层的结构，该半导体衬底具有设置在其中的至少一个器件区域，该掺杂半导体层在至少一个器件区域中设置在半导体衬底的上表面上。在提供上述结构之后，在掺杂半导体层的上表面上形成牺牲栅极区域，该牺牲栅极区域的侧壁上设置有间隙壁。然后，形成平坦电介质材料，并去除牺牲栅极区域以形成暴露掺杂半导体层的一部分的开口。使开口延伸到半导体衬底的上表面，然后进行退火，使得掺杂剂从掺杂半导体层的保留部分外扩散以在半导体衬底的位于掺杂半导体层的保留部分之下的部分中形成源极区和漏极区。然后，在延伸开口中形成高k栅极电介质和金属栅极。
在另一个实施例中，本公开的方法包括：提供包括半导体衬底、p型掺杂半导体层、半导体材料堆叠和隔离区域的结构，该半导体衬底具有至少一个p型器件区域和至少一个n型器件区域，该p型掺杂半导体层在至少一个p型器件区域中设置在半导体衬底的上表面上，该半导体材料堆叠由下至上包括在至少一个n型器件区域中的非晶半导体层和n型掺杂半导体层，该隔离区域延伸到半导体衬底的表面且将至少一个p型器件区域中的p型掺杂半导体层与至少一个n型器件区域中的半导体材料堆叠隔开。在提供上述结构之后，在p型掺杂半导体层和n型掺杂半导体层的每一个的上表面上形成牺牲栅极区域，该牺牲栅极区域的侧壁上设置有间隙壁。然后，形成平坦电介质材料，并从至少一个p型器件区域和至少一个n型器件区域去除牺牲栅极区域，以形成暴露p型掺杂半导体层的一部分的开口和暴露n型掺杂半导体层的一部分的另一开口。使每个开口延伸到半导体衬底的上表面，然后进行退火，使得掺杂剂从p型掺杂半导体层的保留部分外扩散以在半导体衬底的位于p型掺杂半导体层的保留部分之下的部分中形成源极区和漏极区，并且使得掺杂剂从n型掺杂半导体层的保留部分外扩散以在半导体衬底的位于n型掺杂半导体层的保留部分之下的部分中形成另一源极区和另一漏极区。然后，在延伸开口的每一个中形成高k栅极电介质和金属栅极。
除了提供制造半导体结构的方法外，本公开还提供具有低电阻源极区和漏极区的半导体结构。本公开的结构包括半导体衬底，该半导体衬底具有设置在至少一个器件区域内且由沟道隔开的源极区和漏极区。高k栅极电介质和金属栅极设置在沟道上。高k栅极电介质连续地形成在金属栅极的侧壁表面和底表面上。升高源极区设置在源极区上，升高漏极区设置在漏极区上。间隙壁设置在升高源极区的一部分上以及升高漏极区的一部分上。升高源极区的在间隙壁之下的部分和升高漏极区的在间隙壁之下的部分横向相邻于高k栅极电介质的垂直部分。平坦电介质材料设置在升高源极区和升高漏极区上。平坦电介质材料的上表面与金属栅极的上表面共面。
附图说明
图1是示意图，其（通过截面图）示出了本公开的一个实施例可采用的初始结构，该初始结构包括半导体衬底，该半导体衬底具有由隔离区域隔开的至少一个p型器件区域和至少一个n型器件区域。
图2是示意图，其（通过截面图）示出了在使两个器件区域中的半导体衬底凹入、在至少一个p型器件区域的凹入半导体衬底上形成p型掺杂半导体层、且在至少一个n型掺杂区域的凹入半导体衬底上形成半导体材料堆叠后图1的初始结构，其中半导体材料堆叠由下至上包括非晶半导体层和n型掺杂半导体层。
图3是示意图，其（通过截面图）示出了在至少一个p型器件区域和至少一个n型器件区域二者中形成牺牲栅极区域后且在每个牺牲栅极区域的侧壁上形成间隙壁后图2的结构。
图4是示意图，其（通过截面图）示出了在形成平坦电介质材料后且从至少一个p型器件区域和至少一个n型器件区域二者去除牺牲栅极区域以在两个器件区域的平坦电介质材料中形成开口后图3的结构。
图5是示意图，其（通过截面图）示出了使至少一个p型器件区域的开口延伸穿过p型掺杂半导体层且停止在半导体衬底的顶表面后、并且使至少一个n型器件区域中的开口延伸且停止在非晶半导体层的上表面后图4的结构。
图6是示意图，其（通过截面图）示出了在形成在至少一个n型器件区域中的延伸开口的底部去除非晶半导体层的暴露部分后图5的结构。
图7是示意图，其（通过截面图）示出了在进行退火后图6的结构。
图8是示意图，其（通过截面图）示出了在两个器件区域的延伸开口中形成高k栅极电介质和金属栅极后图7的结构。
图9是示意图，其（通过截面图）示出了在两个器件区域的延伸开口内形成内间隙壁后图7的结构。
图10是示意图，其（通过截面图）示出了在两个器件区域的延伸开口中形成高k栅极电介质和金属栅极后图9的结构。
具体实施方式
本公开提供包括具有低电阻源极区和漏极区的至少一个高k/金属栅极晶体管的半导体结构及其制造方法，现在将参考下面的讨论和本申请所附的附图对本公开进行更加详细的描述。应理解，是处于示意性的目的而提供本申请的附图，因此附图没有按比例绘制。
在下面的描述中，将阐述很多具体的细节，例如特定的结构、部件、材料、尺寸、处理步骤和技术，以便提供对本公开的某些方面的理解。然而，本领域的普通技术人员应该理解，本公开的各种实施例可在没有这些具体细节的情况下实施。在一些情况下，已知的结构或处理步骤没有被详细描述，以免使本公开的各种实施例不明确。
应理解，当作为层、区域或衬底的元件被称为“在另一个元件上或之上”时，它可以直接在该另一个元件上或者可以存在***元件。相反，当一个元件被称为“直接在另一个元件上或之上”时，则不存在***元件。还应理解，当一个元件被称为“在另一个元件下或之下”时，它可直接在该另一个元件下或之下或者可以存在***元件。相反，当一个元件被称为“直接在另一个元件下或之下”时，则不存在***元件。
本公开的下述实施例将描述并示出互补金属氧化物半导体（CMOS）结构的形成，该CMOS结构包括在p型器件区域中的至少一个高k/金属栅极结构和在n型器件区域中的至少一个高k/金属栅极结构。尽管下面的描述和附图示出了这样的实施例，但是这里在下面将更加详细描述的本公开的方法也可用于仅形成p型器件区域中的至少一个高k/金属栅极结构或者仅形成n型器件区域中的至少一个高k/金属栅极结构。
首先参见图1，其示出了本公开的一个实施例可采用的初始结构。如图所示，初始结构包括半导体衬底12，该半导体衬底12具有由隔离区域18隔开的至少一个p型器件区域14和至少一个n型器件区域16。
在某些实施例中，绝缘体上半导体（SOI）衬底可用作半导体衬底12。在采用SOI衬底时，SOI衬底包括处理衬底12A、设置在处理衬底12A的上表面上的埋设绝缘体层12B、以及设置在埋设绝缘体层12B的上表面上的半导体器件层12C。SOI衬底的处理衬底12A和半导体器件层12C可包括相同的或不同的半导体材料。这里所用的与处理衬底12A和半导体器件层12C的半导体材料相关的术语“半导体”表示任何的半导体材料，例如包括Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或其它类似的III/V族化合物半导体。这些半导体材料的多个层也可用作处理衬底12A和半导体器件层12C的半导体材料。在一个实施例中，处理衬底12A和半导体器件层12C都包括Si。
处理衬底12A和半导体器件层12C可具有相同的或不同的晶向。例如，处理衬底12A和/或半导体器件层12C的晶向可为{100}、{110}或{111}。除了这些具体叙及的晶向之外其它的晶向也可用在本公开中。SOI衬底的处理衬底12A可为单晶半导体材料、多晶材料或非晶材料。SOI衬底的半导体器件层12C是单晶半导体材料。单晶半导体材料（单晶体半导体材料）是这样一种半导体材料：直到样品的边缘整个样品的晶格是连续且未断裂的，不存在晶界。
SOI衬底的埋设绝缘体层12B可为晶体或非晶的氧化物或氮化物。在一个实施例中，埋设绝缘体层12B是氧化物。埋设绝缘体层12B可以是连续的，或者它可以是不连续的。当存在不连续的埋设绝缘体区域时，埋设绝缘体区域呈现为被半导体材料围绕的隔离岛。
SOI衬底可利用标准工艺形成，例如包括SIMOX（通过氧的离子注入来分隔（separation by ion implantation of oxygen））或层转移。在采用层转移工艺时，在两个半导体晶片接合在一起之后可进行选择性的薄化步骤。选择性的薄化步骤减小半导体层的厚度以得到具有更加期望的厚度的层。
SOI衬底的半导体器件层12C的典型厚度为至更典型的厚度为至在某些实施例中，当采用ETSOI（极薄的绝缘体上半导体）衬底时，SOI的半导体器件层12C的厚度小于如果半导体器件层12C的厚度不在上述范围之一内时，则采用薄化步骤，例如平坦化或蚀刻，以将半导体器件层12C的厚度减小为上述范围之一内的值。
SOI衬底的埋设绝缘体12B的典型厚度为至更典型的厚度为至SOI衬底的处理衬底12A的厚度对于本公开是无关紧要的。
在另一个实施例中，所采用的半导体衬底12是体单晶半导体衬底。在采用体半导体衬底12时，单晶半导体材料从半导体衬底12的最上表面连续延伸到半导体衬底12的最下表面。
在其它实施例中，具有不同表面区域的混合半导体衬底（未示出）可用作半导体衬底12，其中该不同表面区域具有不同的晶向。在采用混合衬底时，nFET典型地形成在（100）晶面上，而pFET典型地形成在（110）晶面上。混合衬底可通过本领域已知的技术形成。例如，见美国专利No.7,329,923、2005年6月2日发布的美国公开No.2005/0116290以及美国专利No.7,023,055，其每一个的全部内容通过引用结合于此。
半导体衬底12可是掺杂的、非掺杂的或者其中可包含掺杂区域和非掺杂区域。为了清楚起见，掺杂区域在本公开的附图中没有具体示出。半导体衬底12内的每个掺杂区域可具有相同的导电性和/或掺杂浓度，或者它们可具有不同的导电性和/或掺杂浓度。半导体衬底12中呈现的掺杂区域典型地称为阱区，并且它们可利用传统的离子注入工艺或者气相掺杂而形成。
在本公开的这一点上，半导体衬底12可以处理为在其中包括至少一个隔离区域18。至少一个隔离区域18可为沟槽隔离区域（如本申请的附图中所示的）或场氧化物隔离区域。沟槽隔离区域可采用本领域技术人员已知的传统沟槽隔离工艺形成。例如，光刻、蚀刻以及用诸如氧化物的沟槽电介质填充沟槽可用于形成沟槽隔离区域。可选地，在沟槽填充前可在沟槽中形成衬层，在沟槽填充后可进行致密化步骤，并且可在沟槽填充之后进行平坦化工艺。场氧化物隔离区域可利用所谓的硅局部氧化工艺形成。至少一个隔离区域18提供相邻的栅极区域之间的隔离，典型地在相邻的栅极具有相反的导电性（即，nFET和pFET）时需要该隔离区域18。这样，至少一个隔离区域18将p-FET器件区域（即，至少一个p型器件区域14）与n-FET器件区域（即，至少一个n型器件区域16）隔开。
现在参见图2，其示出了在使两个器件区域（即至少一个p型器件区域14和至少一个n型器件区域16）中的半导体衬底12凹入、在至少一个p型器件区域14中的凹入半导体衬底（即凹入半导体器件层12C’）上形成p型掺杂半导体层20、且在至少一个n型掺杂区域16中的凹入半导体衬底（即凹入半导体器件层12C’）上形成半导体材料堆叠22后图1的初始结构。如图所示，半导体材料堆叠22由下至上包括非晶半导体层24和n型掺杂半导体层26。
图2所示的结构可通过首先在一个器件区域上提供阻挡掩模而使另一个器件区域暴露来形成。阻挡掩模可通过在图1所示的结构上施加阻挡掩模材料并且然后通过光刻和蚀刻图案化阻挡掩模材料来形成。在提供阻挡掩模后，一个器件区域中的暴露的半导体衬底通过蚀刻而凹入，该蚀刻包括相对于阻挡掩模选择性去除半导体材料的蚀刻剂的使用。可用于使半导体衬底12的暴露部分凹入的蚀刻包括湿蚀刻、干蚀刻（即反应离子蚀刻（RIE）、等离子体蚀刻、离子束蚀刻和激光烧蚀中的一种）或湿蚀刻和干蚀刻的组合。在采用湿蚀刻时，湿蚀刻包括选择性蚀刻半导体衬底12的暴露表面的任何化学蚀刻剂，例如氢氧化铵。在一个器件区域凹入后，p型掺杂半导体层20形成在至少一个p型器件区域14中或者半导体材料堆叠22形成在至少一个n型器件区域16中。接下来，去除阻挡掩模，并对前面没有处理的另一个器件区域进行形成阻挡掩模、使半导体衬底的暴露表面凹入以及在至少一个p型器件区域14中形成p型掺杂半导体层20或在至少一个n型器件区域16中形成半导体材料堆叠22的步骤。然后，另一个阻挡掩模被从该衬底去除，并且如果需要可采用平坦化工艺以提供图2所示的平坦结构。
形成在至少一个p-器件区域14中的p型掺杂半导体层20包括任何的半导体材料，其可与在下半导体衬底的材料相同或不同。在一个实施例中，p型掺杂半导体层20包括晶格常数与在下半导体衬底不同的半导体材料。在这样的实施例中，p型掺杂半导体层20可用于向至少一个p型器件区域14中的半导体衬底12的在下部分施加张应力。例如，当p型器件区域14中的在下半导体衬底12包括硅时，p型掺杂半导体层20可包括p型SiGe。
当与p型掺杂半导体层20结合使用时术语“p型掺杂”表示来自元素周期表的IIIA族的元素，例如B、Al、Ga和In之一。在一个实施例中，p型掺杂半导体层20包括硼掺杂的半导体材料，例如硼掺杂的SiGe。
在一个实施例中，p型掺杂剂在p型掺杂半导体层20内的浓度典型地为1E19原子/cm3至7E20原子/cm3。在另一个实施例中，p型掺杂剂在p型掺杂半导体层20内的浓度典型地为3E20原子/cm3至5E20原子/cm3。
形成在至少一个p型器件区域14的暴露部分上的p型掺杂半导体层20可利用原位掺杂外延生长工艺来形成。形成p型掺杂半导体层20时所用的原位掺杂外延生长工艺保证了p型掺杂半导体层20为单晶且与至少一个p型器件区域14中的半导体衬底12的暴露表面具有相同的晶向。就是说，原位掺杂外延生长工艺形成的p型掺杂半导体层20与在下半导体衬底12是外延对准的。形成p型掺杂半导体层20时所用的原位掺杂外延生长工艺包括采用至少一个半导体前驱气体和p型掺杂剂。
在一个实施例中，p型掺杂半导体层20的厚度为6nm至100nm。在另一个实施例中，p型掺杂半导体层20的厚度为15nm至25nm。在前述厚度范围之上和/或之下的其它厚度也可在本公开中采用。
形成在至少一个n型器件区域16的暴露表面上的半导体材料堆叠22包括首先在至少一个n型器件区域16中的半导体衬底12的暴露表面上形成非晶半导体层24。非晶半导体层24可包括与至少一个n型器件区域16中的在下半导体衬底12的暴露表面相同或不同的半导体材料。在一个实施例中，非晶半导体层24和至少一个n型器件区域16中的在下半导体衬底12的暴露表面均包括硅。本申请全文所用的术语“非晶”表示缺乏良好限定的晶体结构的半导体材料。
半导体材料堆叠22的非晶半导体层24可采用包括任何半导体前驱源材料的任何化学或物理生长工艺形成。例如，选择性外延可用于形成非晶半导体层24。非晶半导体层24典型地为本征（即非掺杂的）半导体层。
在一个实施例中，非晶半导体层24的厚度为1nm至10nm。在另一个实施例中，非晶半导体层24的厚度为2nm至4nm。在前述厚度范围之上和/或之下的其它厚度也可在本公开中采用。
接下来，n型掺杂半导体层26形成在非晶半导体层24上。形成在至少一个n型器件区域16中的n型掺杂半导体层26包括任何半导体材料，其可与在下半导体衬底的材料相同或不同。在一个实施例中，n型掺杂半导体层26包括晶格常数与在下半导体衬底不同的半导体材料。在这样的实施例中，n型掺杂半导体层26可用于向至少一个n型器件区域16中的半导体衬底12的在下部分施加压应力。例如，当n型器件区域16中的在下半导体衬底12包括硅时，n型掺杂半导体层26可包括n型掺杂的Si:C（碳掺杂硅）。在另一个实施例中，当n型器件区域16中的在下半导体衬底12包括硅时，n型掺杂半导体层26可包括n型掺杂的硅。
当与n型掺杂半导体层26结合使用时术语“n型掺杂”表示来自元素周期表的VA族的元素，例如P、As和Bi之一。在一个实施例中，n型掺杂半导体层26包括磷掺杂的半导体材料，例如磷掺杂的Si或磷掺杂的Si:C。
在一个实施例中，n型掺杂剂在n型掺杂半导体层26内的浓度典型地为1E19原子/cm3至7E20原子/cm3。在另一个实施例中，n型掺杂剂在n型掺杂半导体层26内的浓度典型地为3E20原子/cm3至5E20原子/cm3。
在一个实施例中，形成在非晶半导体层24上的n型掺杂半导体层26可为非晶的。在另一个实施例中，形成在非晶半导体层24上的n型掺杂半导体层26可为多晶的。多晶半导体材料是包括尺寸和取向变化的许多微晶的半导体材料。
n型掺杂半导体层26可利用包括任何半导体前驱源材料和任何n型掺杂剂源的任何化学或物理生长工艺来形成。例如，选择性外延生长P的掺杂SiC可用于形成n型掺杂半导体层26。
在一个实施例中，n型掺杂半导体层26的厚度为6nm至100nm。在另一个实施例中，n型掺杂半导体层26的厚度为15nm至25nm。在上述厚度范围之上和/或之下的其它厚度也可在本公开中采用。
尽管图1-2示出了在至少一个p型器件区域14中形成p型掺杂半导体层20且在至少一个n型器件区域16中形成半导体材料堆叠22之前形成隔离区域18，但是本公开也涵盖一种备选实施例，在该备选实施例中在形成隔离区域18之前p型掺杂半导体层20和半导体材料堆叠22形成在半导体衬底的非凹入部分上。
现在参见图3，其示出了在至少一个p型器件区域14和至少一个n型器件区域16二者中形成牺牲（即可去除）栅极区域28后且在每个牺牲栅极区域28的侧壁上形成间隙壁34后图2的结构。如图所示，牺牲栅极区域28由下至上包括牺牲电介质层30和牺牲栅极材料层32。
牺牲电介质层30包括任何的电介质材料，例如包括诸如氧化硅的半导体氧化物、氮化硅和氧氮化硅。牺牲电介质层30可利用任何传统的沉积工艺作为毯式层形成在p型掺杂半导体层20和半导体材料堆叠22的暴露的上表面上，上述传统的沉积工艺例如包括化学气相沉积（CVD）、物理气相沉积（PVD）、分子束沉积（MBD）、脉冲激光沉积（PLD）、液源雾化化学沉积（LSMCD）、原子层沉积（ALD）和其它类似的沉积工艺。在本公开的某些实施例中，牺牲电介质层30利用热生长工艺形成，该热生长工艺例如包括氧化和氮化。牺牲电介质层30的厚度可根据所用电介质材料的类型以及其形成时所用的技术而变化。典型地，作为示例，牺牲电介质层30的厚度为1nm至5nm。更典型地，牺牲电介质层30的厚度为1nm至3nm。
位于牺牲电介质层30的上表面上的牺牲栅极材料层32包括随后相对于电介质材料可选择性去除的任何材料（掺杂或非掺杂）。在一个实施例中，牺牲栅极材料层32可包括诸如多晶硅的半导体材料。牺牲栅极材料层32可利用任何沉积工艺形成，例如包括化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、蒸发、物理气相沉积（PVD）、溅射、化学溶液沉积和原子层沉积（ALD）。当采用掺杂的牺牲栅极材料层32时，掺杂剂可在沉积工艺期间原位引入。备选地，掺杂剂可在沉积之后通过任何合适的掺杂技术引入，例如离子注入和气相掺杂。牺牲栅极材料层32的厚度可根据所用牺牲材料的类型以及其形成时所用的技术而变化。典型地，作为示例，牺牲栅极材料层32的厚度为20nm至100nm。更典型地，牺牲栅极材料层32的厚度为30nm至60nm。
在形成牺牲栅极材料层32和牺牲栅极电介质层30的毯式层后，层32和30被图案化以在p型掺杂半导体层20和半导体材料堆叠22上形成至少一个牺牲栅极区域28。毯式层32和30的图案化包括光刻和蚀刻。光刻包括在牺牲栅极材料层32的毯式层的上表面上形成光致抗蚀剂材料（未示出），将光致抗蚀剂曝光为所希望的辐照图案，并且采用传统的抗蚀剂显影剂显影曝光的抗蚀剂。蚀刻步骤可包括干蚀刻工艺、湿蚀刻工艺或它们的组合。在采用干蚀刻工艺时，该干蚀刻工艺可包括反应离子蚀刻、离子束蚀刻、等离子体蚀刻和激光烧蚀之一。在采用湿蚀刻工艺时，采用相对于在下的层32和30的材料具有选择性的化学蚀刻剂。在蚀刻工艺期间所形成的图案化的抗蚀剂可保留在牺牲栅极材料层32的毯式层上。备选地，所形成的图案化抗蚀剂可在将图案至少转移到牺牲栅极材料层32的毯式层后去除。图案化抗蚀剂的去除可采用任何传统的抗蚀剂剥离工艺来实现，例如灰化。
在每个器件区域中形成牺牲栅极区域28后，间隙壁34形成在每个牺牲栅极区域28的侧壁上。所形成的间隙壁34可包括电介质材料，例如氧化硅、氮化硅或氧氮化硅。在一个实施例中，间隙壁34包括氮化硅。在某些实施例中，间隙壁34可包括这些电介质材料的多层堆叠。间隙壁34可通过沉积保形电介质材料层并随后进行各向异性蚀刻而形成。
参见图4，其示出了在形成平坦电介质材料36后且从至少一个p型器件区域14和至少一个n型器件区域16二者去除牺牲栅极区域28以在两个器件区域的平坦电介质材料36中形成开口38后图3的结构。
平坦电介质材料36可包括能容易地被平坦化的任何电介质材料，例如掺杂或非掺杂的硅玻璃、氧化硅和氮化硅。平坦电介质材料36可利用任何传统的沉积工艺形成，例如包括化学气相沉积（CVD）、等离子体增强化学气相沉积（PCVD）和物理气相沉积（PVD）。所形成的平坦电介质材料36的高度（即垂直厚度）大于每个牺牲栅极区域28的总垂直厚度。典型地，作为示例，平坦电介质材料36的垂直厚度为50nm至300nm。更典型地，平坦电介质材料36的垂直厚度为100nm至200nm。
在沉积平坦电介质材料36后，平坦电介质材料36经受平坦化工艺，例如化学机械抛光。平坦化工艺在牺牲栅极区域28的上表面停止。在平坦化后，平坦电介质材料36的上表面基本上与牺牲栅极区域28的上表面共面。
每个开口38可通过利用蚀刻步骤去除牺牲栅极区域28的暴露部分而形成。蚀刻步骤包括干蚀刻或湿蚀刻，并且蚀刻步骤停止在至少一个p型器件区域14的p型掺杂半导体层20的上表面并停止在至少一个n型器件区域16的n型掺杂半导体层26上。在一个实施例中，反应离子蚀刻用于形成每个开口38。
现在参见图5，其示出了在两个器件区域中使每个开口38延伸穿过在下的p型掺杂半导体层20和n型掺杂半导体层26后图4的结构。具体而言，图5示出了停止在p型器件区域14中的半导体衬底12的最上表面上的延伸开口38’以及停止在非晶半导体层24上的延伸开口38”。n型器件区域16中存在的非晶半导体层24用作蚀刻停止层，以防止半导体衬底12的在下晶面的任何去除。
延伸每个开口38的顺序可以变化。在一个实施例中，至少一个p型器件区域14中的开口首先延伸，随后延伸至少一个n型器件区域16中的开口。在另一个实施例中，至少一个n型器件区域16中的开口首先延伸，随后延伸至少一个p型器件区域14中的开口。在任何一个实施例中，阻挡掩模可形成在一个器件区域上而另一个器件区域中的开口被延伸。
至少一个p型器件区域14中的延伸开口38’利用蚀刻剂形成，该蚀刻剂在去除p型掺杂半导体层20的暴露部分时具有选择性且停止在半导体衬底12上。在一个实施例中，四乙基氢氧化铵（TEAH）可用于形成至少一个p型器件区域14中的延伸开口38’。至少一个n型器件区域16中的延伸开口38”可利用蚀刻剂形成，该蚀刻剂在去除n型掺杂半导体层26的暴露部分时具有选择性且停止在非晶半导体层24上。在一个实施例中，TEAH和晶体Si的干蚀刻可用于在至少一个n型器件区域14中形成延伸开口38”。
参见图6，其示出了在延伸开口38”的底部去除非晶半导体层24的一部分以在至少一个n型器件区域16中形成第二延伸开口39后图5的结构，其中延伸开口38”形成在至少一个n型器件区域16中。至少一个n型器件区域16中的第二延伸开口39利用蚀刻剂形成，该蚀刻剂在去除非晶半导体层24的暴露部分时具有选择性并停止在半导体衬底12上。在一个实施例中，在形成第二延伸开口39时可采用非晶Si的干蚀刻。
参见图7，其示出了进行退火以在至少一个p型器件区域14和至少一个n型器件区域16二者中在半导体衬底12的上部内形成源极区40和漏极区42且使至少一个n型器件区域16中的非晶半导体层24的保留部分结晶化后图6的结构。非晶半导体层24的再结晶部分现在标示为附图中的元件44。元件41表示器件沟道，该器件沟道在半导体衬底12的上部位于源极区40和漏极区42之间。在退火期间，n型掺杂半导体层26也经受再结晶以形成单晶材料层。
在退火期间形成在p型器件区域14中的源极区40和漏极区42通过从p型掺杂半导体层20的保留的在上部分外扩散p型掺杂剂而提供。n型器件区域16中形成的源极区40和漏极区42通过从n型掺杂半导体层26的保留的在上部分外扩散n型掺杂剂而提供。n型掺杂剂也在非晶半导体层的再结晶部分内扩散。
在本公开中，p型掺杂半导体层20的保留部分用作pFET器件的升高源极区/漏极区，而n型掺杂半导体层26的保留部分和非晶半导体层的再结晶部分（即层44）用作nFET器件的升高源极区/漏极区。
退火典型地在900℃至1085℃的温度下进行，更典型的温度为1000℃至1040℃。
p型器件区域14中形成的源极区40和漏极区42典型地具有1E19原子/cm3至7E20原子/cm3的p型掺杂剂浓度，更典型的p型掺杂剂浓度为3E20原子/cm3至5E20原子/cm3。在外扩散工艺后，p型掺杂半导体层20的保留部分典型地具有1E19原子/cm3至7E20原子/cm3的p型掺杂剂浓度，更典型的p型掺杂剂浓度为3E20原子/cm3至5E20原子/cm3。
n型器件区域16中形成的源极区40和漏极区42典型地具有1E19原子/cm3至7E20原子/cm3的n型掺杂剂浓度，更典型的n型掺杂剂浓度为3E20原子/cm3至5E20原子/cm3。在外扩散工艺后，n型掺杂半导体层26的保留部分典型地具有1E19原子/cm3至7E20原子/cm3的n型掺杂剂浓度，更典型的n型掺杂剂浓度为3E20原子/cm3至5E20原子/cm3。
这样，在所公开的结构中升高源极区/漏极区和在下源极区/漏极区之间的结是突变的。“突变的”是指掺杂剂浓度具有盒形轮廓而不具有来自注入损伤的传统硅空隙缺陷所导致的掺杂剂扩散率提高。
参见图8，其示出了在两个器件区域的延伸开口38’和39中形成高k栅极电介质46和金属栅极48后图7的结构，高k栅极电介质46是U形的。从图8中可见，升高源极区/漏极区的一部分位于间隙壁34之下，并且升高源极区/漏极区的边缘部分与一部分高k栅极电介质46接触。再者，如图8所示，高k栅极电介质46连续地形成在金属栅极48的侧壁表面和底表面上。
高k栅极电介质46可包括电介质材料，该电介质材料在真空下测量的介电常数大于4.0，典型地大于8.0。在一个实施例中，高k栅极电介质46可包括电介质金属氧化物，该电介质金属氧化物是包含金属和氧的高k材料。电介质金属氧化物可通过本领域已知的方法来沉积，例如包括化学气相沉积（CVD）、物理气相沉积（PVD）、分子束沉积（MBD）、脉冲激光沉积（PLD）、液源雾化化学沉积（LSMCD）、原子层沉积（ALD）等。高k电介质材料的示例包括HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、它们的硅酸盐及它们的合金。每个x值独立地为0.5至3，并且每个y值独立地为0至2。高k栅极电介质46在水平部分处测量的厚度可为0.9nm至6nm，并且优选为1.0nm至3nm。高k栅极电介质46可具有1nm量级或者小于1nm的有效氧化物厚度。
在某些实施例中，在两个器件区域中形成的高k栅极电介质46包括相同的电介质材料。在另一个实施例中，至少一个p型器件区域14中的栅极电介质材料与至少一个n型器件区域16中的栅极电介质材料不同。不同的栅极电介质层可利用阻挡掩模技术来实现。
金属栅极48包括：诸如但不限于Al、W、Cu、Pt、Ag、Au、Ru、Ir、Rh和Re的导电金属、例如Al-Cu的导电金属合金、例如硅化钨和硅化铂的导电金属硅化物、例如AIN的导电金属氮化物、以及它们的组合和叠层。金属栅极48可利用传统的沉积工艺形成，例如原子层沉积（ALD）、化学气相沉积（CVD）、金属有机化学气相沉积（MOCVD）、分子束外延（MBE）、物理气相沉积、溅射、镀覆、蒸发、离子束沉积、电子束沉积、激光辅助沉积和化学溶液沉积。
在某些实施例中，形成在两个器件区域中的金属栅极48包括相同的导电金属。在另一个实施例中，至少一个p型器件区域14中的导电金属与至少一个n型器件区域16中的导电金属不同。不同的金属栅极导体可利用阻挡掩模技术来实现。
在形成高k栅极电介质46和金属栅极48后，所得到的结构经受平坦化，例如化学机械平坦化和/或研磨，以提供例如图8所示的结构。
现在参见图9，其示出了在两个器件区域的延伸开口38”和39内形成内间隙壁50后图7的结构。内间隙壁50可包括与间隙壁34相同的或不同的电介质材料，典型地包括与间隙壁34不同的电介质材料。内间隙壁50可利用与上述形成间隙壁34的工艺相同的工艺形成。内间隙壁50的存在减小了每个器件区域中金属栅极48与源极区42和漏极区44之间的寄生电容。
现在参见图10，其示出了在两个器件区域的延伸开口中形成高k栅极电介质46和金属栅极48后图9的结构。形成高k栅极电介质材料46和金属栅极48的材料和工艺与上述的相同。由图10可见，升高源极区/漏极区位于间隙壁34之下，并且升高源极区/漏极区的边缘部分通过内间隙壁50的存在而与高k栅极电介质46隔开。
图8和图10所示的每个结构包括半导体衬底12，该半导体衬底12具有位于至少一个器件区域（即至少一个p型器件区域14和至少一个n型器件区域16）内的由沟道41隔开的源极区40和漏极区42。高k栅极电介质46和金属栅极48位于沟道41上。高k栅极电介质46连续地形成在金属栅极48的侧壁表面和底表面上。升高源极区位于源极区40上，并且升高漏极区位于漏极区42上；p型器件区域14中的升高源极区/漏极区是p型掺杂半导体层20的保留部分，而n型器件区域16中的升高源极区/漏极区是n型掺杂半导体层26的保留部分和再结晶层44。间隙壁34位于升高源极区的一部分上并位于升高漏极区的一部分上；间隙壁34将高k栅极电介质46的一部分与相邻的平坦电介质材料36隔开。升高源极区的位于间隙壁34之下的部分及升高漏极区的位于间隙壁34之下的部分横向相邻于高k栅极电介质46的垂直部分。平坦电介质材料36位于升高源极区和升高漏极区上。平坦电介质材料36的上表面与金属栅极48的上表面共面。
尽管本公开已经具体示出并描述了其优选实施例，但是本领域的技术人员应理解，可进行形式和细节上的前述和其它变化而不脱离本公开的精神和范围。因此，本公开不限于所描述和示出的确切形式和细节而是落入所附权利要求的范围内。
工业应用性
本公开可在工业上用于结合在成集成电路芯片中的高性能半导体场效晶体管（FET）器件的设计和制造，而该集成电路芯片可用于各种不同的电子和电气设备。

Claims (25)

1.一种形成半导体结构的方法，包括：
提供包括半导体衬底和掺杂半导体层的结构，该半导体衬底具有设置在其中的至少一个器件区域，该掺杂半导体层在该至少一个器件区域中设置在该半导体衬底的上表面上；
在该掺杂半导体层的上表面上形成牺牲栅极区域，该牺牲栅极区域的侧壁上设置有间隙壁；
在该掺杂半导体层上形成平坦电介质材料，该平坦电介质材料邻接包括该间隙壁的该牺牲栅极区域；
去除该牺牲栅极区域以形成暴露该掺杂半导体层的一部分的开口；
使该开口延伸穿过该掺杂半导体层而到达该半导体衬底的上表面；
进行退火，使得掺杂剂从该掺杂半导体层的保留部分外扩散以在该半导体衬底的位于该掺杂半导体层的该保留部分之下的部分中形成源极区和漏极区；以及
在该延伸开口中形成高k栅极电介质和金属栅极。
2.如权利要求1所述的方法，其中该至少一个器件区域是p型器件区域，并且该掺杂半导体层是p型掺杂半导体层。
3.如权利要求2所述的方法，其中该p型掺杂半导体层包括晶格常数与在下的该半导体衬底不同的半导体材料，并且通过原位掺杂外延生长工艺形成。
4.如权利要求1所述的方法，其中该至少一个器件区域是n型器件区域，该掺杂半导体层是n型掺杂半导体层，该n型掺杂半导体层具有与在下的该半导体衬底不同的晶格常数并通过化学或物理生长工艺形成，并且其中在该半导体衬底和该n型掺杂半导体层之间设置有非晶半导体层。
5.如权利要求4所述的方法，其中该退火使该非晶半导体层再结晶。
6.如权利要求1所述的方法，其中该掺杂半导体层的该保留部分形成升高源极区和升高漏极区，并且其中该半导体衬底的在该源极区和该漏极区之间的部分形成沟道。
7.如权利要求6所述的方法，其中所述升高源极区和所述升高漏极区的每一个的一部分设置在该间隙壁之下并与该高k栅极电介质的一部分直接接触。
8.如权利要求6所述的方法，还包括在形成该高k栅极电介质和该金属栅极前在该延伸开口内形成内间隙壁，并且其中该升高源极区和该升高漏极区的每一个的一部分设置在该间隙壁之下并且通过该内间隙壁与该高k栅极电介质隔开。
9.如权利要求1所述的方法，其中该退火在1000℃至1040℃的温度下进行。
10.一种形成互补金属氧化物半导体(CMOS)结构的方法，包括：
提供包括半导体衬底、p型掺杂半导体层、半导体材料堆叠和隔离区域的结构，该半导体衬底具有至少一个p型器件区域和至少一个n型器件区域，该p型掺杂半导体层在该至少一个p型器件区域中设置在该半导体衬底的上表面上，该半导体材料堆叠由下至上包括在该至少一个n型器件区域中的非晶半导体层和n型掺杂半导体层，该隔离区域延伸到该半导体衬底的表面且将该至少一个p型器件区域中的该p型掺杂半导体层与该至少一个n型器件区域中的该半导体材料堆叠隔开；
在该p型掺杂半导体层和该n型掺杂半导体层的每一个的上表面上形成牺牲栅极区域，该牺牲栅极区域的侧壁上设置有间隙壁；
在该p型掺杂半导体层和该n型掺杂半导体层上形成平坦电介质材料，该平坦电介质材料邻接包括该间隙壁的每个牺牲栅极区域；
从该至少一个p型器件区域和该至少一个n型器件区域去除该牺牲栅极区域，以形成暴露该p型掺杂半导体层的一部分的开口和暴露该n型掺杂半导体层的一部分的另一开口；
使暴露该p型掺杂半导体层的一部分的开口延伸穿过该p型掺杂半导体层而到达该半导体衬底的上表面，并使暴露该n型掺杂半导体层的一部分的另一开口延伸穿过该n型掺杂半导体层而到达该半导体衬底的上表面；
进行退火，使得掺杂剂从该p型掺杂半导体层的保留部分外扩散以在该半导体衬底的位于该p型掺杂半导体层的该保留部分之下的部分中形成源极区和漏极区，并且使得掺杂剂从该n型掺杂半导体层的保留部分外扩散以在该半导体衬底的位于该n型掺杂半导体层的该保留部分之下的部分中形成另一源极区和另一漏极区；以及
在该延伸开口的每一个中形成高k栅极电介质和金属栅极。
11.如权利要求10所述的方法，其中该p型掺杂半导体层包括晶格常数与在下的该半导体衬底不同的半导体材料，并且通过原位掺杂外延生长工艺形成。
12.如权利要求10所述的方法，其中该n型掺杂半导体层包括晶格常数与在下的该半导体衬底不同的半导体材料，并且通过化学或物理生长工艺形成。
13.如权利要求10所述的方法，其中该退火使该非晶半导体层再结晶。
14.如权利要求10所述的方法，其中该p型掺杂半导体层的该保留部分在该至少一个p型器件区域中形成升高源极区和升高漏极区，其中该半导体衬底的在该源极区和该漏极区之间的部分在该至少一个p型器件区域中形成沟道，其中该n型掺杂半导体层的该保留部分在该至少一个n型器件区域中形成另一升高源极区和另一升高漏极区，其中该半导体衬底的在该另一源极区和该另一漏极区之间的部分在该至少一个n型器件区域中形成另一沟道。
15.如权利要求14所述的方法，其中该至少一个p型器件区域中的该升高源极区和该升高漏极区的每一个的一部分设置在该间隙壁之下并与该高k栅极电介质的一部分直接接触，并且其中该至少一个n型器件区域中的该另一升高源极区和该另一升高漏极区的每一个的一部分设置在该间隙壁之下并与该高k栅极电介质的一部分直接接触。
16.如权利要求14所述的方法，还包括在形成该高k栅极电介质和该金属栅极前在该延伸开口的每一个内形成内间隙壁，其中该至少一个p型器件区域中的该升高源极区和该升高漏极区的每一个的一部分设置在该间隙壁之下且通过该内间隙壁与该高k栅极电介质隔开，并且其中该至少一个n型器件区域中的该另一升高源极区和该另一升高漏极区的每一个的一部分设置在该间隙壁之下且通过该内间隙壁与该高k栅极电介质隔开。
17.如权利要求10所述的方法，其中该退火在1000℃至1040℃的温度下进行。
18.一种半导体结构，包括：
半导体衬底，具有设置在至少一个器件区域内且由沟道隔开的源极区和漏极区；
高k栅极电介质和金属栅极，设置在该沟道上，其中该高k栅极电介质连续地形成在该金属栅极的侧壁表面和底表面上；
设置在该源极区上的升高源极区和设置在该漏极区上的升高漏极区，并且该升高源极区和该升高漏极区由设置在该至少一个器件区域内的掺杂半导体层形成；
间隙壁，直接设置在该升高源极区的一部分上表面上以及该升高漏极区的一部分上表面上，其中该升高源极区的在该间隙壁之下的上表面部分和该升高漏极区的在该间隙壁之下的上表面部分横向相邻于该高k栅极电介质的下垂直部分；以及
平坦电介质材料，设置在该升高源极区和该升高漏极区上，该平坦电介质材料的上表面与该金属栅极的上表面共面。
19.如权利要求18所述的半导体结构，其中该至少一个器件区域是p型器件区域，并且该掺杂半导体层是p型掺杂半导体层。
20.如权利要求19所述的半导体结构，其中该p型掺杂半导体层包括半导体材料，该半导体材料的晶格常数与在下的该半导体衬底不同而该半导体材料的晶向与在下的该半导体衬底相同。
21.如权利要求18所述的半导体结构，其中该至少一个器件区域是n型器件区域，并且该掺杂半导体层是晶格常数与在下的该半导体衬底不同的n型掺杂半导体层。
22.如权利要求18所述的半导体结构，其中在该高k栅极电介质的外表面上形成有内间隙壁。
23.如权利要求18所述的半导体结构，其中该至少一个器件区域包括由隔离区域隔开的p型器件区域和n型器件区域，其中该p型器件区域中的该掺杂半导体层是p型掺杂半导体层，并且其中该n型器件区域中的该掺杂半导体层是n型掺杂半导体层。
24.如权利要求23所述的半导体结构，其中该p型掺杂半导体层包括半导体材料，该半导体材料的晶格常数与该p型器件区域中在下的该半导体衬底不同而该半导体材料的晶向与该p型器件区域中在下的该半导体衬底相同，并且其中该n型掺杂半导体层包括晶格常数与该n型器件区域中在下的该半导体衬底不同的另一半导体材料。
25.如权利要求24所述的半导体结构，其中在该p型器件区域和该n型器件区域的该高k栅极电介质的外表面上形成有内间隙壁。
CN201280024783.6A 2011-06-28 2012-05-15 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构 Expired - Fee Related CN103563059B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/170,565 2011-06-28
US13/170,565 US8432002B2 (en) 2011-06-28 2011-06-28 Method and structure for low resistive source and drain regions in a replacement metal gate process flow
PCT/US2012/037919 WO2013002902A2 (en) 2011-06-28 2012-05-15 Method and structure for low resistive source and drain regions in a replacement metal gate process flow

Publications (2)

Publication Number Publication Date
CN103563059A CN103563059A (zh) 2014-02-05
CN103563059B true CN103563059B (zh) 2017-02-15

Family

ID=47389722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024783.6A Expired - Fee Related CN103563059B (zh) 2011-06-28 2012-05-15 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构

Country Status (4)

Country Link
US (1) US8432002B2 (zh)
CN (1) CN103563059B (zh)
DE (1) DE112012002700B4 (zh)
WO (1) WO2013002902A2 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994123B2 (en) 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
US9373684B2 (en) 2012-03-20 2016-06-21 Semiwise Limited Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9263568B2 (en) 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance
US9269804B2 (en) * 2012-07-28 2016-02-23 Semiwise Limited Gate recessed FDSOI transistor with sandwich of active and etch control layers
US9190485B2 (en) 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
US9093285B2 (en) * 2013-03-22 2015-07-28 United Microelectronics Corp. Semiconductor structure and process thereof
US9012276B2 (en) 2013-07-05 2015-04-21 Gold Standard Simulations Ltd. Variation resistant MOSFETs with superior epitaxial properties
US9614053B2 (en) * 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
US9773869B2 (en) * 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9865603B2 (en) * 2015-03-19 2018-01-09 Globalfoundries Inc. Transistor structure having N-type and P-type elongated regions intersecting under common gate
FR3035265B1 (fr) 2015-04-16 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication de transistors soi pour une densite d'integration accrue
US11049939B2 (en) 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US9496283B1 (en) * 2015-08-10 2016-11-15 Stmicroelectronics, Inc. Transistor with self-aligned source and drain contacts and method of making same
US10062693B2 (en) * 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
CN107275278A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9960083B1 (en) * 2016-11-02 2018-05-01 United Microelectronics Corp. Method for fabricating semiconductor device
US10461152B2 (en) * 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
CN111033756A (zh) * 2017-09-29 2020-04-17 英特尔公司 提供晶体管的受应力沟道的装置、方法和***
FR3090195B1 (fr) * 2018-12-18 2021-04-02 Commissariat Energie Atomique Procédé de fabrication d’un transistor à effet de champ a performances optimisées
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
US10937479B1 (en) * 2019-08-29 2021-03-02 Spin Memory, Inc. Integration of epitaxially grown channel selector with MRAM device
US11239117B1 (en) * 2020-08-27 2022-02-01 Micron Technology, Inc. Replacement gate dielectric in three-node access device formation for vertical three dimensional (3D) memory
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104061A (zh) * 2009-12-21 2011-06-22 台湾积体电路制造股份有限公司 用于场效应晶体管的栅极电极以及场效应晶体管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
JP2005136198A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US7705405B2 (en) * 2004-07-06 2010-04-27 International Business Machines Corporation Methods for the formation of fully silicided metal gates
US7271455B2 (en) * 2004-07-14 2007-09-18 International Business Machines Corporation Formation of fully silicided metal gate using dual self-aligned silicide process
US7479684B2 (en) * 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
US7569443B2 (en) * 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
US7485539B2 (en) * 2006-01-13 2009-02-03 International Business Machines Corporation Strained semiconductor-on-insulator (sSOI) by a simox method
US7977751B2 (en) * 2007-02-06 2011-07-12 Sony Corporation Insulated gate field effect transistor and a method of manufacturing the same
US7892911B2 (en) * 2008-01-10 2011-02-22 Applied Materials, Inc. Metal gate electrodes for replacement gate integration scheme
US7723192B2 (en) * 2008-03-14 2010-05-25 Advanced Micro Devices, Inc. Integrated circuit long and short channel metal gate devices and method of manufacture
US8304841B2 (en) * 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8860150B2 (en) * 2009-12-10 2014-10-14 United Microelectronics Corp. Metal gate structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104061A (zh) * 2009-12-21 2011-06-22 台湾积体电路制造股份有限公司 用于场效应晶体管的栅极电极以及场效应晶体管

Also Published As

Publication number Publication date
US8432002B2 (en) 2013-04-30
DE112012002700T5 (de) 2014-03-20
US20130001706A1 (en) 2013-01-03
WO2013002902A3 (en) 2013-04-25
DE112012002700B4 (de) 2021-06-17
WO2013002902A2 (en) 2013-01-03
CN103563059A (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
CN103563059B (zh) 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构
US10535755B2 (en) Closely packed vertical transistors with reduced contact resistance
US10896972B2 (en) Self-aligned contact for vertical field effect transistor
US10516064B1 (en) Multiple width nanosheet devices
US20210265348A1 (en) Stacked field effect transistor with wrap-around contacts
US10840147B1 (en) Fin cut forming single and double diffusion breaks
CN104246994A (zh) 具有鳍结构的半导体器件和形成具有鳍结构的半导体器件的方法
US20200118889A1 (en) Gate formation scheme for n-type and p-type transistors having separately tuned threshold voltages
US10833190B2 (en) Super long channel device within VFET architecture
US9472406B2 (en) Metal semiconductor alloy contact resistance improvement
DE112018005623T5 (de) Fertigung von logikeinheiten und leistungseinheiten auf demselben substrat
US10367061B1 (en) Replacement metal gate and inner spacer formation in three dimensional structures using sacrificial silicon germanium
US11195746B2 (en) Nanosheet transistor with self-aligned dielectric pillar
US10573745B2 (en) Super long channel device within VFET architecture
US10937685B2 (en) Diffusion break structures in semiconductor devices
US10453940B1 (en) Vertical field effect transistor with strained channel region extension
US10950506B2 (en) Forming single and double diffusion breaks
US10892164B2 (en) Dual hard mask replacement gate
US20230268388A1 (en) Stacked field-effect transistors
US20180226298A1 (en) Shallow trench isolation structures and contact patterning
US12002850B2 (en) Nanosheet-based semiconductor structure with dielectric pillar
US20240204005A1 (en) Transistors with dielectric stack isolating backside power rail
US20230099985A1 (en) Wrap-around contact for nanosheet device
US20240222229A1 (en) Back side contacts for semiconductor devices
US9443977B1 (en) FinFET with reduced source and drain resistance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171108

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171108

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20190515