CN103534949B - 使用动态电平移位架构的电平移位电压信号的***和方法 - Google Patents

使用动态电平移位架构的电平移位电压信号的***和方法 Download PDF

Info

Publication number
CN103534949B
CN103534949B CN201280022998.4A CN201280022998A CN103534949B CN 103534949 B CN103534949 B CN 103534949B CN 201280022998 A CN201280022998 A CN 201280022998A CN 103534949 B CN103534949 B CN 103534949B
Authority
CN
China
Prior art keywords
transistor
voltage domain
couple
path
gating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280022998.4A
Other languages
English (en)
Other versions
CN103534949A (zh
Inventor
D·弗莱伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103534949A publication Critical patent/CN103534949A/zh
Application granted granted Critical
Publication of CN103534949B publication Critical patent/CN103534949B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种用以以最小化的硅面积将多个信号从第一电压域电平移位至第二电压域的***和方法。电平移位***可以通过实施耦接到多个动态电平移位器的静态电平移位器而组织。静态电平移位器可以为动态电平移位器中的每一个提供电压控制信号。动态电平移位器中的每一个可以将单独的输入信号从第一电压域电平移位至第二电压域。

Description

使用动态电平移位架构的电平 移位电压信号的***和方法
技术领域
电压电平移位电路在两个不同的电压域下的电路***之间提供接口。不同的电压域对于消费性电子集成电路***而言常常是必需的。第一集成电路可以体现例如为携带在第一组电压(例如接地电压(0V)与1.8V)之间变化的数字电压信号的数字控制器。第二集成电路可以体现为电荷耦合装置(CCD)并且可能需要在第二组电压(例如-8V与15V)之间变化的离散的操作电压信号。电平移位电路可以将信号从第一集成电路的域转换到第二集成电路的域。
背景技术
已经使用电平移位电路来执行这样的域之间的电压转换。在一种应用中，电平移位电路可以实施为两级电路以完成0V至1.8V范围与-8V至15V范围之间的转换。第一级将输入范围转换至中间0V至15V范围，并然后，第二级将中间范围转换至最终-8V至15V范围。
已经使用面积集中的静态电平移位器电路完成两级实施。由于电压范围的大小发散，所以电平移位器内的装置必须更大，这增加由这样的装置占据的硅面积。此外，对于在两个域之间延伸的各输出信号线，已知的实施采用独立的电平移位器电路。随着***设计发展和接口信号的数量增加，面积消耗问题随之增加(scale in kind)。
因此，在本领域中存在对将信号从低电压域转换至高电压域并且最小化面积的电平移位器***的需要。
附图说明
图1示出根据本发明的实施方案的电平移位器***的框图。
图2示出根据本发明的实施方案的用于将输入信号从第一电压域电平移位至第二电压域的方法。
图3描述适合于与前述实施方案的电平移位器***一起使用的示例性静态电平移位器设计的电路图。
图4描述适合于与前述实施方案的电平移位器***一起使用的示例性动态电平移位器设计的电路图。
发明内容本发明的实施方案提供用以以保守的硅面积将多个信号从第一电压域电平移位到第二电压域的技术。根据这样的实施方案，电平移位***可以通过实施耦接到多个动态电平移位器的静态电平移位器而组织。静态电平移位器可以为动态电平移位器中的每一个提供电压控制信号。动态电平移位器中的每一个可以将单独的输入信号从第一电压域电平移位至第二电压域。实施耦接到多个动态电平移位器的静态电平移位器所需的硅面积可以小于实施多个两级静态电平移位器所需的面积。
具体实施方式
图1示出根据本发明的实施方案的电平移位器***100的框图。***100可以在用以将多个输入数据信号DIN(150.1-150.n)从第一电压域移位到第二电压域中得到应用。如图1中所示，***100可以包括静态电平移位器110和多个动态电平移位器120.1-120.n。动态电平移位器120.1-120.n各自可以具有用于相应的输入数据信号DIN150.1-150.n的输入端和用于相应的经电平移位的输出数据信号DOUT160.1-160.n的输出端。输出数据信号可以耦接到***100所驻留的集成电路的输出引脚。静态电平移位器110可以将输入选通信号从第一电压域向上转换至第二电压域，经转换的输入选通信号可以共同被输入到动态电平移位器120.1-120.n并且控制动态电平移位器120.1-120.n的操作。
在实施方案中，静态电平移位器110可以从第一和第二电压域的电源170、180(即，0V至1.8V和-8V至15V)接收操作功率。动态电平移位器120.1-120.n可以从第二域的电源180接收操作功率。
静态电平移位器110可以接收在第一电压域内变化的选通信号130并且可以产生在第二电压域内变化的输出选通(示出为VCONTROL112)。VCONTROL112选通可以控制动态电平移位器120.1-120.n的操作以确定动态电平移位器120.1-120.n何时可以改变它们的输出状态。在被称为“复位”状态的一种状态下，VCONTROL112选通可以使动态电平移位器120.1-120.n的操作复位。在此期间，动态电平移位器120.1-120.n可以输出无效数据。在另一种“激活”状态下，VCONTROL112选通可以激活动态电平移位器120.1-120.n以将输入数据信号150.1-150.n从第一电压域向上转换至第二电压域中的输出数据信号160.1-160.n。选通信号130可以充当***100的时钟信号，该时钟信号限定新的数据可以从***100输出的速率。
***100可以在集成电路在不同的电压域中操作的电路***中得到应用。例如，图1示出如在第一集成电路中提供的并且对第二集成电路提供输出的***100。在这样的应用中，第一集成电路可以使用在第一电压域中操作的其它电路***(未示出)来处理数据。第二集成电路可以使用在第二电压域中操作的电路***(也未示出)来处理数据。举例来说，第一集成电路可以是可以在0V和1.8V的电压域下操作的CCD驱动器，并且第二集成电路可以是可以在-8V和15V的电压下操作的CCD(电荷耦合装置)图像传感器。以这种方式，电平移位器***100可以将控制信号从第一电压域移位至第二电压域并且将所述控制信号经引脚从第一集成电路输出。经移位的控制信号可以经对应的引脚输入至第二集成电路。
***100可能在从集成电路输出的数据的内容在输入选通130的速度下可能不改变的一些应用中得到使用。例如，在CCD应用中，***100可以将控制数据输出到第二集成电路，该控制数据能够预期持续所测量的无视选通信号130的速率延长的一段时间。在实施方案中，该***可以包括门电路140和控制器190。控制器190可以确定输入数据DIN 150.1-150.n的内容是否正在改变。如果输入数据DIN150.1-150.n的内容从一个选通周期到下一个选通周期保持为静态的，则在选通信号130由静态电平移位器110接收之前，控制器190可以促使门电路140抑制选通信号130。对选通信号130的抑制操作可以防止动态电平移位器120.1-120.n消耗功率，否则过渡到复位状态并且回到将相同的数据输出至输出引脚的激活状态将消耗功率。
图2示出根据本发明的实施方案的用于使用电平移位器***将输入信号从第一电压域电平移位至第二电压域的方法。如在块210中所示，第一和第二操作电压域可以作为电平移位器***的电源被激活。在第一电压域内的复位选通可以输入到静态电平移位器，并且静态电平移位器可以由此产生可以共同施加于多个动态电平移位器中的每一个的第二电压域内的复位选通(块220)。多个动态电平移位器中的每一个可以响应于复位选通使它们的操作复位(块230)。来自第一电压域的第二激活选通然后可以输入到静态电平移位器，并且静态电平移位器可以由此产生可以施加于多个动态电平移位器中的每一个的第二电压域内的激活选通(块240)。多个动态电平移位器中的每一个可以进入激活操作并且操作以对来自第一电压域的输入数据信号进行向上转换(块250)。动态电平移位器中的每一个可以输出在第二电压域内的数据信号(块260)。在实施方案中，如果没有数据信号是动态的，则可以限制复位选通输入到静态电平移位器(块270)。
图3示出根据本发明的实施方案的静态电平移位器电路300。静态电平移位器300可以包括第一级电路310和第二级电路320。第一级电路310和第二级电路320两者均可以被配置为电压电平移位器。第一级电路可以通过转换输入信号的高电压分量而在两个电压域之间执行转换的第一步。因此，第一级可以耦接到第二电压域的源极电源VHI2以及耦接到第一电压域的漏极电源VLO1。第二级电路320可以通过转换输入信号的低电压分量而执行转换的第二步。因此，第二级320可以耦接到第二电压域的源极电源VHI2以及耦接到第二电压域的漏极电源VLO2。
第一级电路310可以包括在相应的电源之间延伸的一对电路路径。各电路路径可以包括相应的PMOS晶体管MP0和MP1以及相应的NMOS晶体管MN0和MN1。各NMOS晶体管MN0、MN1的栅极可以耦接到差分输入信号IN1、IN1#中的一个。各PMOS晶体管的栅极可以耦接到在相反的电路路径的晶体管之间形成的中间节点(例如，MP0的栅级可以耦接到中间节点N2)。输出端子OUT1、OUT1#可以分别连接到在各电路路径的PMOS晶体管与NMOS晶体管之间的中间节点N1、N2。如所指出的，第一和第二电路路径可以从第一电压域的一个电源(在该示例中，VLO1)延伸到第二电压域的电源VHI2。因此，来自第一级电路310的输出可以在第一电压域的一个干线电压(VLO1)与第二电压域的干线电压(VHI2)之间变化。
在操作期间，差分输入信号IN、IN#可以施加于NMOS晶体管，这使得晶体管中的一个(如，MN0)变成导电的。配对NMOS晶体管保持为非导电的。作为响应，节点N1处的电压可以放电至VLO1，这可以促使在相反的电路路径中的PMOS晶体管(MP1)变成导电的。当PMOS晶体管MP1变成导电时，节点N2处的电压可以上升到VHI2。在VHI2处的上升电压可以将在相反的电路路径中的PMOS晶体管MP0箝位在非导电状态下。因此，节点N1和N2生成到下一个电路级320的差分输出信号OUT1、OUT1#。
第二级电路320也可以配置有在相应的电源之间延伸的一对交叉耦合电路路径。各电路路径可以包括相应的PMOS晶体管MP3和MP4和相应的NMOS晶体管MN3和MN4。各相应的NMOS晶体管MN3和MN4的栅极可以耦接到在相反的电路路径的晶体管之间形成的中间节点N4或N5(例如，MN3栅级可以耦接到中间节点N4)。PMOS晶体管的栅极可以分别耦接到来自第一电路级310的输出端子。来自第二电路级320的输出端子可以分别耦接到中间节点N4、N5。类似地，第一和第二电路路径可以从第二电压域的一个电源(在该示例中，VLO2)延伸到第二电压域的电源VHI2。因此，来自第二级电路的输出可以在第二域的两个干线电压(VLO2和VHI2)之间变化。
在操作期间，差分输入信号IN2、IN2#可以从第一级310施加于第二电路级320。输入信号可以促使PMOS晶体管中的一个(如，MP4)变成导电的。配对PMOS晶体管MP3保持为非导电的。作为响应，节点N5处的电压可以充电至VHI2，这可以促使在相反的电路路径中的NMOS晶体管(MN3)变成导电的。当NMOS晶体管MN3变为导电时，节点N4处的电压可以放电至VLO2。节点N4处的放电电压可以将在相反的电路路径中的NMOS晶体管MN4箝位在非导电状态下。因此，节点N4和N5生成来自第二电路级320的差分输出信号OUT2、OUT2#。
可选地，第一级310可以包括由晶体管MP2和MN2形成的反相器315。在该实施方案中，OUT1#输出可以取自在这些晶体管MP2、MN2之间形成的节点N3而非取自节点N1。晶体管MP2、MN2的栅极可以耦接到OUT1端子(节点N2)。
在操作期间，如上文所描述的，当将差分输入信号输入到第一电路级310时，节点N1和N2处建立差分电压。节点N2处的电压可以驱动反相器315的晶体管MP2、MN2，反相器315可以在节点N3处建立对节点N2处的电压的补充的电压。因此，差分输出信号可以从第一电路级310从节点N2和N3输出。然而，因为节点N2处的电压驱动反相器315，所以节点N2处的电压可以在比可以在节点N3处建立的电压较早的时间变得稳定。当输出信号OUT1、OUT1#可以输入到第二电路级320时，该等待时间可以减小OUT1、OUT1#信号同时产生的情况下可能出现的小故障和其它异常情况的机会。因此，反相器315可以增强电平移位器300的操作稳定性。
可选地，第二电路级320可以包括一对倾斜子电路以在不存在来自第一级310的激活输入数据的情况下驱动输出端子OUT2、OUT2#。第一倾斜子电路330.1可以包括晶体管MP5，该晶体管MP5的栅级经电阻器R1耦接到VHI2。晶体管MP5的源极和漏极可以耦接到输出节点N4。类似地，第二子倾斜电路330.2可以包括晶体管MN7，该晶体管MN7的栅级经另一个电阻器R2耦接到VLO2。晶体管MN7的源极和漏极可以耦接到输出节点N5。
倾斜子电路330.1，330.2可使静态电平移位器在通电操作期间的输出稳定。在***通电期间，第一倾斜子电路330.1可以以预定的电压对中间节点N4加偏压，这可以防止输出信号OUT2漂移。这可以通过使MP5的源极和漏极连接短路来实现，这可以有效地促使MP5在电路中像电容器那样运行。因此，小偏压可以施加在中间节点N4处。然而，在通电期间，小偏压电流可以流经装置并且将期望的偏压施加在中间节点N4处。对于在中间节点N5处用晶体管MN7实施的可以防止OUT2#在通电期间漂移的第二倾斜子电路330.2，类似的设计和操作可能遵循。
第二级电路320可以进一步包括串联连接在相应的晶体管MN3和MN4与漏极电源干线VLO2之间的交叉耦合NMOS晶体管MN5和MN6。MN5和MN6栅极可以分别耦接到中间节点N4和N5。在电路操作期间，晶体管MN5和MN6可以用于减小电路输出的强度和晶体管MP3和MP4的大小。
根据该操作，在第一级电路310内，晶体管MN0和MN1可以称为“驱动”晶体管，并且MP0和MP1可以称为“负载”晶体管。类似地，在第二级电路320内，晶体管MP3和MP4可以是驱动晶体管，并且晶体管MN3和MN4可以是负载晶体管。驱动/负载命名法可以指示驱动晶体管可以被配置成在操作期间将负载晶体管切换至导电状态的关系。
为了将第一级电路输入从低电压移位至高压，驱动晶体管MN0和MN1与它们的负载晶体管配对物MP0和MP1相比在相对硅大小上可以大得多。为了将负载晶体管切换至导电状态，必须克服某一栅级阈值电压。克服用于负载晶体管的该栅级阈值电压是两个电源电压以及负载和驱动晶体管之间的相对大小差异的函数。当负载晶体管电源电压(例如，VHI2，对于MP1)可能比驱动晶体管电源电压(例如，VLO2，对于MN0)大几个数量级时，驱动晶体管可以比负载晶体管大几个数量级以驱动负载晶体管栅级超过其阈值电压。因此，将大量低电压输入信号电平移位至高电压输出信号可以低效消耗微芯片或集成电路的大型硅面积。
前述实施方案中所示的静态电平移位器300可以作为图1的静态电平移位器110得到应用。
图4是根据本发明的实施方案的动态电平移位器400的电路图。动态电平移位器400可以通过转换输入信号的高低电压分量(例如，1.8V至15V和0V至-8V)在两个电压域之间执行转换。因此，动态电平移位器400可以耦接到第二电压域的源极电源和漏极电源(VHI2和VLO2)。
动态电平移位器400可以包括在相应的电源之间延伸的多条电路路径。一对电路路径各自可以包括一对PMOS晶体管MP0和MP1、MP2和MP3和一对NMOS晶体管MN0和MN2、或MN1和MN3。PMOS对可以并行连接在第二电压域的电压电源(VHI2)与相应的路径中的中间节点N1、N2之间。在各路径中的一个PMOS晶体管MP1、MP2的栅极可以耦接到另一条路径的中间节点N1、N2(例如，MP1的栅极可以耦接到中间节点N2)。其它PMOS晶体管MP0、MP3的栅极可以耦接到选通信号VCONTROL。
各路径中的NMOS晶体管可以串联地耦接在路径的中间节点N1、N2与两条路径共用的第三节点N3之间。各路径中的NMOS晶体管MN0和MN1中的一个的栅极可以耦接到另一条路径的中间节点N1、N2。各路径的其它NMOS晶体管MN2、MN3的栅极可以接收相应的差分输入信号IN1或IN1#。在这个意义上，晶体管对MN0|MP1和MN1|MP2被配置为反相器以使存在于配对信号路径的中间节点N1、N2处的信号反相。最终NMOS晶体管MN6可以耦接在节点N3与第二电压域的另一个电源(在该示例中，VLO2)之间。晶体管MN6的栅极可以耦接到选通信号VCONTROL。
动态电平移位器400可以包括其它电路路径，所述其它电路路径包括一对反相器402、404，所述一对反相器402、404各自包括串联耦接的PMOS晶体管(MP4、MP5)和NMOS晶体管(MN4、MN5)。这些反相器晶体管的栅极可以耦接到前两条电路路径的相应的中间节点N1、N2。动态电平移位器400的输出端子可以取自PMOS晶体管与NMOS晶体管之间的中间节点。以这种方式，来自动态电平移位器的输出信号(OUT1、OUT1#)将是在中间节点N1、N2处产生的电压的反相。
动态电平移位器400可以通过两个阶段的操作进行：复位状态和激活状态。在复位状态下，动态电平移位器400可以输出在数据输出OUT1和OUT1#上存在的无效数据信号。在激活状态下，动态电平移位器400可以操作以将信号从第一电压域存在的动态电平移位器数据输入IN1和IN1#向上转换(upconvert)至第二电压域存在的输出数据信号OUT1和OUT1#。
在复位状态期间，控制信号VCONTROL可以施加于晶体管MP0和MP3，可以促使这些晶体管接通。因此，节点N1和N2可以被驱动至VHI2电压。晶体管MP2的栅极和MN1栅极可以经中间节点N1被驱动至VHI2电压。晶体管MP2可以被驱动成非导电的，而晶体管MN1可以被驱动成导电的。使晶体管MN1切换成导电的可以促使VHI2电压沿着第二路径进一步传播到晶体管MN3的源极。类似地，VHI2电压可以经晶体管MP3施加到节点N2并且进一步施加到MP1和MN0的栅极。MP1可以被驱动到非导电状态，并且MN0可以以类似的方式被驱动到导电状态。VHI2电压可以在晶体管MN2的源极上发展。因此，VHI2电压在复位状态期间可以在节点N1、N2处发展，这可以将输出端子OUT1、OUT1#处的电压驱动到VLO2。
在激活状态期间，VCONTROL输入可以变化，这致使MP0和MP1为非导电的，并且致使MN6为导电的。另外，激活数据IN1、IN1#可以施加在晶体管MN2和MN3的栅极处。可以提供来自第一电压域的输入数据信号。作为响应，晶体管MN2和MN3可以变成导电的。当MN2开始导电时，中间节点N1在其电路路径中可以开始放电到VLO2。类似地，当MN3开始导电时，中间节点N2在其电路路径中也可以开始放电到VLO2。各路径可以放电的速率可以由分别施加到MN2和MN3的电压来确定。施加到MN3而非MN2的较高电压可以促使第二路径比第一路径更快地放电。结果，在配对电路路径的晶体管MP1和MN0的栅极处的电压也可以更快地放电到VLO2，这可以促使晶体管MP1变成导电的，而MN0变成非导电的。反过来，在中间节点N1处的电压可以被箝位到VHI2。反相器402、404可以产生可以使存在于节点N1和N2处的电压反相的输出信号OUT1、OUT1#。在前述示例中，因为电压VLO2可以存在于节点N2处，所以OUT1#可以被设置到VHI2，并且因为电压VHI2可以存在于节点N1处，所以OUT1可以被设置到VLO2。
动态电平移位器操作400与静态电平移位器操作的不同之处在于，不需要驱动晶体管用于动态电平移位器400操作。替代地，电压控制输入端VCONTROL可以促使晶体管MP0、MP1和MN6变成导电的，并且将第二域电源电压施加到第一和第二路径。通过该操作，动态电平移位器400可以利用电源电压来控制电路内的晶体管切换操作。与静态电平移位器相比，在动态电平移位器电路内的单个晶体管可以不用负责驱动另一个负载晶体管的阈值栅极电压而是电源电压，并且VCONTROL可以控制晶体管切换。因此，在电路内的晶体管在硅大小上可以相对相等。与同样定位的用大量静态电平移位器电路实施的***相比，该操作特性可以允许动态电平移位器***利用较小的硅面积来将大量低电压输入信号电平移位。
如所示的，图4示出在连接到低压电源VLO2之前延伸跨越共用控制晶体管MN6的两条电路路径。在另一个实施方案中，电路路径可以设置有它们自身独立的均连接到VCONTROL的控制晶体管(未示出)。然而，该实施方案招致超过图4中所示的实施方案的附加组件的成本。
本发明的一些实施方案在本文中被特别地示出和描述。然而，应领会，在不脱离本发明的精神和预定的范围的情况下，本发明的修改和变化由以上教义覆盖并且在所附权利要求的权限内。在前述电路中的任一个电路中的相应的NMOS或PMOS晶体管类型中的每一个可以与相应的PMOS或NMOS晶体管互换，而使电路的电压干线反相以实现本发明的范围和教义内的电平移位。

Claims (15)

1.一种电压移位数据传输***，其包括：
静态电平移位器，其具有用于在第一电压域内的控制信号的输入端和用于表示移位到第二电压域的选通信号的信号的输出端；
至少一个动态电平移位器，各自具有耦接到所述移位的选通信号的第一输入端、用于在所述第一电压域内的相应的数据信号的第二输入端以及用于表示移位到所述第二电压域的相应的数据信号的信号的输出端；以及
激活检测器，所述激活检测器耦接到所述第一电压域的数据信号以当所述数据信号是静态时阻止来自所述静态电平移位器的所述移位的选通信号的转变。
2.根据权利要求1所述的***，其中，所述动态电平移位器具有复位阶段和激活阶段，所述动态电平移位器在所述激活阶段期间输出所述移位的数据信号。
3.根据权利要求1所述的***，其中，所述静态电平移位器包括：
在所述第一电压域的电源与所述第二电压域的电源之间延伸的第一级交叉耦合晶体管电路路径，各路径包括耦接到选通信号的差分对中的一个的晶体管；以及
在所述第二电压域的电源之间延伸的第二级交叉耦合晶体管电路路径，各路径包括耦接到所述第一级的所述电路路径中相应的一个的晶体管。
4.根据权利要求1所述的***，其中，所述静态电平移位器包括：
在所述第一电压域的电源与所述第二电压域的电源之间延伸的第一级交叉耦合晶体管电路路径，各路径包括耦接到选通信号的差分对中的一个的晶体管；
反相器，其具有耦接到来自所述第一级的第一电路路径的输入端；以及
在所述第二电压域的电源之间延伸的第二级交叉耦合晶体管电路路径，所述第二级交叉耦合晶体管电路路径的第一路径包括耦接到所述反相器输出端的晶体管，并且所述第二级交叉耦合晶体管电路路径的第二路径包括耦接到所述第一级的第二路径的晶体管。
5.根据权利要求1所述的***，其中，至少一个动态电平移位器包括在所述第二电压域的电源之间延伸的第一对交叉耦合电路路径，各电路路径包括：
数据晶体管，其具有用于在所述第一电压域中的数据信号的差分对中的一个的栅极，
一对晶体管，所述一对晶体管作为反相器连接并且具有耦接到另一个电路路径的中间节点的栅极，
第一控制晶体管，其具有在第一电源与所述电路路径的所述中间节点之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极，以及
第二控制晶体管，其具有在第二电源与所述数据晶体管之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极。
6.根据权利要求1所述的***，其中，至少一个动态电平移位器包括：
在所述第二电压域的电源之间延伸的第一对交叉耦合电路路径，各电路路径包括：
数据晶体管，其具有用于在所述第一电压域中的数据信号的差分对中的一个的栅极，
一对晶体管，所述一对晶体管作为反相器连接并且具有耦接到另一个电路路径的中间节点的栅极，以及
第一控制晶体管，其具有在第一电源与所述电路路径的所述中间节点之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极；以及
另一个控制晶体管，其具有在第二电源与两个电路路径的所述数据晶体管之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极。
7.根据权利要求1所述的***，其中，所述动态电平移位器的输出端直接耦接到集成电路的输出引脚。
8.一种电路***，包括：
第一集成电路，其具有耦接到第二集成电路的控制输入端的输出端并且具有在第一电压域中可操作的内部处理逻辑，所述第一集成电路具有输出***，所述输出***包括：
静态电平移位器，其具有用于在第一电压域内的选通信号的输入端和用于表示移位到第二电压域的选通信号的信号的输出端；
至少一个动态电平移位器，各自具有耦接到所述移位的选通信号的第一输入端、用于在所述第一电压域内的相应的数据信号的第二输入端以及用于表示移位到所述第二电压域的所述相应的数据信号的信号的输出端；以及
激活检测器，所述激活检测器耦接到所述第一电压域的数据信号以当所述数据信号是静态时阻止来自所述静态电平移位器的所述移位的选通信号的转变；
其中所述第二集成电路具有用于多个数据信号的输入端，所述第二集成电路的所述输入端能够在所述第二电压域内操作。
9.根据权利要求8所述的***，其中，所述静态电平移位器包括：
在所述第二电压域的电源与所述第一电压域的电源之间延伸的第一级交叉耦合晶体管电路路径，各路径包括耦接到选通信号的差分对中的一个的晶体管；以及
在所述第一电压域的电源之间延伸的第二级交叉耦合晶体管电路路径，各路径包括耦接到所述第一级的所述电路路径中相应的一个的晶体管。
10.根据权利要求8所述的***，其中，所述静态电平移位器包括：
在所述第二电压域的电源与所述第一电压域的电源之间延伸的第一级交叉耦合晶体管电路路径，各路径包括耦接到选通信号的差分对中的一个的晶体管；
反相器，其具有耦接到来自所述第一级的第一电路路径的输入端；以及
在所述第一电压域的电源之间延伸的第二级交叉耦合晶体管电路路径，所述第二级交叉耦合晶体管电路路径的第一路径包括耦接到所述反相器输出端的晶体管，并且所述第二级交叉耦合晶体管电路路径的第二路径包括耦接到所述第一级的第二路径的晶体管。
11.根据权利要求8所述的***，其中，至少一个动态电平移位器包括在所述第一电压域的电源之间延伸的第一对交叉耦合电路路径，各电路路径包括：
数据晶体管，其具有用于在所述第一电压域中的数据信号的差分对中的一个的栅极；
一对晶体管，所述一对晶体管作为反相器连接并且具有耦接到另一个电路路径的中间节点的栅极，
第一控制晶体管，其具有在第一电源与所述电路路径的所述中间节点之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极，以及
第二控制晶体管，其具有在第二电源与所述数据晶体管之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极。
12.根据权利要求8所述的***，其中，至少一个动态电平移位器包括：
在所述第一电压域的电源之间延伸的第一对交叉耦合电路路径，各电路路径包括：
数据晶体管，其具有用于在所述第一电压域中的数据信号的差分对中的一个的栅极；
一对晶体管，所述一对晶体管作为反相器连接并且具有耦接到另一个电路路径的中间节点的栅极，以及
第一控制晶体管，其具有在第一电源与所述电路路径的所述中间节点之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极；以及
另一个控制晶体管，其具有在第二电源与两个电路路径的所述数据晶体管之间延伸的源极到漏极路径并且具有耦接到所述移位的选通信号的栅极。
13.根据权利要求8所述的***，其中，所述动态电平移位器的输出端直接耦接到所述第二集成电路的输出引脚。
14.一种将数据信号从第一电压域转换到第二电压域的方法，所述方法包括：
将控制选通从所述第一电压域移位至所述第二电压域，
在所述控制选通的复位期期间，使至少一个动态电平移位器复位，以及
在所述控制选通的激活期期间，将输入到所述动态电平移位器的数据信号从所述第一电压域移位到所述第二电压域，
确定输入到所述动态电平移位器的数据信号是否已经在第一激活期与第二激活期之间改变，以及
如果所述数据信号尚未改变，则阻止所述控制选通的复位期的传播。
15.根据权利要求14所述的方法，其中，所述控制选通的所述移位包括将所述选通移位通过一对级：
第一级，其将所述输入选通的第一电压极限从所述第一电压域移位至所述第二电压域，以及，
第二级，其将所述输入选通的第二电压极限从所述第一电压域移位至所述第二电压域。
CN201280022998.4A 2011-05-02 2012-05-01 使用动态电平移位架构的电平移位电压信号的***和方法 Expired - Fee Related CN103534949B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/098,728 US8659341B2 (en) 2011-05-02 2011-05-02 System and method for level-shifting voltage signals using a dynamic level-shifting architecture
US13/098,728 2011-05-02
PCT/US2012/035936 WO2012151177A1 (en) 2011-05-02 2012-05-01 System and method for level-shifting voltage signals using a dynamic level-shifting architecture

Publications (2)

Publication Number Publication Date
CN103534949A CN103534949A (zh) 2014-01-22
CN103534949B true CN103534949B (zh) 2016-10-26

Family

ID=47089858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280022998.4A Expired - Fee Related CN103534949B (zh) 2011-05-02 2012-05-01 使用动态电平移位架构的电平移位电压信号的***和方法

Country Status (4)

Country Link
US (1) US8659341B2 (zh)
JP (1) JP5739058B2 (zh)
CN (1) CN103534949B (zh)
WO (1) WO2012151177A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946765B (zh) * 2011-11-22 2017-11-17 英特尔公司 协同处理器以及***性能和功率管理
CN104052463B (zh) * 2013-03-13 2018-10-19 恩智浦美国有限公司 电压电平转换器
TWI486943B (zh) * 2013-03-13 2015-06-01 Raydium Semiconductor Corp 電壓準位移位器
US9197200B2 (en) 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9331699B2 (en) * 2014-01-08 2016-05-03 Micron Technology, Inc. Level shifters, memory systems, and level shifting methods
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
US10164637B2 (en) 2017-02-24 2018-12-25 Qualcomm Incorporated Level shifter for voltage conversion
US10535386B2 (en) * 2017-05-23 2020-01-14 Arm Limited Level shifter with bypass
US10574236B2 (en) 2017-08-21 2020-02-25 Arm Limited Level shifter with bypass control
CN109428587B (zh) * 2017-08-31 2023-10-27 恩智浦美国有限公司 电平移位器备用单元
CN110048707A (zh) * 2018-01-15 2019-07-23 美国莱迪思半导体公司 高速和宽范围电平偏移器
CN112491408B (zh) * 2019-09-11 2022-07-29 成都锐成芯微科技股份有限公司 一种电平转换电路
CN114172507B (zh) * 2021-11-30 2023-03-17 合肥鲸鱼微电子有限公司 复位信号传输电路、芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283327A (ja) * 2002-03-25 2003-10-03 Nec Microsystems Ltd レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212474A (en) 1990-05-07 1993-05-18 U.S. Philips Corporation Quasi-static level shifter
US5896045A (en) 1997-05-05 1999-04-20 Siegel; Joshua Static pulsed cross-coupled level shifter and method therefor
JP2001177392A (ja) * 1999-09-30 2001-06-29 Interuniv Micro Electronica Centrum Vzw レベルをシフトさせるための方法および装置
AU2319600A (en) * 2000-01-27 2001-08-07 Hitachi Limited Semiconductor device
TW479401B (en) 2000-12-07 2002-03-11 Chi Mei Optoelectronics Corp Dynamic CMOS level shift circuit apparatus
JP3946077B2 (ja) * 2002-04-24 2007-07-18 富士通株式会社 ラッチ形レベルコンバータおよび受信回路
US6838924B1 (en) 2003-04-25 2005-01-04 Xilinx, Inc. Dual stage level shifter for low voltage operation
US7093144B2 (en) 2004-02-25 2006-08-15 Analog Devices, Inc. Signal transfer across a voltage domain boundary
JP2007228330A (ja) * 2006-02-24 2007-09-06 Seiko Epson Corp レベルシフタ回路及びそれを具備する半導体集積回路
KR100810611B1 (ko) * 2006-05-15 2008-03-07 삼성전자주식회사 반도체 장치의 레벨 쉬프팅 회로
KR100856128B1 (ko) 2007-02-12 2008-09-03 삼성전자주식회사 고속 동작이 가능한 레벨 쉬프터 및 그 방법
JP2009188496A (ja) * 2008-02-04 2009-08-20 Renesas Technology Corp レベルシフタ回路及び半導体集積回路
US7622954B2 (en) 2008-02-26 2009-11-24 Standard Microsystems Corporation Level shifter with memory interfacing two supply domains
JP2010103971A (ja) * 2008-09-25 2010-05-06 Toshiba Corp 高周波半導体スイッチ装置
US8587359B2 (en) 2009-08-07 2013-11-19 Atmel Corporation Level shifter with output latch
US8421516B2 (en) 2009-10-23 2013-04-16 Arm Limited Apparatus and method providing an interface between a first voltage domain and a second voltage domain

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283327A (ja) * 2002-03-25 2003-10-03 Nec Microsystems Ltd レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置

Also Published As

Publication number Publication date
CN103534949A (zh) 2014-01-22
US20120280739A1 (en) 2012-11-08
US8659341B2 (en) 2014-02-25
JP2014519734A (ja) 2014-08-14
JP5739058B2 (ja) 2015-06-24
WO2012151177A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
CN103534949B (zh) 使用动态电平移位架构的电平移位电压信号的***和方法
TW496036B (en) Voltage level shifter and display device
US9806716B2 (en) Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
CN101873129B (zh) 使用交叉耦合级联晶体管的电平移位
CN101359898B (zh) 动态cmos运算放大器的压摆率增加器
US8975943B2 (en) Compact level shifter
JP2011015402A (ja) 電圧レベルシフタ
US20190286178A1 (en) Wide common mode high resolution comparator
US10972102B2 (en) Interface circuit
CN110045372B (zh) 超宽带脉冲信号发射装置及超宽带脉冲雷达***
US8680912B2 (en) Level shifting circuitry
US8674744B2 (en) Electronic device and method for providing a digital signal at a level shifter output
TWI455484B (zh) 電位轉換電路
KR20110011988A (ko) 레벨 시프터 및 이를 이용한 표시 장치
US10367495B2 (en) Half-bridge driver circuit
US9882563B2 (en) Method for reducing overdrive need in MOS switching and logic circuit
JP4001583B2 (ja) 高出力電圧シフト装置
CN110739958B (zh) 电平转换电路
WO2016130000A1 (en) Level shifter
CN104467800A (zh) 电平移位电路
KR101704507B1 (ko) 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터
CN103124172B (zh) 电压电平移位电路
JP5466215B2 (ja) 位相検出回路及び検査方法
CN105281720A (zh) 轨对轨比较电路与其方法
CN106936422B (zh) 电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161026

CF01 Termination of patent right due to non-payment of annual fee