CN103532728A - 一种对故障dsp芯片复位的方法及装置 - Google Patents

Abstract

本发明涉及数据通信领域，公开了一种对故障DSP芯片复位的方法及装置，用于提高DSP资源利用率。该方法为：各DSP芯片自动获取本芯片的第一地址ID（Identity，标识），然后上报给***主控处理器，当***主控处理器发现有DSP芯片发生故障，通过软件复位对故障DSP芯片进行复位失败，且在DSP板无板内控制处理器的情况下，***主控处理器向与故障DSP芯片处于同一块DSP板的至少一块非故障DSP芯片发送复位故障DSP芯片的命令，通过非故障DSP芯片对故障DSP芯片进行复位，避免了对故障DSP芯片复位而影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的工作，实现了提高DSP资源利用率的效果。

Description

一种对故障DSP芯片复位的方法及装置

技术领域

本发明涉及数据通信领域，特别涉及一种对故障DSP芯片复位的方法及装置。

背景技术

随着通信技术的不断发展，3G和IP技术的应用越来越广泛，对电信***的处理能力及灵活性的要求也越来越高。由于电信***的***架构比较庞大，因此为了便于电信***的维护和升级，一般都对电信***进行模块化设计，其中，部分模块可以按照需要添加或减少。

电信***的模块化设计中，以数字信号处理模块为为例，每块数字信号处理板，即DSP（Digital Signal Processor，数字信号处理）板，里面有多个DSP处理器。为了满足不同的业务量需要，每个电信***中又需要灵活配置多块DSP板。目前，通常用一个独立于DSP板以外的强大外部主处理器管理及控制大量DSP板，该外部主处理器称作“***主控处理器”。图1为目前的电信***的结构示意图。如图1所示，电信***包括：***主控处理器与DSP板。

***主控处理器与DSP板通过串行高速差分总线连接，***主控处理器通过串行高速差分总线对电信***内的DSP板进行程序加载、状态监控及管理、任务分配、故障检测及恢复等操作。

通常，每块DSP板内部会有一个处理器，该板内控制处理器负责向***主控处理器报告本DSP板内各DSP芯片的状态信息，当监测到有DSP芯片出现故障，且***主控处理器通过串行高速差分总线对故障DSP芯片进行软件复位失败时，***主控处理器需要通过DSP板的板内控制处理器对故障DSP芯片进行外部硬件复位。

由于DSP板的程序加载及状态监控管理都可以由***主控处理器通过串行高速差分总线完成，因此，DSP板的板内控制处理器并不是很重要，即有些DSP板有板内控制处理器，有些DSP板无板内控制处理器，图2为无板内控制处理器的DSP板的示意图，包括：DSP地址分配器、DSP芯片、复位逻辑单元。如果DSP板无板内控制处理器，当DSP板内有DSP芯片发生故障，***主控处理器通过串行高速差分总线对发生故障的DSP芯片进行软件复位失败时，***主控处理器只能对故障DSP芯片所在的整块DSP板进行上下电复位操作。此时，故障DSP芯片所在的DSP板内所有的DSP芯片都要进行复位，即该DSP板内的故障DSP芯片与非故障DSP芯片都要进行复位，这样不利于DSP资源的高效利用。

因此，在DSP板无板内控制处理器，且***主控处理器通过串行高速差分总线对发生故障的DSP芯片进行软件复位失败的情况下，若采用现有技术对故障DSP进行复位，会影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的正常工作，降低DSP资源的利用率。

发明内容

本发明实施例提供一种对故障DSP芯片复位的方法及装置，以使***主控处理器对故障DSP芯片进行复位时，不影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的正常工作，提高DSP资源的利用率。

本发明实施例提供的具体技术方案如下：

一种对故障数字信号处理DSP芯片复位的方法，包括：

***主控处理器接收各DSP芯片上报的第一地址标识ID；

***主控处理器检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片；

***主控处理器通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

一种对故障数字信号处理DSP芯片复位的方法，包括：

DSP板向***主控处理器上报本板各DSP芯片的第一地址标识ID；

DSP板内的DSP芯片发生故障时，所述DSP板内的由***主控处理器查找到的至少一个非故障DSP芯片接收到***主控处理器发送的复位指示后，将所述复位指示发往本DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

一种***主控处理器，包括：

接收单元，用于接收各DSP芯片上报的第一地址标识ID；

检测单元，用于检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片；

复位单元，用于通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

一种数字信号处理DSP板，包括：

DSP地址分配器，用于为DSP板上的各DSP芯片分配第一地址标识ID；

DSP芯片，用于从所述DSP地址分配器获取本DSP芯片的第一地址ID，并将所述第一地址ID向***主控处理器上报；

复位逻辑模块，用于当***主控处理器检测到DSP板上有DSP芯片发生故障时，接收***主控处理器通过与复位逻辑模块处于同一块DSP板的至少一个非故障DSP芯片发送的、用于指示通过非故障DSP芯片复位故障DSP芯片的复位指示，并根据所述复位指示对故障DSP芯片进行复位。

一种对故障数字信号处理DSP芯片复位的装置，包括：

至少一块DSP板，用于向本装置的***主控处理器上报本板各DSP芯片的第一地址标识ID；

***主控处理器，通过串行高速差分总线与所述至少一块DSP板进行连接，用于检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

本发明实施例中，各DSP芯片都能自动获取本芯片的第一地址ID（Identity，标识），然后上报给***主控处理器，当***主控处理器监测到有DSP芯片发生故障时，在故障DSP芯片所在的DSP板无板内控制处理器，且***主控处理器通过软件复位对故障DSP芯片进行复位失败的情况下，***主控处理器基于各DSP芯片向***主控处理器上报的第一地址ID，向与故障DSP芯片处于同一块DSP板的至少一块非故障DSP芯片发送复位故障DSP芯片的命令，通过非故障DSP芯片对故障DSP芯片进行复位。从而避免了在故障DSP芯片所在的DSP板无板内控制处理器，且***主控处理器通过串行高速差分总线对发生故障的DSP芯片进行软件复位失败的情况下，因复位故障DSP芯片而对故障DSP芯片所在的DSP板进行整板复位，从而影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的工作，实现了提高DSP资源利用率的效果。

附图说明

图1为本发明实施例******的结构示意图；

图2为本发明实施例中无板内控制处理器的数字信号处理板（即DSP板）的结构示意图；

图3为本发明实施例中***主控处理器的功能结构示意图；

图4为本发明实施例中DSP板的功能结构示意图；

图5为本发明实施例中***主控处理器通过非故障DSP芯片对故障DSP芯片复位的流程图；

图6为本发明实施例中DSP处理***的结构示意图；

图7为本发明实施例中DSP芯片第一地址ID获取示意图。

具体实施方式

为了对故障DSP芯片进行复位时，不影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的工作，提高DSP资源的利用率，本发明实施例中，各DSP芯片都能自动获取本芯片的第一地址ID（Identity，标识），然后上报给***主控处理器，当***主控处理器监测到有DSP芯片发生故障，在故障DSP芯片所在的DSP板无板内控制处理器，且通过软件复位对故障DSP芯片进行复位失败的情况下，***主控处理器基于各DSP芯片向***主控处理器上报的第一地址ID，向与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片发送复位故障DSP芯片的命令，通过非故障DSP芯片对故障DSP芯片进行复位。从而避免了在故障DSP芯片所在的DSP板无板内控制处理器，且***主控处理器通过串行高速差分总线对发生故障的DSP芯片进行软件复位失败的情况下，因复位故障DSP芯片而对故障DSP芯片所在的DSP板进行整板复位，从而影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的工作，实现了提高DSP资源利用率的效果，其中，串行高速差分总线可以为以太网方式，也可以为SRIO（Serial Rapid Input/Output，串行高速输入输出）方式或者PCIE（Peripheral Component Interconnect Express，***组件互连规范）方式，在实际应用中，***主控处理器一般通过以太网方式与DSP板连接，具体为，***主控处理器通过两条通道与DSP板连接，上述两条通道从功能上可以区分为业务通道与管理通道，业务通道用来传输业务数据，管理通道用来传输管理数据。以下实施例中将以太网管理通道为例。

下面结合附图对本发明优选的实施方式进行详细说明。

参阅图3所示，本发明实施例中，***主控处理器10包括接收单元101、检测单元102、复位单元103，其中，

接收单元101：用于接收各DSP芯片上报的第一地址ID；

检测单元102：用于检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片；

复位单元103：用于通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，令所述复位逻辑模块对该故障DSP芯片进行复位。

参阅图4所示，本发明实施例中，DSP板11包括DSP地址分配器111、DSP芯片112、复位逻辑模块113，其中，

DSP地址分配111，用于为DSP地址分配器所在的DSP板上的各DSP芯片分配第一地址ID，其中，所述第一地址ID至少包括各DSP芯片所在的DSP板的槽位ID与各DSP芯片的板内ID；

DSP芯片112，用于从所述DSP地址分配器获取本DSP芯片的第一地址ID，并将该第一地址ID向所述***主控处理器上报，其中，非故障DSP芯片接收***主控处理器发送的复位指示，并将所述复位指示发送至与该非故障DSP芯片处于同一块DSP板的复位逻辑模块；

复位逻辑模块113，用于当***主控处理器检测到有DSP芯片发生故障时，接收***主控处理器通过与复位逻辑模块处于同一块DSP板的至少一个非故障DSP芯片发送的复位指示，对故障DSP芯片进行复位。

基于上述技术方案，参阅图5所示，本发明实施例中，当故障DSP芯片所在的DSP板无板内控制处理器的情况下，***主控处理器通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片对故障DSP芯片进行复位的详细流程如下：

步骤500：各DSP芯片从DSP地址分配器中获取本芯片的第一地址ID。

当***启动时，各DSP芯片从DSP地址分配器中获取本芯片的第一地址ID。第一地址ID至少由两部分组成，一部分是槽位ID，另一部分是板内ID。槽位ID是指DSP芯片所在的DSP板所在的槽位，DSP芯片可以根据DSP板槽位的ID设定引脚直接读取槽位ID。板内ID是指DSP芯片在DSP板上的位置，板内ID可以用电阻设置的高低电平表示，但不限于这种表示方式。DSP芯片可以通过本芯片的特定管脚从DSP地址分配器中获取本DSP芯片所在的DSP板的槽位ID及本DSP芯片所在DSP板的板内ID，然后组合成本芯片的第一地址ID，具体如图7所示，各DSP芯片的第一地址ID在DSP***中是唯一的。各DSP芯片的第一地址ID，会根据DSP芯片的实际位置（所处的板卡及其所处的槽位）的改变而改变。

步骤510：各DSP芯片向***主控处理器上报本芯片的第一地址ID。

***主控处理器以以太网方式与DSP板进行连接。DSP***启动后，各DSP芯片由以太网带内管理通道向***主控处理器上报本芯片的第一地址ID。***主控制处理器获取各DSP芯片的第一地址ID后，存储成一个DSP地址ID列表，并保存在储存器里面。***主控处理器通过DSP地址ID列表可以迅速掌握DSP芯片的拓扑架构。当某一块DSP板断电时，DSP地址ID列表中断电的DSP板上的所有DSP芯片的地址信息将会被删除。

步骤520：***主控处理器通过以太网带内管理通道检测各DSP芯片的工作状态，检测到有DSP芯片发生故障。

***主控处理器可以通过心跳查询，访问等方式检测各DSP芯片的状态。

步骤530：***主控处理器基于各DSP芯片上报的第一地址ID，查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片。

***主控处理器检测到有DSP芯片发生故障时，首先通过以太网带内管理通道对故障DSP芯片进行软件复位，当通过软件复位对故障DSP芯片复位失败时，***主控处理器查找DSP地址ID列表，找出与故障DSP芯片处于同一块DSP板的非故障DSP芯片。

步骤540：***主控处理器通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片向复位逻辑模块发送复位指示，指示复位逻辑模块对故障DSP芯片进行复位。

每块DSP板上都设有一个复位逻辑模块，较佳的，当一块DSP板上的DSP芯片数量较多时，复位逻辑模块可以用CPLD（Complex Programmable LogicDevice，复杂可编程逻辑器件），当一块DSP板上的DSP芯片数量较少时，复位逻辑模块可以用译码器逻辑器件。

同一块DSP板上的DSP芯片通过若干个IO（Input/Output，输入输出）管脚作为复位控制管脚连接到复位逻辑模块的输入管脚，复位逻辑模块对各个DSP芯片都输出一个管脚，连接到各个DSP芯片的硬件复位管脚。

当***主控处理器通过与故障DSP芯片处于同一块DSP板的非故障DSP芯片对故障DSP芯片进行复位时，***主控处理器把故障DSP芯片的第二地址ID告诉与故障DSP芯片处于同一块DSP板的非故障DSP芯片，非故障DSP芯片通过复位控制管脚把故障DSP芯片的第二地址ID告诉复位逻辑模块，复位逻辑模块根据接收到的第二地址ID进行译码，决定对哪个DSP芯片进行复位，其中，复位逻辑模块接收到的第二地址ID可以为至少由槽位ID与板内ID组合而成的第一地址ID，也可以仅为板内ID。

DSP芯片的复位控制管脚通过复位逻辑模块与该DSP芯片处于同一块DSP板的至少一个DSP芯片的输出管脚相连，让处于同一块DSP板的DSP芯片都可以相互进行复位。因此，在同一块DSP板内，每个故障DSP芯片都可以被至少一个位于同一块DSP板的非故障DSP芯片所复位。

进一步的，如果***主控处理器通过查找DSP地址ID列表，无检测到非故障DSP与故障DSP处于同一块DSP板内时，则***主控处理器将故障DSP芯片所在的DSP板进行整板复位。

***主控处理器通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片对故障DSP芯片进行复位的方式有多种。

例如，***主控处理器通过一个与故障DSP芯片处于同一块DSP板的非故障DSP芯片对故障DSP芯片进行复位。

例如，***主控处理器通过多个与故障DSP芯片处于同一块DSP板的非故障DSP芯片依次对故障DSP芯片进行复位。

又例如，***主控处理器通过多个与故障DSP芯片处于同一块DSP板的非故障DSP芯片同时对故障DSP芯片进行复位。

进一步的，如果一块DSP板上的所有DSP芯片都发生故障，则***主控处理器要对该DSP板进行整板复位。

进一步的，如果通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片对故障DSP芯片复位后，故障DSP芯片仍然不能正常工作时，***主控处理器将故障DSP芯片所在的DSP板进行整板复位。

为了避免故障DSP芯片对与故障DSP芯片处于同一块DSP板的非故障DSP芯片进行复位的这种误操作情况的发生，可以在复位逻辑模块上，做一定的约束，例如，采取当与故障DSP芯片处于同一块DSP板的至少两个非故障DSP芯片对故障DSP芯片进行复位时，该复位才有效。

基于上述实施例，下面以对图6中的DSP板1B的故障DSP3芯片进行复位对上述实施例作进一步介绍。

当***启动时，各DSP芯片从DSP地址分配器中获取本芯片的第一地址ID。***主控处理器以以太网方式与DSP板进行连接，***启动后，各DSP芯片通过以太网带内管理通道向***主控处理器上报本芯片的第一地址ID，***主控处理器获取各DSP芯片的第一地址ID后，存储成一个DSP地址ID列表。***主控处理器通过以太网带内管理通道以心跳查询，访问等方式检测各DSP芯片的状态，检测到DSP板1B的DSP3芯片发生故障。

***主控处理器检测到DSP板1B的DSP3芯片发生故障后，首先通过以太网带内管理通道1A对故障DSP3芯片进行软件复位，当通过软件复位对故障DSP3芯片复位失败时，***主控处理器查找DSP地址ID列表，查找到正在运行的DSP1芯片与故障DSP3芯片处于同一块DSP板1B，则***主控处理器通过以太网带内管理通道1A，向非故障DSP1芯片发送复位故障DSP3芯片的命令。非故障DSP1芯片接收到***主控处理器发送的复位故障DSP3芯片的命令后，通过复位控制线1S，向复位逻辑模块发送故障DSP3芯片的第二地址ID，其中，复位逻辑模块接收到的第二地址ID可以为，至少由故障DSP3芯片所在的DSP板1B所在的槽位ID与故障DSP3芯片处于DSP板1B的板内ID组合而成的第一地址ID，也可以仅为故障DSP3芯片处于DSP板1B的板内ID。复位逻辑模块接收到故障DSP3芯片的第二地址ID后进行译码，然后通过复位控制线3R对故障DSP3芯片进行复位。

***主控处理器通过与故障DSP3芯片处于同一块DSP板1B的至少一个非故障DSP芯片对故障DSP3芯片进行复位的方式有多种。

例如，***主控处理器通过一个与故障DSP3芯片处于同一块DSP板1B的非故障DSP芯片对故障DSP3芯片进行复位。

例如，***主控处理器通过多个与故障DSP3芯片处于同一块DSP板1B的非故障DSP芯片依次对故障DSP3芯片进行复位。

又例如，***主控处理器通过多个与故障DSP3芯片处于同一块DSP板1B的非故障DSP芯片同时对故障DSP3芯片进行复位。

进一步的，如果***主控处理器通过查找DSP地址ID列表，无检测到非故障DSP与故障DSP3处于同一块DSP板1B内时，则***主控处理器将故障DSP3芯片所在的DSP板1B进行整板复位。

进一步的，如果整块DSP板1B上的所有DSP芯片都发生故障，则***主控处理器要把整块DSP板1B进行整板复位。

进一步的，如果通过与故障DSP3芯片处于同一块DSP板1B的非故障DSP1芯片对故障DSP3芯片进行复位后，故障DSP3芯片仍不能正常工作时，***主控处理器把故障DSP3芯片所在的DSP板1B上进行整板复位。

综上所述，本发明实施例中，各DSP芯片都能自动获取本芯片的第一地址ID（Identity，标识），然后上报给***主控处理器，当***主控处理器发现有DSP芯片发生故障，通过软件复位对故障DSP芯片进行复位失败，且在故障DSP芯片所在的DSP板无板内控制处理器的情况下，***主控处理器基于各DSP芯片向***主控处理器上报的第一地址ID，向与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片发送复位故障DSP芯片的命令，通过非故障DSP芯片对故障DSP芯片进行复位。从而避免了因复位故障DSP芯片而对故障DSP芯片所在的DSP板进行整板复位，从而影响与故障DSP芯片处于同一块DSP板的非故障DSP芯片的工作，实现了提高DSP资源利用率的效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (31)

1.一种对故障数字信号处理DSP芯片复位的方法，其特征在于，包括：

***主控处理器接收各DSP芯片上报的第一地址标识ID；

***主控处理器检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片；

***主控处理器通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

2.如权利要求1所述的方法，其特征在于，***主控处理器接收到的所述第一地址ID由各DSP芯片从DSP地址分配器中获取，且任意一个DSP芯片的第一地址ID至少包括该任意一个DSP芯片所在的DSP板的槽位ID与该任意一个DSP芯片的板内ID。

3.如权利要求1所述的方法，其特征在于，***主控处理器查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片前，还包括：

先通过串行高速差分总线对故障DSP芯片进行软件复位，确认软件复位失败。

4.如权利要求3所述的方法，其特征在于，还包括：

***主控处理器在查找不到与故障DSP芯片处于同一块DSP板的非故障DSP芯片时，将故障DSP芯片所在的DSP板进行整板复位。

5.如权利要求1、2或3所述的方法，其特征在于，***主控处理器将复位指示发送至所述DSP板内的复位逻辑模块，包括：

***主控处理器通过与故障DSP芯片处于同一块DSP板的一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块；或者

***主控处理器通过与故障DSP芯片处于同一块DSP板的多个非故障DSP芯片将复位指示同步发送至所述DSP板内的复位逻辑模块；或者

***主控处理器通过与故障DSP芯片处于同一块DSP板的多个非故障DSP芯片将复位指示依次发送至所述DSP板内的复位逻辑模块。

6.如权利要求1、2或3所述的方法，其特征在于，还包括：

如果***主控处理器将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位后，故障DSP芯片仍然不能正常工作时，则***主控处理器将故障DSP芯片所在的DSP板进行整板复位。

7.一种对故障数字信号处理DSP芯片复位的方法，其特征在于，包括：

DSP板向***主控处理器上报本板各DSP芯片的第一地址标识ID；

DSP板内的DSP芯片发生故障时，所述DSP板内的由***主控处理器查找到的至少一个非故障DSP芯片接收到***主控处理器发送的复位指示后，将所述复位指示发往本DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

8.如权利要求7所述的方法，其特征在于，DSP板向***主控处理器上报的本板各DSP芯片的所述第一地址ID，由各DSP芯片从DSP地址分配器中获取，且任意一个DSP芯片的第一地址ID至少包括该任意一个DSP芯片所在的DSP板的槽位ID与该任意一个DSP芯片的板内ID。

9.如权利要求7所述的方法，其特征在于，还包括：

***主控处理器若未查找到所述DSP板内的非故障DSP芯片，则所述DSP板内的复位逻辑模块根据***主控处理器的进一步指示，将本DSP板进行整板复位。

10.如权利要求7或8所述的方法，其特征在于，至少一个非故障DSP芯片将所述复位指示发送至本DSP板内的复位逻辑模块，包括：

一个非故障DSP芯片将所述复位指示发送至本DSP板内的复位逻辑模块；或者

多个非故障DSP芯片依次将所述复位指示发送至本DSP板内的复位逻辑模块；或者

多个非故障DSP芯片同步将所述复位指示发送至本DSP板内的复位逻辑模块。

11.如权利要求10所述的方法，其特征在于，DSP板内的复位逻辑模块确定接收到***主控处理器通过本板的至少两个非故障DSP芯片发送的复位指示时，确定该复位指示有效。

12.如权利要求10所述的方法，其特征在于，还包括：

如果DSP板内的复位逻辑模块接收到***主控处理器通过本板的至少一个非故障DSP芯片发送的复位指示，对故障DSP芯片进行复位后，故障DSP芯片仍然不能正常工作时，则根据***主控处理器的指示，将本板进行整板复位。

13.一种***主控处理器，其特征在于，包括：

接收单元，用于接收各DSP芯片上报的第一地址标识ID；

检测单元，用于检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片；

复位单元，用于通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

14.如权利要求13所述的***主控处理器，其特征在于，接收单元接收到的所述第一地址ID由各DSP芯片从DSP地址分配器中获取，且任意一个DSP芯片的第一地址ID至少包括该任意一个DSP芯片所在的DSP板的槽位ID与该任意一个DSP芯片的板内ID。

15.如权利要求13所述的***主控处理器，其特征在于，复位单元进一步用于：

在检测单元查找与故障DSP芯片处于同一块DSP板的非故障DSP芯片前，先通过串行高速差分总线对故障DSP芯片进行软件复位，确认软件复位失败。

16.如权利要求15所述的***主控处理器，其特征在于，复位单元进一步用于：

在检测单元查找不到与故障DSP芯片处于同一块DSP板的非故障DSP芯片时，将故障DSP芯片所在的DSP板进行整板复位。

17.如权利要求13、14或15所述的***主控处理器，其特征在于，复位单元用于：

通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块时，通过与故障DSP芯片处于同一块DSP板的一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块；或者，通过与故障DSP芯片处于同一块DSP板的多个非故障DSP芯片将复位指示依次发送至所述DSP板内的复位逻辑模块；或者，通过与故障DSP芯片处于同一块DSP板的多个非故障DSP芯片将复位指示同步发送至所述DSP板内的复位逻辑模块。

18.如权利要求17所述的***主控处理器，其特征在于，复位单元进一步用于：

基于各DSP芯片上报的第一地址ID，通过与故障DSP芯片处于同一块DSP板的至少两个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块时，令所述复位逻辑模块对该故障DSP芯片进行的复位才有效。

19.如权利要求18所述的***主控处理器，其特征在于，复位单元进一步用于：

如果将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位后，故障DSP芯片仍然不能正常工作时，则将故障DSP芯片所在的DSP板进行整板复位。

20.一种数字信号处理DSP板，其特征在于，包括：

DSP地址分配器，用于为DSP板上的各DSP芯片分配第一地址标识ID；

DSP芯片，用于从所述DSP地址分配器获取本DSP芯片的第一地址ID，并将所述第一地址ID向***主控处理器上报；

复位逻辑模块，用于当***主控处理器检测到DSP板上有DSP芯片发生故障时，接收***主控处理器通过与复位逻辑模块处于同一块DSP板的至少一个非故障DSP芯片发送的、用于指示通过非故障DSP芯片复位故障DSP芯片的复位指示，并根据所述复位指示对故障DSP芯片进行复位。

21.如权利要求20所述的DSP板，其特征在于，DSP地址分配器为所述DSP板上的各DSP芯片分配的第一地址ID至少包括各DSP芯片所在的DSP板的槽位ID与各DSP芯片的板内ID。

22.如权利要求20所述的DSP板，其特征在于，复位逻辑模块进一步用于：

当***主控处理器基于各DSP芯片上报的第一地址ID，查找所述DSP板内的非故障DSP芯片的过程中，若未查找到非故障DSP芯片，则根据***主控处理器的进一步指示，将本DSP板进行整板复位。

23.如权利要求20或21所述的DSP板，其特征在于，复位逻辑模块进一步用于：

接收***主控处理器通过与复位逻辑模块处于同一块DSP板的一个非故障DSP芯片发送的复位指示；或者，依次接收***主控处理器通过与复位逻辑模块处于同一块DSP板的多个非故障DSP芯片发送的复位指示；或者，同步接收***主控处理器通过与复位逻辑模块处于同一块DSP板的多个非故障DSP芯片发送的复位指示。

24.如权利要求23所述的DSP板，其特征在于，复位逻辑模块进一步用于：

当***主控处理器检测到有DSP芯片发生故障时，确定接收到***主控处理器通过与复位逻辑模块处于同一块DSP板的至少两个非故障DSP芯片发送的复位指示时，确定该复位指示有效。

25.如权利要求23所述的DSP板，其特征在于，复位逻辑模块进一步用于：

根据***主控处理器通过与复位逻辑模块处于同一块DSP板的至少一个非故障DSP芯片发送的复位指示，对故障DSP芯片进行复位后，故障DSP芯片仍然不能正常工作时，则根据***主控处理器的进一步指示，将本DSP板进行整板复位。

26.一种对故障数字信号处理DSP芯片复位的装置，其特征在于，包括：

至少一块DSP板，用于向本装置的***主控处理器上报本板各DSP芯片的第一地址标识ID；

***主控处理器，通过串行高速差分总线与所述至少一块DSP板进行连接，用于检测到有DSP芯片发生故障时，基于各DSP芯片上报的第一地址ID，通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位。

27.如权利要求26所述的装置，其特征在于，所述DSP板包括DSP地址分配器、多个DSP芯片和复位逻辑模块，其中

DSP地址分配器，通过IO管脚与各DSP芯片连接，用于为DSP地址分配器所在的DSP板上的各DSP芯片分配第一地址ID，其中，所述第一地址ID至少包括各DSP芯片所在的DSP板的槽位ID与各DSP芯片的板内ID；

DSP芯片，通过IO管脚与所述DSP地址分配器连接，通过IO管脚和硬件复位管脚与所述复位逻辑模块连接，以及通过串行高速差分总线与所述***主控处理器进行连接，用于从所述DSP地址分配器获取本DSP芯片的第一地址ID，并将该第一地址ID向所述***主控处理器上报；

复位逻辑模块，通过IO输入管脚与各DSP芯片的IO管脚相连，以及通过IO输出管脚与各DSP芯片的硬件复位管脚相连，用于当***主控处理器检测到DSP板上有DSP芯片发生故障时，接收***主控处理器通过与复位逻辑模块处于同一块DSP板的至少一个非故障DSP芯片发送的、用于指示通过非故障DSP芯片复位故障DSP芯片的复位指示，并根据所述复位指示对故障DSP芯片进行复位。

28.如权利要求26所述的装置，其特征在于，所述***主控处理器用于：

通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块时，通过与故障DSP芯片处于同一块DSP板的一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块；或者，通过与故障DSP芯片处于同一块DSP板的多个非故障DSP芯片将复位指示同步发送至所述DSP板内的复位逻辑模块；或者，通过与故障DSP芯片处于同一块DSP板的多个非故障DSP芯片将复位指示依次发送至所述DSP板内的复位逻辑模块。

29.如权利要求28所述的装置，其特征在于，所述***主控处理器进一步用于：

通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，令所述复位逻辑模块对该故障DSP芯片进行复位之前，先通过串行高速差分总线对故障DSP芯片进行软件复位，确认软件复位失败。

30.如权利要求29所述的装置，其特征在于，所述***主控处理器进一步用于：

***主控处理器在查找不到与故障DSP芯片处于同一块DSP板的非故障DSP芯片时，将故障DSP芯片所在的DSP板进行整板复位。

31.如权利要求28或29所述的装置，其特征在于，所述***主控处理器进一步用于：

通过与故障DSP芯片处于同一块DSP板的至少一个非故障DSP芯片将复位指示发送至所述DSP板内的复位逻辑模块，指示所述复位逻辑模块对该故障DSP芯片进行复位后，故障DSP芯片仍然不能正常工作时，则将故障DSP芯片所在的DSP板进行整板复位。

Images