背景技术
开关电源模块是一种电容输入型电路,高效率、高功率密度是开关电源模块两个重要指标,为达到高效率的目标,减少电流和电压之间的相位差造成的交换功率损失,便需要单相功率因数校正(PowerFactorCorrection,PFC)电路提高功率因数,其中,功率因数指的是有效功率与总耗电量之间的关系,一般是指有效功率除以总耗电量的比值。可以用来衡量电力被有效利用的程度,功率因数值越大,电力利用率越高。在PFC方面,业内通常采用无桥PFC电路拓扑,目前电源模块中常用的单相无桥功率因数校正电路拓扑包括双电感无桥拓扑、图腾柱无桥拓扑、双向开关无桥拓扑等电路拓扑。
如图1所示为双电感无桥拓扑,该电路拓扑包括串联的MOS管开关器件Q1和整流二极管D1,串联的MOS管开关器件Q2和整流二极管D2,交流电源AC,两个电感L1、L2,整流二极管D3、D4,电容C等,各器件之间的连接关系具体参见图1。在交流输入正半周时,开关器件Q1导通,电感L1充电,此时开关器件Q2导通,然后开关器件Q2截止,电感L1释放能量,电容C充电;在交流输入负半周时,开关器件Q2导通,电感L2充电,此时开关器件Q1导通,然后开关器件Q1截止,电感L2释放能量,电容C充电。此过程中,电感的工作频率与开关器件的工作频率相同。
如图2所示为典型的图腾柱无桥拓扑,该电路拓扑包括串联的两个MOS管开关器件Q1、Q2,串联的两个整流二极管D3、D4,交流电源AC,电感L,电容C等,各器件之间的连接关系具体参见图2。在交流输入正半周时,开关器件Q1导通,整流二极管D3逆向偏压,在此过程中Q2导通,电感L储存能量,此后Q2截止,电感L释放能量,对电容C充电并产生输出电压;在交流输入负半周时,开关器件Q2导通,整流二极管D4逆向偏压,在此过程中Q1导通,电感L储存能量,此后Q1截止,电感L释放能量,对电容C充电并产生输出电压;此过程中,电感的工作频率与开关器件的工作频率相同。
如图3所示为双向开关无桥拓扑,串联的两个MOS管开关器件Q1、Q2,串联的两个整流二极管D1、D2,串联的两个整流二极管D3、D4,交流电源AC,电感L,电容C等,各器件之间的连接关系具体参见图3。
上述图1、图2、图3所示的各个无桥PFC电路拓扑,在性能上各有优劣,但其共同特性之一就是电感的工作频率等于开关管的工作频率,要提高具有这种特性的电路拓扑的功率密度,就必须减小PFC电感和交流输入滤波器(交流输入滤波器在图1、2、3中未示出)的体积,而有效地减小PFC电感和输入滤波器的体积则需要通过提高电路的工作频率实现,而提高电路的工作频率将导致驱动电路的损耗增大,面临散热困难的问题,甚至可能因散热问题导致器件破坏。因此,无桥PFC电路拓扑受限于器件本身的特性,其工作频率的提高受到限制,从而导致功率密度的提高受限。
发明内容
本发明实施例提供一种功率因数校正电路和开关电源模块、功率因数校正方法,用以解决现有技术中存在的无桥PFC电路拓扑功率密度提高受限的问题。
一种功率因数校正电路,包括:
第一二极管、第二二极管、第三二极管和第四二极管的桥式整流电路;
第二开关组件,与第一二极管并联形成第二并联支路;
第三开关组件,与第二二极管并联形成第三并联支路;
其中:第二并联支路中,第一二极管阳极与第二开关组件间的公共端和第三并联支路中第二二极管阴极与第三开关组件间的公共端相连,第一二极管阴极与第二开关组件间的公共端和第三二极管的阴极相连;第三二极管的阳极与第四二极管的阴极相连,第四二极管阳极与第三并联支路中第三开关组件与第二二极管阳极间的公共端相连;
电容,一端连接第三二极管与第二并联支路间的公共端,另一端连接第四二极管与第二并联支路间的公共端;
交流电源与电感,串联组成的电感支路;
第一开关组件,与所述电感支路的两端并联形成第一并联支路,其中:第一并联支路的一端连接第二并联支路和第三并联支路间的公共端,另一端连接第四二极管的阴极与和第三二极管的阳极间的公共端。
一种开关电源模块,包括上述的功率因数校正电路。
一种功率因数校正方法,包括:采用上述的功率因数校正电路实现,该方法包括:
交流电源输入变为正半波时,包括如下过程:所述第一开关组件闭合,电感充电;第一开关组件断开,所述电感沿第一二极管和第四二极管续流,给所述电容充电,所述第三开关组件在充电过程中导通,所述电感沿第三开关组件和第四二极管充电;所述第三开关组件断开,所述电感沿第一二极管和第四二极管续流,给所述电容充电;重复执行上述过程直至交流电源输入变为负半波;
交流电源输入变为负半波时,包括如下过程:所述第一开关组件闭合,电感充电;第一开关组件断开,所述电感沿第三二极管和第二二极管续流,给所述电容充电,所述第二开关组件在充电过程中导通,所述电感沿第三二极管和第二开关组件充电;所述第二开关组件断开,所述电感沿第三二极管和第二二极管续流,给所述电容充电;重复执行上述过程直至交流电源输入变为正半波。
本发明有益效果如下:
本发明实施例提供的功率因数校正电路和开关电源模块、功率因数校正方法,该电路通过与电感支路并联的第一开关组件、串联的第二开关组件和第三开关组件、与第二开关组件并联的第一二极管、与第三开关组件并联的第二二极管、串联的第三二极管和第四二极管等各开关组件和二极管的交替工作,可以实现功率因数校正电路的两倍频,解决了无桥PFC电路拓扑功率密度提高受限的问题,不存在散热等影响电路性能和器件寿命的问题,且提高了电路拓扑的功率密度;同时通过控制各开关器件的工作状态和工作频率也可以实现单倍频,使电路的使用控制策略更灵活、多样,提高了电路拓扑的通用性和普遍适用性。
实施例一
为了解决现有技术中无桥PFC电路拓扑功率密度提高受限的问题,本发明实施例一提供一种全新的功率因数校正电路,这种电路拓扑可以设臵在开关电源模块中,可以实现二倍频功能,所谓二倍频就是指电感的工作频率等于开关器件工作频率的二倍。该电路拓扑的结构如图4所示,包括:
第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4组成的桥式整流电路;
第二开关组件S2,与第一二极管D1并联形成第二并联支路;
第三开关组件S3,与第二二极管D2并联形成第三并联支路;
其中:第二并联支路中,第一二极管D1阳极与第二开关组件S2间的公共端和第三并联支路中第二二极管D2阴极与第三开关组件S3间的公共端相连,第一二极管D1阴极与第二开关组件S2间的公共端和第三二极管D3的阴极相连;第三二极管D3的阳极与第四二极管D4的阴极相连,第四二极管D4阳极与第三并联支路中第三开关组件S3与第二二极管D2阳极间的公共端相连;
电容C,一端连接第三二极管D3与第二并联支路间的公共端,另一端连接第四二极管D4与第二并联支路间的公共端;
交流电源AC与电感L,串联组成的电感支路;
第一开关组件S1,与电感支路的两端并联形成第一并联支路,其中:第一并联支路的一端连接第二并联支路和第三并联支路间的公共端,另一端连接第四二极管D4的阴极与和第三二极管D3的阳极间的公共端。
优选的,上述功率因数校正电路,第一开关组件可以包括一个第一开关器件或并联的设定数量的第一开关器件;第二开关组件可以包括一个第二开关器件或并联的设定数量的第二开关器件;第三开关组件可以包括一个第三开关器件或并联的设定数量的第三开关器件。如图4所示的第一开关组件S1为一个第一开关器件S1,第二开关组件S2为一个第二开关器件S2,第三开关组件S3为一个第三开关器件S3。
优选的,上述的功率因数校正电路中,第一开关器件S1为双向开关,第二开关器件S2和第三开关器件S3为金属氧化物半导体(MetalOxideSemiconductor,MOS)管、绝缘栅双极型晶体管(InsulatedGateBipolarTransistor,IGBT)或者双向开关。
优选的,上述的功率因数校正电路中,第一二极管D1和第二二极管D2为快速二极管,第三二极管D3和第四二极管D4为慢恢复二极管。或者第一二极管D1和第二二极管D2为分别为第二开关组件S2和第三开关组件S3的体二极管,第三二极管D3和第四二极管D4为慢恢复二极管。
采用上述功率因数校正电路实现功率因数校正时,通过各开关组件和各二极管的交替工作,可以使电感上的工作频率等开关组件工作频率的二倍。
具体的,在交流电源输入正半波时,第三开关组件S3工作,与第一开关组件S1、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、交流电源AC、电感L、电容C配合,实现电感L上工作频率的二倍频。其中第三开关组件S3工作是指第三开关组件S3根据控制策略导通和断开。
在交流电源输入负半波时,第二开关组件S2工作,与第一开关组件S1、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、交流电源AC、电感L、电容C配合,实现电感L上工作频率的二倍频。其中第二开关组件S2工作是指第二开关组件S2根据控制策略导通和断开。
采用上述功率因数校正电路实现功率因数校正的方法包括:
交流电源输入变为正半波时,包括如下过程:
第一开关组件S1闭合,电感L充电;此时,第二开关组件S2、第三开关组件S3均为断开状态,Vab=0;
第一开关组件S1断开,电感L沿第一二极管D1和第四二极管D4续流,给电容C充电;此时Vab=V0;
第三开关组件S3在电容C充电过程中闭合导通,电感L沿第三开关组件S3和第四二极管D4充电;此时,第二开关组件S2仍为断开状态,Vab=0;
第三开关组件S3断开,电感沿第一二极管D1和第四二极管D4续流,给电容C充电;此时Vab=V0;
重复执行上述过程直至交流电源输入变为负半波;
交流电源输入变为负半波时,包括如下过程:
第一开关组件S1闭合,电感L充电;此时,第二开关组件S2、第三开关组件S3均保持断开状态,Vab=0;
第一开关组件S1断开,电感L沿第三二极管D3和第二二极管D2续流,给电容C充电;此时Vab=V0;
第二开关组件S2在电容C充电过程中闭合导通,电感L沿第三二极管D3和第二开关组件S2充电;此时,第三开关组件S3仍为断开状态,Vab=0;
第二开关组件S2断开,电感L沿第三二极管D3和第二二极管D2续流,给电容C充电;此时Vab=V0;
重复执行上述过程直至交流电源输入变为正半波。
交流电源输入正半波和负半波时,图4所示的电路的工作时序如图5所示。图5中,Vab标识图4所示电路中a、b两点之间的电压,其电压在0和V0之间跳变;iL表示电感L上的电流变化情况,具体是图5中的折线所表示的变化情况,其中的平滑弧线表示交流电源的输入电压;S1、S3、S2分别表示第一开关组件S1、第三开关组件S3和第二开关组件S2的工作状态跳变情况。
根据上述工作时序变化情况,可以看出当第一开关组件S1、第二开关组件S2和第三开关组件S3的工作频率均为fs时,由于第一开关组件S1与第二开关组件S2、第三开关组件S3反复交替工作,电感L上的工作频率为2fs,实现了交流输入电流纹波的二倍频。在整个工作过程中,由于慢恢复二极管D3、D4的反向恢复特性,b点的电位被钳位在0V或者Vo,从而使本发明的电路具有与图1、图2、图3所示电路相同的良好EMC特性。
上述功率因数校正电路通过不同的控制策略,还可以实现不同倍频的功能。
控制策略一:
控制上述功率因数校正电路中的第一开关组件S1的工作频率为第一工作频率f1,第二开关组件S2和第三开关组件S3的工作频率为第二工作频率f2。这里假设f1>f2(也可f2>f1),则L工作频率为f1+f2;通过调整f2,则可以使电路根据需要工作在f1至f1+f2范围内的任意频率。这一控制策略可用于实现电路的抖频策略,其中,抖频策略是指电路可以在设定频率范围内连续变化,比如上述的在频率f1至f1+f2范围内连续变化。也可用于实现混频控制来调整优化电路的局部性能。
控制策略二:
控制上述功率因数校正电路中的第一开关组件S1断开,第二开关组件S2和第三开关组件S3的工作频率为第三工作频率f3,其中f3的值可以是上述的fs。此时可以使图4所示的电路实现图2所示电路的工作模式,即电感L上的工作频率都变为单倍频。
控制策略三:
控制上述功率因数校正电路中的第一开关组件S1的工作频率为第四工作频率f4,第二开关组件S2和第三开关组件S3断开,其中f4的值可以是上述的fs。此时可以使图4所示的电路实现图3所示电路的工作模式,即电感L上的工作频率都变为单倍频。
上述功率因数校正电路,结合了图2和图3所示电路拓扑的优势,通过不同的控制策略实现这两种电路的单独工作或者并联工作,从而具有了更加灵活和多样的控制方式,有利于电路根据工作状态的变化,自由选择工作电路模式。例如:在输入电压较低或者输入电流很小时,电路会进入断续工作模式,此时慢恢复二极管的反向恢复时间变短,这时会导致b点电位不再被钳位至稳定电位,造成很强的共模干扰。此时,通过控制第一开关组件S1断开,只让第二开关组件S2、第三开关组件S3工作,使整个电路实现图2所示的电路的工作模式,可以有效地解决该问题。与此类似,在某些工作状态下,也可以控制第二开关组件S2、第三开关组件S3断开,只让第一开关组件S1工作,使整个电路实现图3所示的电路的工作模式,可以减小第二开关组件S2、第三开关组件S3的开关损耗,提高模块的效率。
由于上述功率因数校正电路可以实现图2和图3所示电路拓扑的并联工作状态,即交流电源输入为正半波时第一开关组件S1与第二开关组件S2,同开同关(或者交错一段时间);输入负半波时第一开关组件S1与第三开关组件S3,同开同关(或者交错一段时间),从而实现电路的并联工作,可以提高电路的效率。
本发明实施例提供的功率因数校正电路,可以不受限于单个开关器件的工作频率,使单个的开关器件依然可以工作在合适的开关频率,同时交流输入侧和PFC电感则工作于其开关频率的二倍频,从而提高了PFC无桥拓扑的功率密度,且不会因功率密度的提高导致散热等影响电路性能和器件寿命的问题。同时,上述功率因数校正电路,通过不同的控制策略还可以实现单倍频,其控制策略更灵活多样,通过灵活的控制策略,实现在不同的工作模式下切换,从而既可以实现二倍频,也可以实现现有技术中图2、图3所示的电路的工作模式,具有图2、图3所示的电路的优势,具有更大的灵活性,提高了电路拓扑的通用性和普遍适用性。