CN103516192B - 功率因数校正电路和开关电源模块、功率因数校正方法 - Google Patents

Abstract

本发明公开了一种功率因数校正电路和开关电源模块、功率因数校正方法，该电路包括：第一电感、交流电源与第二电感串联组成的电感支路；第一开关组件与电感支路的两端并联；第一整流支路，包括串联的第一二极管和第二开关组件；第二整流支路，包括串联的第二二极管和第三开关组件；电容，一端连接第一二极管阴极和第二二极管的阴极，另一端连接第二开关组件和第三开关组件；第三二极管，阳极连接第二开关组件和第三开关组件，阴极连接第一电感和交流电源；第四二极管，阳极连接第二开关组件和第三开关组件，阴极连接第二电感和交流电源。该电路可以实现两倍频功能，使开关电源模块工作在；两倍频的工作状态下，提高了开关电源模块的功率密度。

Description

功率因数校正电路和开关电源模块、功率因数校正方法

技术领域

本发明涉及电子技术领域，尤指一种功率因数校正电路和开关电源模块、功率因数校正方法。

背景技术

开关电源模块是一种电容输入型电路，高效率、高功率密度是开关电源模块两个重要指标，为达到高效率的目标，减少电流和电压之间的相位差造成的交换功率损失，便需要单相功率因数校正（PowerFactorCorrection，PFC）电路提高功率因数，其中，功率因数指的是有效功率与总耗电量之间的关系，一般是指有效功率除以总耗电量的比值。可以用来衡量电力被有效利用的程度，功率因数值越大，电力利用率越高。在PFC方面，业内通常采用无桥PFC电路拓扑，目前电源模块中常用的单相无桥功率因数校正电路拓扑包括双电感无桥拓扑、图腾柱无桥拓扑、双向开关无桥拓扑等电路拓扑。

如图1所示为双电感无桥拓扑，该电路拓扑包括串联的MOS管开关器件Q1和整流二极管D1，串联的MOS管开关器件Q2和整流二极管D2，交流电源AC，两个电感L1、L2，整流二极管D3、D4，电容C等，各器件之间的连接关系具体参见图1。在交流输入正半周时，开关器件Q1导通，电感L1充电，此时开关器件Q2导通，然后开关器件Q2截止，电感L1释放能量，电容C充电;在交流输入负半周时，开关器件Q2导通，电感L2充电，此时开关器件Q1导通，然后开关器件Q1截止，电感L2释放能量，电容C充电。此过程中，电感的工作频率与开关器件的工作频率相同。

如图2所示为典型的图腾柱无桥拓扑，该电路拓扑包括串联的两个MOS管开关器件Q1、Q2，串联的两个整流二极管D3、D4，交流电源AC，电感L，电容C等，各器件之间的连接关系具体参见图2。在交流输入正半周时，开关器件Q1导通，整流二极管D3逆向偏压，在此过程中Q2导通，电感L储存能量，此后Q2截止，电感L释放能量，对电容C充电并产生输出电压；在交流输入负半周时，开关器件Q2导通，整流二极管D4逆向偏压，在此过程中Q1导通，电感L储存能量，此后Q1截止，电感L释放能量，对电容C充电并产生输出电压；此过程中，电感的工作频率与开关器件的工作频率相同。

如图3所示为双向开关无桥拓扑，串联的两个MOS管开关器件Q1、Q2，串联的两个整流二极管D1、D2，串联的两个整流二极管D3、D4，交流电源AC，电感L，电容C等，各器件之间的连接关系具体参见图3。

上述图1、图2、图3所示的各个无桥PFC电路拓扑，在性能上各有优劣，但其共同特性之一就是电感的工作频率等于开关管的工作频率，要提高具有这种特性的电路拓扑的功率密度，就必须减小PFC电感和交流输入滤波器（交流输入滤波器在图1、2、3中未示出）的体积，而有效地减小PFC电感和输入滤波器的体积则需要通过提高电路的工作频率实现，而提高电路的工作频率将导致驱动电路的损耗增大，面临散热困难的问题，甚至可能因散热问题导致器件破坏。因此，无桥PFC电路拓扑受限于器件本身的特性，其工作频率的提高受到限制，从而导致功率密度的提高受限。

发明内容

本发明实施例提供一种功率因数校正电路和开关电源模块、功率因数校正方法，用以解决现有技术中存在的无桥PFC电路拓扑功率密度提高受限的问题。

一种功率因数校正电路，包括：

第一电感、交流电源与第二电感串联组成的电感支路；第一开关组件与所述电感支路的两端并联形成第一并联支路；

第一整流支路，包括串联的第一二极管和第二开关组件，其中第一二极管的阳极与第二开关组件一端相连；第二整流支路，与第一整流支路并联，包括串联的第二二极管和第三开关组件，其中第二二极管的阳极与第二开关组件一端相连，第二二极管的阴极与第一二级管的阴极相连；

电容，一端连接第一二极管阴极和第二二极管的阴极，另一端连接第二开关组件的另一端和第三开关组件的另一端；

第三二极管，阳极连接第二开关组件的另一端和第三开关组件的另一端，阴极连接第一电感和交流电源的公共端；

第四二极管，阳极连接第二开关组件的另一端和第三开关组件的另一端，阴极连接第二电感和交流电源的公共端；

其中，第一并联支路一端连接第一二极管阳极与第二开关组件的公共端，另一端连接第二二极管阳极与第三开关组件的公共端。

一种开关电源模块，包括上述的功率因数校正电路。

一种功率因数校正方法，包括：采用上述的功率因数校正电路实现，该方法包括：

交流电源输入变为正半波时，包括如下过程：所述第一开关组件闭合，电感充电，第二开关组件和第三开关组件保持断开状态；第一开关组件断开，所述第一电感沿第一二极管、电容和第四二极管续流，给所述电容充电，所述第二开关组件在所述电容充电过程中闭合导通，所述第一电感沿第二开关组件和第四二极管充电，第二电感被第四二极管钳制，不工作；所述第二开关组件断开，所述第一电感沿第一二极管、所述电容和第四二极管续流，给所述电容充电；重复执行上述过程直至交流电源输入变为负半波；

交流电源输入变为负半波时，包括如下过程：所述第一开关组件闭合，第一电感和第二电感充电，第二开关组件和第三开关组件保持断开状态；第一开关组件断开，所述第二电感沿第二二极管、电容和第四二极管续流，给所述电容充电，所述第三开关组件在所述电容充电过程中闭合导通，所述第二电感沿第三开关组件和第三二极管充电，第一电感被第三二极管钳制，不工作；所述第三开关组件断开，所述第二电感沿第二二极管、电容和第三二极管续流，给所述电容充电；重复执行上述过程直至交流电源输入变为正半波。

本发明有益效果如下：

本发明实施例提供的功率因数校正电路和开关电源模块、功率因数校正方法，该电路通过与电感支路并联的第一开关组件、包括串联的第一二极管和第二开关组件的第一整流支路，包括串联的第二二极管和第三开关组件的第二整流支路，第三二极管，第四二极管等各开关组件和二极管的交替工作，可以实现功率因数校正电路的两倍频，解决了无桥PFC电路拓扑功率密度提高受限的问题，不存在散热等影响电路性能和器件寿命的问题，且提高了电路拓扑的功率密度；同时通过控制各开关器件的工作状态和工作频率也可以实现单倍频，使电路的使用控制策略更灵活、多样，提高了电路拓扑的通用性和普遍适用性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为现有技术中双电感无桥拓扑的电路结构示意图；

图2为现有技术中图腾柱无桥拓扑的电路结构示意图；

图3为现有技术中双向开关无桥拓扑的电路结构示意图；

图4为本发明实施例一中功率因数校正电路的结构示意图；

图5为本发明实施例二中功率因数校正电路的结构示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例一

为了解决现有技术中无桥PFC电路拓扑功率密度提高受限的问题，本发明实施例一提供一种全新的功率因数校正电路，这种电路拓扑可以设臵在开关电源模块中，可以实现二倍频功能，所谓二倍频就是指电感的工作频率等于开关器件工作频率的二倍。该电路拓扑的结构如图4所示，包括：

第一电感L1、交流电源AC与第二电感L2串联组成的电感支路；第一开关组件S1与电感支路的两端并联形成第一并联支路；

第一整流支路，包括串联的第一二极管D1和第二开关组件S2，其中第一二极管D1的阳极与第二开关组件S2一端相连；第二整流支路，与第一整流支路并联，包括串联的第二二极管D2和第三开关组件S3，其中第二二极管D2的阳极与第二开关组件S2一端相连，第二二极管D2的阴极与第一二级管D1的阴极相连；

电容C，一端连接第一二极管D1阴极和第二二极管D2的阴极，另一端连接第二开关组件S2的另一端和第三开关组件S3的另一端；

第三二极管D3，阳极连接第二开关组件S2的另一端和第三开关组件S3的另一端，阴极连接第一电感L1和交流电源AC的公共端；

第四二极管D4，阳极连接第二开关组件S2的另一端和第三开关组件S3的另一端，阴极连接第二电感L2和交流电源AC的公共端；

其中，第一并联支路一端连接第一二极管D1阳极与第二开关组件S2的公共端，另一端连接第二二极管D2阳极与第三开关组件S3的公共端。

优选的，上述功率因数校正电路，第一开关组件可以包括一个第一开关器件或并联的设定数量的第一开关器件；第二开关组件可以包括一个第二开关器件或并联的设定数量的第二开关器件；第三开关组件可以包括一个第三开关器件或并联的设定数量的第三开关器件。如图4所示的第一开关组件S1为一个第一开关器件S1，第二开关组件S2为一个第二开关器件S2，第三开关组件S3为一个第三开关器件S3。

优选的，上述的功率因数校正电路中，第一开关器件S1为双向开关，第二开关器件S2和第三开关器件S3为金属氧化物半导体（MetalOxideSemiconductor，MOS）管、绝缘栅双极型晶体管（InsulatedGateBipolarTransistor，IGBT）或者双向开关。

优选的，上述的功率因数校正电路中，第一二极管D1和第二二极管D2为快速二极管，第三二极管D3和第四二极管D4为慢恢复二极管。或者第一二极管D1和第二二极管D2为分别为第二开关组件S2和第三开关组件S3的体二极管，第三二极管D3和第四二极管D4为慢恢复二极管。

采用上述功率因数校正电路实现功率因数校正时，通过各开关器件和各二极管的交替工作，可以使电感上的工作频率等开关器件工作频率的二倍。

具体的，在交流电源输入正半波时，第二开关组件S2工作，与第一开关组件S1、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、交流电源AC、第一电感L1、第二电感L2、电容C配合，实现电感上工作频率的二倍频。其中第三开关组件S3工作是指第三开关组件S3根据控制策略导通和断开。

在交流电源输入负半波时，第三开关组件S3工作，与第一开关组件S1、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、交流电源AC、第一电感L1、第二电感L2、电容C配合，实现电感上工作频率的二倍频。其中第二开关组件S2工作是指第二开关组件S2根据控制策略导通和断开。

采用上述功率因数校正电路实现功率因数校正的方法包括：

交流电源输入变为正半波时，包括如下过程：

第一开关组件S1闭合，第一电感L1和第二电感L2充电；此时第二开关组件S2和第三开关组件S3保持断开状态，V_ab=0；

第一开关组件S1断开，第一电感L1沿第一二极管D1、电容C和第四二极管D4续流，给电容C充电；

第二开关组件S2在电容C充电过程中闭合导通，第一电感L1沿第二开关组件S2和第四二极管D4充电，第二电感L2被第四二极管D4钳制，不工作；

第二开关组件S2断开，第一电感L1沿第一二极管D1、电容C和第四二极管D4续流，给电容C充电；

重复执行上述过程直至交流电源输入变为负半波，该过程中第一开关组件S1和第二开关组件S2工作频率为f，第一电感L1工作频率为2f，第二电感L2工作频率为f；

交流电源输入变为负半波时，包括如下过程：

第一开关组件S1闭合，第一电感L1和第二电感L2充电；此时，第二开关组件S2和第三开关组件S3保持断开状态；

第一开关组件S1断开，第二电感L2沿第二二极管D2、电容C和第四二极管D4续流，给电容C充电；

第三开关组件S3在电容C充电过程中闭合导通，第二电感L2沿第三开关组件S3和第三二极管D3充电；第一电感L1被第三二极管D3钳制，不工作；

第三开关组件S3断开，第二电感L2沿第二二极管D2、电容C和第三二极管D3续流，给电容C充电；

重复执行上述过程直至交流电源输入变为正半波，该过程中第一开关组件S1、第二开关组件S2工作频率为f，第二电感L2工作频率为2f，第一电感L1工作频率为f。

可见，上述电路当第一开关组件S1、第二开关组件S2和第三开关组件S3的工作频率均为fs时，由于第一开关组件S1与第二开关组件S2、第三开关组件S3反复交替工作，电感L上的工作频率为2fs，实现了交流输入电流纹波的二倍频。在整个工作过程中，由于慢恢复二极管D3、D4的反向恢复特性，b点的电位被钳位在0V或者Vo，从而使本发明的电路具有与图1、图2、图3所示电路相同的良好EMC特性。

上述功率因数校正电路通过不同的控制策略，还可以实现不同倍频的功能。

控制策略一：

控制上述功率因数校正电路中的第一开关组件S1的工作频率为第一工作频率f1、第二开关组件S2和第三开关组件S3的工作频率为第二工作频率f2。这里假设f1>f2（也可f2>f1），则L工作频率为f1+f2；通过调整f2，则可以使电路根据需要工作在f1至f1+f2范围内的任意频率。这一控制策略可用于实现电路的抖频策略，也可用于实现混频控制来调整优化电路的局部性能。其中，抖频策略是指电路可以在设定频率范围内连续变化，比如上述的在频率f1至f1+f2范围内连续变化。

控制策略二：

控制上述功率因数校正电路中的第一开关组件S1断开，第二开关组件S2和第三开关组件S3的工作频率为第三工作频率f3，其中f3的值可以是上述的fs。此时可以使图4所示的电路实现图1所示电路的工作模式，即电感L上的工作频率都变为单倍频。

控制策略三：

控制上述功率因数校正电路中的第一开关组件S1的工作频率为第四工作频率f4，第二开关组件S2和第三开关组件S3断开，其中f4的值可以是上述的fs。此时可以使图4所示的电路实现图3所示电路的工作模式，即电感L上的工作频率都变为单倍频。

本发明实施例提供的功率因数校正电路，结合了图1和图3所示电路拓扑的优势，通过不同的控制策略实现这两种电路的单独工作或者并联工作，从而具有了更加灵活和多样的控制方式，有利于电路根据工作状态的变化，自由选择工作电路模式。通过S1与S2、S3反复交替工作，实现电感L上的频率倍频。同时，在整个工作过程中，由于通过慢恢复二极管D3、D4钳位实现良好EMC特性。

本发明实施例提供的功率因数校正电路，可以不受限于单个开关组件的工作频率，使单个的开关组件依然可以工作在合适的开关频率，同时交流输入侧和PFC电感则工作于其开关频率的二倍频，从而实现了PFC无桥拓扑的功率密度，且不会因功率密度的提高导致散热等影响电路性能和组件寿命的问题。同时，上述功率因数校正电路，通过不同的控制策略还可以实现单倍频，其控制策略更灵活多样，通过灵活的控制策略，实现在不同的工作状态下切换，从而既可以实现二倍频，也可以实现现有技术中图1、图3所示的电路的工作状态，图1、图3所示的电路的优势，具有更大的灵活性，提高了电路拓扑的通用性和普遍适用性。

实施例二

为了解决现有技术中无桥PFC电路拓扑功率密度提高受限的问题，本发明实施例二提供一种全新的功率因数校正电路，这种电路拓扑可以实现2n倍频功能，该电路拓扑的结构如图5所示，包括：

该电路拓扑与图4所示的电路拓扑的区别在于第一开关组件S1为并联的设定数量的第一开关器件，如图5中所示的第一开关器件S₁₁、……、S_1n；第二开关组件S2为并联的设定数量的第二开关器件，如图5中所示的第二开关器件S₂₁、……、S_2n；第三开关组件S3为并联的设定数量的第三开关器件，如图中所示的第三开关器件S₃₁、……、S_3n。

该电路拓扑是图4所示电路拓扑的衍生推广，通过开关管的并联，通过控制使各开关管以fs的频率交替工作，只用一个电感就实现多个图4所示的电路并联工作，这样可以使PFC电感上的频率提升到2n*fs。

上述说明示出并描述了本发明的优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权力要求的保护范围内。

Claims (7)

1.一种功率因数校正电路，其特征在于，包括：

第一电感、交流电源与第二电感串联组成的电感支路；第一开关组件与所述电感支路的两端并联形成第一并联支路；

第一整流支路，包括串联的第一二极管和第二开关组件，其中第一二极管的阳极与第二开关组件一端相连；第二整流支路，与第一整流支路并联，包括串联的第二二极管和第三开关组件，其中第二二极管的阳极与第二开关组件一端相连，第二二极管的阴极与第一二级管的阴极相连；

电容，一端连接第一二极管阴极和第二二极管的阴极，另一端连接第二开关组件的另一端和第三开关组件的另一端；

第三二极管，阳极连接第二开关组件的另一端和第三开关组件的另一端，阴极连接第一电感和交流电源的公共端；

第四二极管，阳极连接第二开关组件的另一端和第三开关组件的另一端，阴极连接第二电感和交流电源的公共端；

其中，第一并联支路一端连接第一二极管阳极与第二开关组件的公共端，另一端连接第二二极管阳极与第三开关组件的公共端。

2.如权利要求1所述的功率因数校正电路，其特征在于，所述第一开关组件包括一个第一开关器件或并联的设定数量的第一开关器件；第二开关组件包括一个第二开关器件或并联的设定数量的第二开关器件；第三开关组件包括一个第三开关器件或并联的设定数量的第三开关器件。

3.如权利要求2所述的功率因数校正电路，其特征在于，所述第一开关器件为双向开关，第二开关器件和第三开关器件为金属氧化物半导体MOS管、绝缘栅双极型晶体管IGBT或者双向开关。

4.如权利要求1所述的功率因数校正电路，其特征在于，所述第一二极管和第二二极管为快速二极管，第三二极管和第四二极管为慢恢复二极管。

5.如权利要求1-4任一所述的功率因数校正电路，其特征在于，第一开关组件的工作频率为第一工作频率、第二开关组件和第三开关组件的工作频率为第二工作频率；或

第一开关组件断开，第二开关组件和第三开关组件的工作频率为第三工作频率；或

第一开关组件的工作频率为第四工作频率，第二开关组件和第三开关组件断开。

6.一种开关电源模块，其特征在于，包括如权利要求1-5任一所述的功率因数校正电路。

7.一种功率因数校正方法，其特征在于，包括：采用如权利要求1-4任一所述的功率因数校正电路实现，该方法包括：

交流电源输入变为正半波时，包括如下过程：所述第一开关组件闭合，电感充电，第二开关组件和第三开关组件保持断开状态；第一开关组件断开，所述第一电感沿第一二极管、电容和第四二极管续流，给所述电容充电，所述第二开关组件在所述电容充电过程中闭合导通，所述第一电感沿第二开关组件和第四二极管充电，第二电感被第四二极管钳制，不工作；所述第二开关组件断开，所述第一电感沿第一二极管、所述电容和第四二极管续流，给所述电容充电；重复执行上述过程直至交流电源输入变为负半波；

交流电源输入变为负半波时，包括如下过程：所述第一开关组件闭合，第一电感和第二电感充电，第二开关组件和第三开关组件保持断开状态；第一开关组件断开，所述第二电感沿第二二极管、电容和第四二极管续流，给所述电容充电，所述第三开关组件在所述电容充电过程中闭合导通，所述第二电感沿第三开关组件和第三二极管充电，第一电感被第三二极管钳制，不工作；所述第三开关组件断开，所述第二电感沿第二二极管、电容和第三二极管续流，给所述电容充电；重复执行上述过程直至交流电源输入变为正半波。