CN103515290A - 双浅沟槽隔离工艺 - Google Patents

双浅沟槽隔离工艺 Download PDF

Info

Publication number
CN103515290A
CN103515290A CN201310491854.XA CN201310491854A CN103515290A CN 103515290 A CN103515290 A CN 103515290A CN 201310491854 A CN201310491854 A CN 201310491854A CN 103515290 A CN103515290 A CN 103515290A
Authority
CN
China
Prior art keywords
shallow trench
compared
photoresist
etching
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310491854.XA
Other languages
English (en)
Inventor
黄海辉
杨渝书
秦伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310491854.XA priority Critical patent/CN103515290A/zh
Publication of CN103515290A publication Critical patent/CN103515290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种双浅沟槽隔离工艺，包括：提供衬底，对所述衬底进行光刻涂胶和显影；以氮化硅或非定型碳为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽；对其中一个第一道较浅沟槽所在区域进行光刻胶填充，并对另一个第一道较浅沟槽所在区域显影；以光刻胶为阻挡层对另一个第一道较浅沟槽进行进一步刻蚀，形成第二道较深沟槽；将光刻胶灰化去除并进行化学清洗。本发明先利用高质量的掩模版（氮化硅或非定型碳）进行第一道较浅沟槽的刻蚀，又以光刻胶为阻挡层进行第二道较深沟槽的刻蚀，便可以实现双浅沟槽工艺，以光刻胶为阻挡层不仅减少了对光阻及光刻胶厚度的限定，也解决了刻蚀对光阻选择比的问题，进而降低了工艺难度，降低了生产成本。

Description

双浅沟槽隔离工艺
技术领域
本发明涉及集成电路制造领域，特别涉及一种双浅沟槽隔离工艺。
背景技术
在深亚微米以下（≤65nm）的技术中，CMOS图像传感器（CIS）的感光区和***逻辑区、以及存储器件的存储单元和***逻辑区常要求形成不同的浅沟槽隔离深度。对于这两块区域都要求比较小的有源区线宽时，就需要两块高等级掩模版（high grade mask）、需要两次经过浸润式光刻设备分别进行曝光显影，这样就增加了制造成本。
除了高成本的问题外，目前的工艺流程还存在一个问题：就是在做第二道较浅沟槽刻蚀时，需要较高的对光阻选择比。目前的做法是，在第一道较深沟槽形成后，用底部抗反射层（BARC，英文全称：Bottom Anti-reflective Coating）填充其间，经过浸润式光刻显影做第二道较浅沟槽刻蚀，在这个刻蚀过程中，需要一直保留光阻以保护已经形成的沟槽，这就需要较高的硬掩模和硅衬底对于光阻的选择比。但是随着关键线宽越来越小，光阻的厚度就越来越薄，因而极大的限制了刻蚀的工艺空间。
发明内容
本发明提供一种低成本的双浅沟槽隔离工艺，以解决上述技术问题。
为解决上述技术问题，本发明提供一种双浅沟槽隔离工艺，包括：提供衬底，对所述衬底进行光刻涂胶和显影；以氮化硅或非定型碳为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽；对其中一个第一道较浅沟槽所在区域进行光刻胶填充，并对另一个第一道较浅沟槽所在区域显影；以光刻胶为阻挡层对另一个第一道较浅沟槽进行进一步刻蚀，形成第二道较深沟槽；将光刻胶灰化去除并进行化学清洗。
作为优选，以氮化硅或非定型碳为硬掩模对所述衬底刻蚀形成两个第一道较浅沟槽步骤中，采用HBr、O2或HBr、O2和SF6作为刻蚀气体。
作为优选，采用含有HBr和O2的混合气体进一步刻蚀另一个第一道较浅沟槽，形成第二道较深沟槽。
作为优选，以氮化硅为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽后，进行原位光刻胶去除和酸槽清洗。
作为优选，以非定型碳为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽后，采用光刻胶灰化设备去除所述非定型碳。
作为优选，采用KrF光刻设备对所述另一个第一道较浅沟槽所在区域显影。
作为优选，所述光刻胶的厚度大于1um。
与现有技术相比，本发明的双浅沟槽隔离工艺，包括：提供衬底，对所述衬底进行光刻涂胶和显影；以氮化硅或非定型碳为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽；对其中一个第一道较浅沟槽所在区域进行光刻胶填充，并对另一个第一道较浅沟槽所在区域显影；以光刻胶为阻挡层对另一个第一道较浅沟槽进行进一步刻蚀，形成第二道较深沟槽；将光刻胶灰化去除并进行化学清洗。本发明先利用高质量的掩模版（氮化硅或非定型碳）进行第一道较浅沟槽的刻蚀，又以光刻胶为阻挡层进行第二道较深沟槽的刻蚀，便可以实现双浅沟槽工艺，以光刻胶为阻挡层不仅减少了对光阻及光刻胶厚度的限定，也解决了刻蚀对光阻选择比的问题，进而降低了工艺难度，降低了生产成本。
附图说明
图1～5分别为本发明一具体实施例的各工艺步骤完成后的器件结构示意图；
图6为本发明一具体实施例中双浅沟道隔离工艺的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参见图1～6，本发明的双浅沟槽隔离工艺主要包括以下步骤：
步骤1，请参照图1，对衬底100涂光刻胶200和显影。具体地，先在衬底100上涂覆光刻胶200，然后利用浸润式光刻设备对衬底100进行显影，在衬底100上形成较浅深度沟槽的STI图案。较佳的，在涂覆光刻胶200之前，可以在衬底100上涂覆抗反射层，便于后续显影和刻蚀。
步骤2，如图2所示，以氮化硅或APF(无定型碳)作为阻挡层，进行第一道较浅沟槽的刻蚀，以形成两道较浅沟槽，即第一较浅沟槽310和第二较浅沟槽320。具体地，如果采用SiN作为阻挡层，刻蚀完成后，做原位光刻胶去除（In-situPR Strip）；对于线宽更小（45nm节点以下）的有源区，则要使用APF（无定型碳）做阻挡层，在刻蚀完成后，再经过光刻胶灰化设备去除残留的APF。进一步的，采用HBr、O2或HBr、O2和SF6作为刻蚀气体，并且通过控制所述刻蚀气体中O2的流量，可以使第一道较浅沟槽300的侧壁平滑，同时使第一道较浅沟槽300的底部更平坦，以减少底部圆角对后续刻蚀的影响。
步骤3，如图3所示，将光刻胶200填充到仅需要形成较浅沟槽的区域，比如CIS的像素区、存储器件的存储区等；然后利用KrF光刻设备对需要形成较深深度的区域进行显影，如CIS的***逻辑区、存储器件的***逻辑区等，形成浅STI图案。
本实施例中，设定第一较浅沟槽310所在区域为仅需要形成较浅沟槽的区域，则相应的第二较浅沟槽320所在的区域为需要形成较深深度的区域，因此，步骤3可以具体表述为：将光刻胶200填充到第一较浅沟槽310所在区域，然后利用KrF光刻设备对第二较浅沟槽320所在区域进行显影，在第二较浅沟槽320所在区域形成STI图案。
步骤4，如图4所示，利用光刻胶200作为阻挡层，在形成的较浅沟槽的基础上，进行第二道较深沟槽刻蚀。本实施例中，以所述光刻胶200为阻挡层，所述第二较浅沟槽320进行刻蚀，从而形成第二道较深沟槽400。较佳的，由于本步骤中使用光刻胶200作为阻挡层，因此光刻胶可以做到大于1um厚度，且刻蚀过程不需要考虑对光阻选择比的问题。
步骤5，如图5所示，光刻胶的去除和化学清洗。
请继续参照图1～6，本发明可以用于65nm以下（深亚微米级以下）的CISdual STI工艺中，具体步骤如下：
步骤一，在硅衬底110上依次生长的垫氧层120和氮化硅130，然后涂布抗反射层，利用浸润式光刻设备对整片衬底100进行显影；
步骤二，进行较浅深度沟槽的刻蚀，得到深度为1500埃的第一较浅沟槽310和第二较浅沟槽320。刻蚀过程中，使用氮化硅130作为沟槽刻蚀的阻挡层，在氮化硅130被打开之后，做原位光刻胶去除，使得经酸槽清洗后，残留氮化硅130的厚度780埃左右；
步骤三，用5000埃以上的光刻胶200填充在CIS的像素区（第一较浅沟槽310所在区域），再用KrF光刻设备对***逻辑区（第二浅沟槽320所在区域）进行显影；
步骤四，进行***逻辑区的较深沟槽刻蚀，在已经形成的1500埃深度的第二较浅沟槽320的基础上，利用光阻作为阻挡层，再继续刻蚀1500埃的深度；最终得到了3000埃的第二道较深沟槽400；
步骤五，进行光刻胶200灰化去除和化学清洗，最终得到了双深度（1500埃和3000埃）的STI结构。
综上，本发明的双浅沟槽隔离工艺，包括：提供衬底100，对所述衬底100进行涂胶和显影；以氮化硅或非定型碳为阻挡层对所述衬底100刻蚀形成两个第一道较浅沟槽；对其中一个第一道较浅沟槽所在区域进行光刻胶200填充，并对另一个第一道较浅沟槽所在区域显影；以光刻胶200为阻挡层对另一个第一道较浅沟槽进行进一步刻蚀，形成第二道较深沟槽；将光刻胶200灰化去除并进行化学清洗。本发明先利用高质量的掩模版（氮化硅或非定型碳）进行第一道较浅沟槽的刻蚀，又以光刻胶为阻挡层进行第二道较深沟槽的刻蚀，便可以实现深亚微米级以下的双浅沟槽工艺。而以光刻胶为阻挡层不仅减少了对光阻及光刻胶厚度的限定，也解决了刻蚀对光阻选择比的问题，进而降低了工艺难度，降低了生产成本。因此，本发明中仅需要一块高质量的掩膜版和进行一次浸润式刻蚀，便实现了双沟槽隔离工艺，与现有技术相比更为简单和低成本。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (7)

1.一种双浅沟槽隔离工艺，包括：
提供衬底，对所述衬底进行光刻涂胶和显影；
以氮化硅或非定型碳为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽；
对其中一个第一道较浅沟槽所在区域进行光刻胶填充，并对另一个第一道较浅沟槽所在区域显影；
以光刻胶为阻挡层对另一个第一道较浅沟槽进行进一步刻蚀，形成第二道较深沟槽；
将光刻胶灰化去除并进行化学清洗。
2.如权利要求1所述的双浅沟槽隔离工艺，其特征在于，以氮化硅或非定型碳为硬掩模对所述衬底刻蚀形成两个第一道较浅沟槽步骤中，采用HBr、O2或HBr、O2和SF6作为刻蚀气体。
3.如权利要求1所述的双浅沟槽隔离工艺，其特征在于，采用含有HBr和O2的混合气体进一步刻蚀另一个第一道较浅沟槽，形成第二道较深沟槽。
4.如权利要求1所述的双浅沟槽隔离工艺，其特征在于，以氮化硅为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽后，进行原位光刻胶去除和酸槽清洗。
5.如权利要求1所述的双浅沟槽隔离工艺，其特征在于，以非定型碳为阻挡层对所述衬底刻蚀形成两个第一道较浅沟槽后，采用光刻胶灰化设备去除所述非定型碳。
6.如权利要求1所述的双浅沟槽隔离工艺，其特征在于，采用KrF光刻设备对所述另一个第一道较浅沟槽所在区域显影。
7.如权利要求6所述的双浅沟槽隔离工艺，其特征在于，所述光刻胶的厚度大于1um。
CN201310491854.XA 2013-10-18 2013-10-18 双浅沟槽隔离工艺 Pending CN103515290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310491854.XA CN103515290A (zh) 2013-10-18 2013-10-18 双浅沟槽隔离工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310491854.XA CN103515290A (zh) 2013-10-18 2013-10-18 双浅沟槽隔离工艺

Publications (1)

Publication Number Publication Date
CN103515290A true CN103515290A (zh) 2014-01-15

Family

ID=49897792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310491854.XA Pending CN103515290A (zh) 2013-10-18 2013-10-18 双浅沟槽隔离工艺

Country Status (1)

Country Link
CN (1) CN103515290A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295742A (zh) * 2017-12-22 2020-06-16 德州仪器公司 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
CN115616850A (zh) * 2022-12-05 2023-01-17 合肥新晶集成电路有限公司 掩膜版、半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US20050142808A1 (en) * 2003-12-26 2005-06-30 Nec Electronics Corporation Method for manufacturing semiconductor device
CN1938831A (zh) * 2004-04-01 2007-03-28 微米技术有限公司 形成沟道隔离区的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US20050142808A1 (en) * 2003-12-26 2005-06-30 Nec Electronics Corporation Method for manufacturing semiconductor device
CN1938831A (zh) * 2004-04-01 2007-03-28 微米技术有限公司 形成沟道隔离区的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295742A (zh) * 2017-12-22 2020-06-16 德州仪器公司 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
CN111295742B (zh) * 2017-12-22 2024-05-03 德州仪器公司 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
CN115616850A (zh) * 2022-12-05 2023-01-17 合肥新晶集成电路有限公司 掩膜版、半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
US9184054B1 (en) Method for integrated circuit patterning
KR102010188B1 (ko) 집적 회로 패터닝 방법
US9934971B2 (en) Method of forming an integrated circuit using a patterned mask layer
TWI424469B (zh) 微影雙重圖形成形方法
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US7989355B2 (en) Method of pitch halving
US20150064916A1 (en) Method For Integrated Circuit Patterning
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US8835322B2 (en) Method for reducing a minimum line width in a spacer-defined double patterning process
US20160064237A1 (en) Method of forming semiconductor device
CN103515290A (zh) 双浅沟槽隔离工艺
CN112017948B (zh) 半导体结构及其形成方法
US8524608B1 (en) Method for fabricating a patterned structure of a semiconductor device
CN112951718A (zh) 半导体结构及其形成方法
KR20110083978A (ko) 반도체 소자의 미세 패턴 형성방법
TWI525659B (zh) 一種接觸孔形成方法
CN108831829B (zh) 一种***栅结构下的侧墙栅极隔离刻蚀膜层工艺
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR101096219B1 (ko) 반도체 소자 제조 방법
KR20090000468A (ko) 반도체 소자의 미세패턴 제조방법
KR20090067530A (ko) 반도체 소자의 제조방법
TW201344747A (zh) 半導體裝置圖案化結構之製作方法
CN102841514A (zh) 用湿法可显影填充材料实现高台阶表面图形曝光的方法
KR20120063651A (ko) 반도체 장치의 미세패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140115

RJ01 Rejection of invention patent application after publication