CN103491729A - 线路板及其制作方法 - Google Patents
线路板及其制作方法 Download PDFInfo
- Publication number
- CN103491729A CN103491729A CN201210190785.4A CN201210190785A CN103491729A CN 103491729 A CN103491729 A CN 103491729A CN 201210190785 A CN201210190785 A CN 201210190785A CN 103491729 A CN103491729 A CN 103491729A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- line
- line layer
- patterning photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种线路板及其制作方法。此制作方法是先于基板上形成介电层,其中基板上已形成有内部线路层,且介电层覆盖内部线路层。然后,于介电层中形成第一沟槽、第二沟槽以及开孔,其中开孔位于第一沟槽下方且与第一沟槽连通,且开孔暴露出部分内部线路层。接着,在介电层上形成图案化导电层,图案化导电层覆盖部分介电层且填满第一沟槽、第二沟槽以及开孔,以分别形成第一线路层、第二线路层以及导通孔,其中导通孔电连接第一线路层以及内部线路层。
Description
技术领域
本发明涉及一种线路板及其制作方法,且特别是涉及一种同时具有内埋线路层以及表面线路层的线路板及其制作方法。
背景技术
近年来,随着电子技术的日新月异,高科技电子产业的相继问世,使得更人性化、功能更佳的电子产品不断地推陈出新,并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置具有导电线路的线路板。
一般来说,在制作线路板时,可利用减成制作工艺(substrative process)来制作线路板中的线路层。然而,在减成制作工艺的过程中,若形成线路层的导电层的厚度过厚,将使得蚀刻时间过长,致使蚀刻液会在线路图案之间滞积成水池状而影响蚀刻能力。此外,在蚀刻的过程中,若导电层的厚度过厚,往往需要较长的蚀刻时间,使得蚀刻液会对线路图案的侧壁产生严重的侧蚀效应,因而影响线路品质与可靠度,且不利于细线路的制作。另一方面,若是为了避免上述问题而减少导电层的厚度,则将导致所形成的结构的热容量不足,因而无法提供良好的散热能力。
另外,以目前的内埋式线路的制作流程而言,在以电镀的方式形成位于介电层上以及位于介电层中的沟槽中形成导电层之后,需进行蚀刻来移除不必要的导电层而形成内埋式线路。然而,在进行蚀刻之后,往往容易暴露出沟槽内的介电层表面,因而对后续的制作工艺造成影响。
此外,以半加成制作工艺(semi-additive process,SAP)制作细线路时,常因线路与介电层接触面积过小,导致细线路的剥离强度(peeling strength)不足而容易自介电层剥离,因而降低了线路板的可靠度。
再者,一般形成用以连接二层线路层的导通孔时,通常是先在介电层中形成开孔,然后再于开孔中填入导电材料层。然而,在将导电材料层填入开孔的过程中,往往会因为开孔的深宽比过大而导致导电层材料不易填入。
发明内容
本发明的目的在于提供一种线路板的制作方法,用以制作同时具有内埋线路层以及表面线路层的线路板。
本发明另一目的在于提供一种线路板,其同时具有内埋线路层以及表面线路层。
为达上述目的,本发明提出一种线路板的制作方法,此制作方法包括以下的步骤。首先,在基板上形成介电层,其中基板上已形成有内部线路层,且介电层覆盖内部线路层。而后,在介电层中形成第一沟槽、第二沟槽以及开孔,其中开孔位于第一沟槽下方且与第一沟槽连通,且开孔暴露出部分内部线路层。随后,在介电层上形成图案化导电层。图案化导电层覆盖部分介电层且填满第一沟槽、第二沟槽以及开孔,以分别形成第一线路层、第二线路层以及导通孔,其中导通孔电连接第一线路层以及内部线路层。
依照本发明实施例所述的线路板的制作方法,其中第一线路层包括第一内埋线路层以及第一表面线路层。第一内埋线路层位于第一沟槽中,第一表面线路层位于介电层与第一内埋线路层上。第一内埋线路层的边界位于第一表面线路层的边界内。第二线路层包括第二内埋线路层以及第二表面线路层。第二内埋线路层位于第二沟槽中,第二表面线路层位于介电层与第二内埋线路层上。第二内埋线路层的边界位于第二表面线路层的边界内。
依照本发明实施例所述的线路板的制作方法,其中在形成第一沟槽、第二沟槽以及开孔之后以及在形成图案化导电层之前,更包括于介电层上与开孔暴露出的部分内部线路层上形成活化层。
依照本发明实施例所述的线路板的制作方法,其中形成图案化导电层的方法包括以下的步骤。首先,在活化层上形成底导电层。再来,在底导电层上形成导电材料层,其中导电材料层填满第一沟槽、第二沟槽以及开孔。接着,形成图案化光致抗蚀剂层,图案化光致抗蚀剂层覆盖位于第一沟槽与第二沟槽上方以及位于第一沟槽周围与第二沟槽周围的导电材料层。继之,以图案化光致抗蚀剂层为掩模,移除部分导电材料层以及部分底导电层。之后,移除图案化光致抗蚀剂层。
依照本发明实施例所述的线路板的制作方法,其中形成图案化导电层的方法包括以下的步骤。首先,在活化层上形成底导电层。再来,在底导电层上形成图案化光致抗蚀剂层,其中图案化光致抗蚀剂层暴露出第一沟槽、第二沟槽以及位于第一沟槽周围与第二沟槽周围的底导电层。接着,在图案化光致抗蚀剂层暴露出的底导电层上形成导电材料层,其中导电材料层填满第一沟槽、第二沟槽以及开孔。继之,移除图案化光致抗蚀剂层与位于图案化光致抗蚀剂层下方的底导电层。
依照本发明实施例所述的线路板的制作方法,其中介电层中含有多个活化粒子,且在形成第一沟槽、第二沟槽以及开孔时暴露出部分活化粒子。
依照本发明实施例所述的线路板的制作方法,其中形成图案化导电层的方法包括以下的步骤。首先,在介电层上形成底导电层。再来,在底导电层上与开孔暴露出的部分内部线路层上形成导电材料层,其中导电材料层填满第一沟槽、第二沟槽以及开孔。接着,形成图案化光致抗蚀剂层,图案化光致抗蚀剂层覆盖位于第一沟槽与第二沟槽上方以及位于第一沟槽周围与第二沟槽周围的导电材料层。继之,以图案化光致抗蚀剂层为掩模,移除部分导电材料层以及部分底导电层。之后,移除图案化光致抗蚀剂层。
依照本发明实施例所述的线路板的制作方法,其中形成图案化导电层的方法包括以下的步骤。首先,在介电层上形成底导电层。再来,在底导电层上形成图案化光致抗蚀剂层,图案化光致抗蚀剂层暴露出第一沟槽、第二沟槽以及位于第一沟槽周围与第二沟槽周围的底导电层。接着,在图案化光致抗蚀剂层暴露出的底导电层上与部分内部线路层上形成导电材料层,其中导电材料层填满第一沟槽、第二沟槽以及开孔。继之,移除图案化光致抗蚀剂层与位于图案化光致抗蚀剂层下方的底导电层。
本发明另提出一种线路板,包括基板、内部线路层、介电层、第一线路层、第二线路层以及导通孔。内部线路层配置在基板上。介电层配置在基板上且覆盖内部线路层。第一线路层包括第一内埋线路层以及第一表面线路层。第一内埋线路层内埋于介电层中。第一表面线路层配置在介电层与第一内埋线路层上。第二线路层包括第二内埋线路层以及第二表面线路层。第二内埋线路层内埋于介电层中。第二表面线路层配置在介电层与第二内埋线路层上。导通孔配置在介电层中且与第一内埋线路层以及内部线路层电连接。
依照本发明实施例所述的线路板,其中第一内埋线路层的边界位于第一表面线路层的边界内,且第二内埋线路层的边界位于第二表面线路层的边界内。
依照本发明实施例所述的线路板,还包括活化层。活化层配置在介电层与第一线路层之间、介电层与第二线路层之间、介电层与导通孔之间以及内部线路层与导通孔之间。
依照本发明实施例所述的线路板,还包括底导电层。底导电层配置在活化层上。
依照本发明实施例所述的线路板,其中介电层中含有多个活化粒子。
依照本发明实施例所述的线路板,还包括底导电层,底导电层配置在介电层与第一线路层之间、介电层与第二线路层之间以及介电层与导通孔之间。
基于上述,在本发明中,图案化导电层覆盖部分介电层且填满第一沟槽以及第二沟槽,因此可以增加第一线路层以及第二线路层的整体厚度,进而提升各线路层的热容量,以提供良好的散热能力。此外,由于第一线路层以及第二线路层与介电层之间的接触面积增加,因此可以增加线路层对于介电层的附着力,以避免线路层自介电层剥离而造成线路板的可靠度降低的问题。再者,由于第一沟槽与用以形成导通孔的开孔连通,因此降低了开孔的深宽比,且因此在后续制作工艺中导电材料层可以容易地填满开孔,以形成品质良好的导通孔。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A至图1E为本发明第一实施例所绘示的线路板的制作方法的剖面示意图;
图2A至图2D为本发明第二实施例所绘示的线路板的制作方法的剖面示意图;
图3A至图3B为本发明第三实施例所绘示的线路板的制作方法的剖面示意图;
图4A至图4B为本发明第四实施例所绘示的线路板的制作方法的剖面示意图。
主要元件符号说明
100、200、300、400:线路板
102:基板
104:内部线路层
106、206:介电层
108a:第一沟槽
108b:第二沟槽
110:开孔
112:活化层
212:活化粒子
114、214:底导电层
116、216、316、416:导电材料层
118、318:图案化光致抗蚀剂层
120、220:图案化导电层
122:第一线路层
122a:第一内埋线路层
122b:第一表面线路层
124:第二线路层
124a:第二内埋线路层
124b:第二表面线路层
126:导通孔
具体实施方式
图1A至图1E为依照本发明第一实施例所绘示的线路板的制作方法的剖面示意图。首先,请参照图1A,在基板102上形成介电层106。基板102例如为介电基板。此外,基板102上已形成有内部线路层104。介电层106覆盖基板102以及内部线路层104。介电层106的材质例如是聚丙烯(polypropylene,PP)、聚酰亚胺(polyimide,PI)、ABF膜(Ajinomoto build-upfilm)或是液晶聚合物(liquid crystal polymer,LCP)。
然后,请参照图1B,在介电层106中形成第一沟槽108a、第二沟槽108b以及开孔110,其中开孔110位于第一沟槽108a下方且与第一沟槽108a连通。另外,开孔110暴露出部分内部线路层104。上述的第一沟槽108a、第二沟槽108b以及开孔110例如是以激光钻孔或机械钻孔的方式来形成。此外,第一沟槽108a、第二沟槽108b以及开孔110的形成方法例如是先于介电层106中形成第一沟槽108a以及第二沟槽108b后,再于第一沟槽108a下方的介电层106中形成开孔110。然而,本发明不限于此。在其他实施例中,也可以先于介电层106中形成开孔110,再形成第一沟槽108a以及第二沟槽108b。
在本实施例中,由于开孔110位于第一沟槽108a的下方且与第一沟槽108a连通,使得开孔110的深宽比可因此而降低,且因此在后续制作工艺中可以容易地将导电材料填满开孔110,以形成品质良好的导电结构。
接着,请参照图1C,在介电层106上与开孔110暴露出的部分内部线路层104上形成活化层112。在本实施例中,活化层112的形成方法例如是通过化学沈积的方式来形成。活化层112的材料例如为过渡金属错化物。随后,通过活化层112,在活化层112上形成底导电层114。底导电层114可作为后续所进行的电镀制作工艺的种子层。
再来,请参照图1D,在底导电层114上形成导电材料层116。导电材料层116填满第一沟槽108a、第二沟槽108b以及开孔110。导电材料层116例如是铜层。导电材料层116的形成方式例如是以底导电层114作为种子层来进行电镀制作工艺。接着,在导电材料层116上形成图案化光致抗蚀剂层118。在本实施例中,图案化光致抗蚀剂层118包括第一部分118a以及第二部分118b,其中第一部分118a覆盖位于第一沟槽108a上方与周围的导电材料层116,第二部分118b覆盖位于第二沟槽108b上方与周围的导电材料层116。进一步地说,第一沟槽108a的边界位于第一部分118a的边界内,因此可以避免后续在以图案化光致抗蚀剂层118为掩模来移除导电材料层116的过程中,第一沟槽108a因过度移除导电材料层116而被暴露出来。同样地,第二沟槽108b的边界位于第二部分118b的边界内,因此可以避免后续在以图案化光致抗蚀剂层118为掩模来移除导电材料层116的过程中,第二沟槽108b因过度移除导电材料层116而被暴露出来。
继之,请参照图1E,以图案化光致抗蚀剂层118为掩模,移除部分导电材料层116以及部分底导电层114,以形成第一线路层122、第二线路层124以及导通孔126,其中导通孔126连接第一线路层122以及底导电层114。之后,移除图案化光致抗蚀剂层118,以完成线路板100的制作。
进一步地说,第一线路层122包括第一内埋线路层122a以及第一表面线路层122b。第一内埋线路层122a内埋于介电层106中。另外,第一表面线路层122b配置在介电层106与第一内埋线路层122a上,且第一内埋线路层122a的边界位于第一表面线路层122b的边界内。第二线路层124包括第二内埋线路层124a以及第二表面线路层124b。第二内埋线路层124a内埋于介电层106中。另外,第二表面线路层124b配置在介电层106与第二内埋线路层124a上,且第二内埋线路层124a的边界位于第二表面线路层124b的边界内。
在本实施例中,由于第一线路层122由第一表面线路层122b与第一内埋线路层122a所构成,因此可以具有较大的厚度,且因此具有较高的热容量以提供良好的散热能力。同样地,由于第二线路层124由第二表面线路层124b与第二内埋线路层124a所构成,因此可以具有较大的厚度,且因此具有较高的热容量以提供良好的散热能力。
此外,由于底导电层114形成于介电层106的顶面与沟槽(第一沟槽108a、第二沟槽108b)的表面上,因此提高了线路层(第一线路层122、第二线路层124)与介电层106之间的重叠面积,使得线路层不易自介电层106上剥离。如此一来,可以有效地提升线路板100的可靠度。
图2A至图2D为依照本发明第二实施例所绘示的线路板的制作方法的剖面示意图。第二实施例的制作方法与第一实施例相似,因此相同的构件采用相同的标号。
首先,请参照图2A,在基板102上形成介电层206,其中基板102上已形成有内部线路层104。在本实施例中,介电层206中含有多个活化粒子212,其中活化粒子212例如是均匀地分散在介电层206中。活化粒子212的材料例如为过渡金属错化物。
接着,请参照图2B,在介电层206中形成第一沟槽108a、第二沟槽108b以及开孔110。在本实施例中,在形成第一沟槽108a、第二沟槽108b以及开孔110的过程中,同时使介电层206中的活化粒子212暴露出来。
再来,请参照图2C,通过活化粒子212,在介电层206上形成底导电层214。底导电层214可作为后续所进行的的电镀制作工艺的种子层。在本实施利中,由于内部线路层104并不具有活化粒子212,因此底导电层214仅会形成于介电层206的表面上,而不会形成于内部线路层104上。
接着,进行如图1D与图1E所示的制作流程,以形成如图2D所示的线路板200。
图3A至图3B为依照本发明第三实施例所绘示的线路板的制作方法的剖面示意图。第三实施例的制作方法与第一实施例相似,因此相同构件采用相同的标号。
首先,进行如图1A至图1C所示的制作流程。接着,请参照图3A,于底导电层114上形成图案化光致抗蚀剂层318,其中图案化光致抗蚀剂层318暴露出第一沟槽108a、第二沟槽108b以及位于第一沟槽108a周围与第二沟槽108b周围的底导电层114,亦即后续欲形成线路层的区域。
接着,在图案化光致抗蚀剂层318暴露出的底导电层114上形成导电材料层316,其中导电材料层316填满第一沟槽308a、第二沟槽308b以及开孔310,且导电材料层316覆盖位于第一沟槽308a周围与第二沟槽308b周围的底导电层114。
接着,请参照图3B,移除图案化光致抗蚀剂层318与位于图案化光致抗蚀剂层318下方的底导电层114,以形成图案化导电层120,并完成线路板300的制作。
图4A至图4B为依照本发明第四实施例所绘示的线路板的制作方法的剖面示意图。第四实施例的制作方法与第二实施例相似,因此相同的构件采用相同的标号。
首先,进行如图2A至图2C所示的制作流程。接着,请参照图4A,在底导电层214上形成图案化光致抗蚀剂层318,其中图案化光致抗蚀剂层318暴露出第一沟槽108a、第二沟槽108b以及位于第一沟槽108a周围与第二沟槽108b周围的底导电层214,亦即后续欲形成线路层的区域。
接着,在图案化光致抗蚀剂层318暴露出的底导电层214上与部分内部线路层104上形成导电材料层416,其中导电材料层416填满第一沟槽108a、第二沟槽108b以及开孔110,且导电材料层316覆盖位于第一沟槽308a周围与第二沟槽308b周围的底导电层114。
接着,请参照图4B,移除图案化光致抗蚀剂层318与位于图案化光致抗蚀剂层318下方的底导电层214,以形成图案化导电层220,并完成线路板400的制作。
综上所述,本发明的线路层由位于介电层中的内埋线路层以及位于介电层的表面上的表面线路层所构成,因此可以具有较大的厚度以增加热容量,进而提供良好的散热能力。
此外,在本发明中,由于线路层与介电层之间的重叠面积增加,因此可以避免线路层自介电层剥离而造成线路板的可靠度降低的问题。
再者,由于用以形成内埋线路层的沟槽与用以形成导通孔的开孔连通,因此降低了开孔的深宽比,且因此在后续制作工艺中可以容易地将导电材料层填满开孔,以形成品质良好的导通孔。
虽然结合以上实施例揭露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (14)
1.一种线路板的制作方法,包括:
在一基板上形成一介电层,其中该基板上已形成有一内部线路层,且该介电层覆盖该内部线路层;
在该介电层中形成一第一沟槽、一第二沟槽以及一开孔,其中该开孔位于该第一沟槽下方且与该第一沟槽连通,且该开孔暴露出部分该内部线路层;
在该介电层上形成一图案化导电层,该图案化导电层覆盖部分该介电层,且填满该第一沟槽、该第二沟槽以及该开孔,以分别形成一第一线路层、一第二线路层以及一导通孔,其中该导通孔电连接该第一线路层以及该内部线路层。
2.如权利要求1所述的线路板的制作方法,其中该第一线路层包括一第一内埋线路层以及一第一表面线路层,该第一内埋线路层位于该第一沟槽中,该第一表面线路层位于该介电层与该第一内埋线路层上,该第一内埋线路层的边界位于该第一表面线路层的边界内,且该第二线路层包括一第二内埋线路层以及一第二表面线路层,该第二内埋线路层位于该第二沟槽中,该第二表面线路层位于该介电层与该第二内埋线路层上,该第二内埋线路层的边界位于该第二表面线路层的边界内。
3.如权利要求1或2所述的线路板的制作方法,其中在形成该第一沟槽、该第二沟槽以及该开孔之后以及在形成该图案化导电层之前,还包括:
在该介电层上与该开孔暴露出的部分该内部线路层上形成一活化层。
4.如权利要求3所述的线路板的制作方法,其中形成该图案化导电层的方法包括:
在该活化层上形成一底导电层;
在该底导电层上形成一导电材料层,其中该导电材料层填满该第一沟槽、该第二沟槽以及该开孔;
形成一图案化光致抗蚀剂层,该图案化光致抗蚀剂层覆盖位于该第一沟槽与该第二沟槽上方以及位于该第一沟槽周围与该第二沟槽周围的该导电材料层;
以该图案化光致抗蚀剂层为掩模,移除部分该导电材料层以及部分该底导电层;以及
移除该图案化光致抗蚀剂层。
5.如权利要求3所述的线路板的制作方法,其中形成该图案化导电层的方法包括:
在该活化层上形成一底导电层;
在该底导电层上形成一图案化光致抗蚀剂层,该图案化光致抗蚀剂层暴露出该第一沟槽、该第二沟槽以及位于该第一沟槽周围与该第二沟槽周围的该底导电层;
在该图案化光致抗蚀剂层暴露出的该底导电层上形成一导电材料层,其中该导电材料层填满该第一沟槽、该第二沟槽以及该开孔;以及
移除该图案化光致抗蚀剂层与位于该图案化光致抗蚀剂层下方的该底导电层。
6.如权利要求1或2所述的线路板的制作方法,其中该介电层中含有多个活化粒子,且在形成该第一沟槽、该第二沟槽以及该开孔时暴露出部分该些活化粒子。
7.如权利要求6所述的线路板的制作方法,其中形成该图案化导电层的方法包括:
在该介电层上形成一底导电层;
在该底导电层上与该开孔暴露出的部分该内部线路层上形成一导电材料层,其中该导电材料层填满该第一沟槽、该第二沟槽以及该开孔;
形成一图案化光致抗蚀剂层,该图案化光致抗蚀剂层覆盖位于该第一沟槽与该第二沟槽上方以及位于该第一沟槽周围与该第二沟槽周围的该导电材料层;
以该图案化光致抗蚀剂层为掩模,移除部分该导电材料层以及部分该底导电层;以及
移除该图案化光致抗蚀剂层。
8.如权利要求6所述的线路板的制作方法,其中形成该图案化导电层的方法包括:
在该介电层上形成一底导电层;
在该底导电层上形成一图案化光致抗蚀剂层,该图案化光致抗蚀剂层暴露出该第一沟槽、该第二沟槽以及位于该第一沟槽周围与该第二沟槽周围的该底导电层;
在该图案化光致抗蚀剂层暴露出的该底导电层与部分该内部线路层上形成一导电材料层,其中该导电材料层填满该第一沟槽、该第二沟槽以及该开孔;以及
移除该图案化光致抗蚀剂层与位于该图案化光致抗蚀剂层下方的该底导电层。
9.一种线路板,包括:
基板;
内部线路层,配置在该基板上;
介电层,配置在该基板上且覆盖该内部线路层;
第一线路层,包括一第一内埋线路层以及一第一表面线路层,其中该第一内埋线路层内埋于该介电层中,该第一表面线路层配置在该介电层与该第一内埋线路层上;
第二线路层,包括一第二内埋线路层以及一第二表面线路层,其中该第二内埋线路层内埋于该介电层中,该第二表面线路层配置在该介电层与该第二内埋线路层上;以及
导通孔,配置在该介电层中,且与该第一内埋线路层以及该内部线路层电连接。
10.如权利要求9所述的线路板,其中该第一内埋线路层的边界位于该第一表面线路层的边界内,且该第二内埋线路层的边界位于该第二表面线路层的边界内。
11.如权利要求9或10所述的线路板,还包括一活化层,配置在该介电层与该第一线路层之间、该介电层与该第二线路层之间、该介电层与该导通孔之间以及该内部线路层与该导通孔之间。
12.如权利要求11所述的线路板,还包括一底导电层,配置在该活化层上。
13.如权利要求9或10所述的线路板,其中该介电层中含有多个活化粒子。
14.如权利要求13所述的线路板,还包括一底导电层,配置在该介电层与该第一线路层之间、该介电层与该第二线路层之间以及该介电层与该导通孔之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210190785.4A CN103491729A (zh) | 2012-06-11 | 2012-06-11 | 线路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210190785.4A CN103491729A (zh) | 2012-06-11 | 2012-06-11 | 线路板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103491729A true CN103491729A (zh) | 2014-01-01 |
Family
ID=49831585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210190785.4A Pending CN103491729A (zh) | 2012-06-11 | 2012-06-11 | 线路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103491729A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104869762A (zh) * | 2014-02-24 | 2015-08-26 | 联想(北京)有限公司 | 一种印刷电路板的制备方法、结构和电子设备 |
CN105472883A (zh) * | 2014-09-16 | 2016-04-06 | 深南电路有限公司 | 一种电路板制作方法及电路板 |
CN105592639A (zh) * | 2014-10-23 | 2016-05-18 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN106257970A (zh) * | 2015-06-18 | 2016-12-28 | 欣兴电子股份有限公司 | 电路板结构与其制造方法 |
CN106383086A (zh) * | 2016-08-26 | 2017-02-08 | 广州兴森快捷电路科技有限公司 | 埋线路产品线路结合力检测板及方法 |
CN108713353A (zh) * | 2016-03-07 | 2018-10-26 | 三菱电机株式会社 | 电子控制装置 |
CN109640514A (zh) * | 2019-01-22 | 2019-04-16 | 张雯蕾 | 带有立体电路的基件及其制备方法 |
WO2020151072A1 (zh) * | 2019-01-22 | 2020-07-30 | 张雯蕾 | 带有内埋电路的立体基件及其制备方法 |
CN113056107A (zh) * | 2021-02-07 | 2021-06-29 | 深圳明阳芯蕊半导体有限公司 | 新型线路结构的制作工艺及新型线路结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6423910B1 (en) * | 1998-12-23 | 2002-07-23 | Lucas Industries Limited | Printed circuit device |
US20060172533A1 (en) * | 2005-01-28 | 2006-08-03 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating printed circuit board |
CN102378489A (zh) * | 2010-08-24 | 2012-03-14 | 欣兴电子股份有限公司 | 软硬线路板及其制造方法 |
-
2012
- 2012-06-11 CN CN201210190785.4A patent/CN103491729A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6423910B1 (en) * | 1998-12-23 | 2002-07-23 | Lucas Industries Limited | Printed circuit device |
US20060172533A1 (en) * | 2005-01-28 | 2006-08-03 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating printed circuit board |
CN102378489A (zh) * | 2010-08-24 | 2012-03-14 | 欣兴电子股份有限公司 | 软硬线路板及其制造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104869762A (zh) * | 2014-02-24 | 2015-08-26 | 联想(北京)有限公司 | 一种印刷电路板的制备方法、结构和电子设备 |
CN105472883B (zh) * | 2014-09-16 | 2018-12-21 | 深南电路有限公司 | 一种电路板制作方法及电路板 |
CN105472883A (zh) * | 2014-09-16 | 2016-04-06 | 深南电路有限公司 | 一种电路板制作方法及电路板 |
CN105592639A (zh) * | 2014-10-23 | 2016-05-18 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN105592639B (zh) * | 2014-10-23 | 2019-01-25 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
CN106257970A (zh) * | 2015-06-18 | 2016-12-28 | 欣兴电子股份有限公司 | 电路板结构与其制造方法 |
CN106257970B (zh) * | 2015-06-18 | 2019-02-05 | 欣兴电子股份有限公司 | 电路板结构与其制造方法 |
CN108713353A (zh) * | 2016-03-07 | 2018-10-26 | 三菱电机株式会社 | 电子控制装置 |
CN106383086A (zh) * | 2016-08-26 | 2017-02-08 | 广州兴森快捷电路科技有限公司 | 埋线路产品线路结合力检测板及方法 |
CN106383086B (zh) * | 2016-08-26 | 2018-10-19 | 广州兴森快捷电路科技有限公司 | 埋线路产品线路结合力检测板及方法 |
WO2018036162A1 (zh) * | 2016-08-26 | 2018-03-01 | 广州兴森快捷电路科技有限公司 | 埋线路产品线路结合力检测板及方法 |
KR20190044645A (ko) * | 2016-08-26 | 2019-04-30 | 광저우 패스트프린트 서킷 테크 컴퍼니 리미티드 | 내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법 |
KR102206920B1 (ko) * | 2016-08-26 | 2021-01-25 | 광저우 패스트프린트 서킷 테크 컴퍼니 리미티드 | 내장회로 제품의 회로 접합력 테스트 보드 및 테스트 방법 |
CN109640514A (zh) * | 2019-01-22 | 2019-04-16 | 张雯蕾 | 带有立体电路的基件及其制备方法 |
WO2020151072A1 (zh) * | 2019-01-22 | 2020-07-30 | 张雯蕾 | 带有内埋电路的立体基件及其制备方法 |
CN113056107A (zh) * | 2021-02-07 | 2021-06-29 | 深圳明阳芯蕊半导体有限公司 | 新型线路结构的制作工艺及新型线路结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103491729A (zh) | 线路板及其制作方法 | |
CN102111968B (zh) | 多层布线基板的制造方法及多层布线基板 | |
CN100435299C (zh) | 布线基板的制备方法 | |
CN101373720B (zh) | 制造半导体器件的方法 | |
CN103458628B (zh) | 多层电路板及其制作方法 | |
CN102130071B (zh) | 芯片封装体及其形成方法 | |
CN102111952B (zh) | 多层布线基板 | |
US8365401B2 (en) | Circuit board and manufacturing method thereof | |
US9085826B2 (en) | Method of fabricating printed circuit board (PCB) substrate having a cavity | |
US9117697B2 (en) | Semiconductor substrate and method for making the same | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
US20180211909A1 (en) | Package substrate, method for fabricating the same, and package device including the package substrate | |
KR20080066773A (ko) | 파인 피치 상호접속부 및 그 제조 방법 | |
CN105470144A (zh) | 无核心层封装基板与其制造方法 | |
KR20160010960A (ko) | 인쇄회로기판 및 그 제조방법 | |
CN102111954B (zh) | 线路板及其制作工艺 | |
CN106158667B (zh) | 封装基板及其制作方法 | |
CN103179809A (zh) | 布线基板的制造方法 | |
CN103052253A (zh) | 线路板结构及其制作方法 | |
US9859159B2 (en) | Interconnection structure and manufacturing method thereof | |
CN105592639A (zh) | 电路板及其制作方法 | |
CN108575056A (zh) | 柔性电路板制作方法 | |
JP2013062293A (ja) | 多層配線基板の製造方法 | |
US8461461B2 (en) | Embedded substrate having circuit layer element with oblique side surface and method for making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140101 |