CN103489798A - 半导体元件的标记方法、半导体装置的制造方法、以及半导体装置 - Google Patents

半导体元件的标记方法、半导体装置的制造方法、以及半导体装置 Download PDF

Info

Publication number
CN103489798A
CN103489798A CN201310226630.6A CN201310226630A CN103489798A CN 103489798 A CN103489798 A CN 103489798A CN 201310226630 A CN201310226630 A CN 201310226630A CN 103489798 A CN103489798 A CN 103489798A
Authority
CN
China
Prior art keywords
film
semiconductor
back surface
semiconductor element
semiconductor back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310226630.6A
Other languages
English (en)
Inventor
高本尚英
志贺豪士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103489798A publication Critical patent/CN103489798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的目的在于提供半导体元件的标记方法、半导体装置的制造方法、以及半导体装置，所述半导体装置的制造方法即使在对半导体元件逐个进行标记的情况下也能够高效地制造半导体装置。解决方法涉及一种半导体元件的标记方法，其特征在于，对在能够卷绕成卷盘状的载体的口袋部***的半导体元件进行标记。另外涉及一种半导体装置的制造方法，其特征在于，包括如下工序：工序1，在能够卷绕成卷盘状的载体的口袋部***半导体元件；以及工序2，对***在前述口袋部的前述半导体元件进行标记。

Description

半导体元件的标记方法、半导体装置的制造方法、以及半导体装置
技术领域
本发明涉及半导体元件的标记方法、半导体装置的制造方法、以及通过该制造方法得到的半导体装置。
背景技术
近年来，进一步要求半导体装置及其封装体的薄型化、小型化。因此，作为半导体装置及其封装体，广泛利用半导体元件通过倒装芯片键合安装到基板上（倒装芯片连接）的倒装芯片型的半导体装置。
该倒装芯片连接为按半导体芯片的电路面与基板的电极形成面相对的方式固定的连接。在这样的半导体装置等中，有时会通过保护薄膜保护半导体芯片的背面，防止半导体芯片的损伤等。
然而，为了通过保护薄膜保护半导体芯片的背面，需要追加对切割工序中得到的半导体芯片其背面粘贴保护薄膜的新工序。其结果，工序数增加，制造成本等增加。对于这样的问题，已知为了谋求降低制造成本而使用切割胶带一体型的半导体背面用薄膜。切割胶带一体型半导体背面用薄膜为具备在基材上具有粘合剂层的切割胶带、和设置在切割胶带的粘合剂层上的倒装芯片型半导体背面用薄膜的结构。制造半导体装置时，切割胶带一体型半导体背面用薄膜按下述方式使用。首先，将半导体晶圆贴合在切割胶带一体型半导体背面用薄膜的倒装芯片型半导体背面用薄膜上。接着，切割该半导体晶圆形成半导体芯片。接下来，将半导体芯片与倒装芯片型半导体背面用薄膜一起从切割胶带的粘合剂层剥离并拾取，然后将通过拾取得到的半导体元件倒装芯片连接到基板等被粘物上。由此，得到倒装芯片型的半导体装置。
然而，以往，在制造的半导体元件、使用该半导体元件制造的半导体装置中，出于产品的管理等目的，需要将各种信息（例如产品编号等文字信息、二维编码等图形信息）以可视状态附（标记）于产品上。
现有技术文献
专利文献
专利文献1：日本特开2002-280329号公报
专利文献2：日本特开2004-260190号公报
发明内容
发明要解决的问题
然而，使用切割胶带一体型半导体背面用薄膜时，由于切割胶带的存在而难以逐个地对半导体晶圆进行标记。因此，在使用切割胶带一体型半导体背面用薄膜的情况下，需要逐个地对半导体元件进行对准（位置匹配）并标记的工序，与逐个地对半导体晶圆进行标记的情况相比，生产效率（UPH：Utility Per Hour）显著降低。
本发明的目的在于提供即使在逐个对半导体元件进行标记的情况下也能够高效地制造半导体装置的半导体元件的标记方法、以及半导体装置的制造方法。
用于解决问题的方案
本申请的发明人等着眼于在半导体装置的制造过程中，一边将能够卷绕成卷盘状的载体输送（卷绕）至卷盘一边在该载体的口袋部***半导体元件的工艺。并且，发现通过对***在该载体的口袋部的半导体元件进行标记，能够达成前述目的，从而完成了本发明。
即，本发明涉及一种半导体元件的标记方法，其特征在于，对在能够卷绕成卷盘状的载体的口袋部***的半导体元件进行标记。
通过前述方案，不需要设置单独的用于标记的工序。因此，即使在逐个对半导体元件进行标记的情况下，也能够高效地制造半导体装置。
另外，通常在标记前进行对准（位置匹配）。通过前述方案，半导体元件借助能够卷绕成卷盘状的载体连续地传送至可检出对准标识的区域，因此各半导体元件的位置偏移轻微，能够有效地对准。其结果，能够高效地制造半导体装置。
前述标记优选为激光标记。
优选对前述半导体元件的背面进行标记。
优选的是：前述半导体元件具备倒装芯片型半导体背面用薄膜，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接到被粘物上的半导体芯片的背面形成，对前述倒装芯片型半导体背面用薄膜进行标记。
本发明另外涉及一种半导体装置的制造方法，其特征在于，包括如下工序：工序1，在能够卷绕成卷盘状的载体的口袋部***半导体元件；以及工序2，对***在前述口袋部的前述半导体元件进行标记。
通过前述方案，不需要设置单独的用于标记的工序。因此，即使在逐个对半导体元件进行标记的情况下，也能够高效地制造半导体装置。
另外，通常在标记前进行对准（位置匹配）。通过前述方案，半导体元件借助能够卷绕成卷盘状的载体连续地传送至可检出对准标识的区域，因此各半导体元件的位置偏移轻微，能够有效地对准。其结果，能够高效地制造半导体装置。
优选的是：所述制造方法包括如下工序：工序A，将切割胶带一体型半导体背面用薄膜层压在半导体晶圆上，所述切割胶带一体型半导体背面用薄膜是将倒装芯片型半导体背面用薄膜层叠在切割胶带上而得到的，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接到被粘物上的半导体芯片的背面形成；工序B，切割被前述倒装芯片型半导体背面用薄膜层压了的前述半导体晶圆；以及工序C，与前述倒装芯片型半导体背面用薄膜一起拾取通过前述切割得到的半导体芯片，由此得到具备前述倒装芯片型半导体背面用薄膜的前述半导体元件，前述工序2对通过前述工序C得到的前述半导体元件的前述倒装芯片型半导体背面用薄膜进行标记。
在使用切割胶带一体型半导体背面用薄膜的情况下，虽然需要逐个对半导体元件进行标记，但通过前述方案，能够高效地制造半导体装置。
优选包括如下工序：工序3，在前述能够卷绕成卷盘状的载体上粘贴覆盖胶带，由此封入通过前述工序2标记的前述半导体元件。
优选的是：前述半导体元件具备倒装芯片型半导体背面用薄膜，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接到被粘物上的半导体芯片的背面形成，前述倒装芯片型半导体背面用薄膜是由含有热塑性树脂和/或热固性树脂的树脂组合物形成的。
优选的是：前述倒装芯片型半导体背面用薄膜由含有前述热固性树脂的前述树脂组合物形成，在前述工序3中，前述热固性树脂未固化。
通过前述方案，不含在工序3之前使倒装芯片型半导体背面用薄膜固化的工序，因此能够简化制造工序。其结果，能够高效地制造半导体装置。
另外，本发明涉及一种通过前述制造方法得到的半导体装置。
通过前述制造方法得到的半导体装置能够良好地辨识通过标记施加的各种信息（文字信息、图形信息等）。
发明的效果
根据本发明的半导体元件的标记方法、以及半导体装置的制造方法，即使在逐个对半导体元件进行标记的情况下，也能够有效地制造半导体装置。
附图说明
图1为示出在能够卷绕成卷盘状的载体的口袋部***半导体元件的情况的剖面示意图。
图2为示出能够在本发明中使用的切割胶带一体型半导体背面用薄膜的剖面示意图。
图3为示出半导体元件的制造方法的一例的剖面示意图。
图4为示出在能够卷绕成卷盘状的载体的口袋部***半导体元件的情况的剖面示意图。
图5为示出倒装芯片型半导体装置的剖面示意图。
附图标记说明
1     切割胶带一体型半导体背面用薄膜
2     半导体背面用薄膜
3     切割胶带
4     半导体晶圆
5     半导体芯片
6     被粘物
11    能够卷绕成卷盘状的载体
12    口袋部
13    半导体元件
14    输送方向
31    基材
32    粘合剂层
33    与半导体晶圆的贴合部分对应的部分
51    在半导体芯片5的电路面侧形成的凸块
61    被覆于被粘物6的连接焊盘的接合用的导电材料
具体实施方式
本发明的半导体元件的标记方法对在能够卷绕成卷盘状的载体的口袋部***的半导体元件进行标记。本发明的半导体装置的制造方法包括如下工序：工序1，在能够卷绕成卷盘状的载体的口袋部***半导体元件；以及工序2，对***在口袋部的半导体元件进行标记。
一边参考图一边对本发明的半导体元件的标记方法以及半导体装置的制造方法进行说明，但本发明不受这些例子限定。
需要说明的是，在本说明书中，在图中省略了不需要说明的部分，另外，为了易于说明而存在进行扩大或缩小等来图示的部分。
图1为示出在能够卷绕成卷盘状的载体的口袋部***半导体元件的情况的剖面示意图。
图2为示出能够在本发明中使用的切割胶带一体型半导体背面用薄膜的剖面示意图。
图3为示出半导体元件的制造方法的一例的剖面示意图。
图4为示出在能够卷绕成卷盘状的载体的口袋部***半导体元件的情况的剖面示意图。
图5为示出倒装芯片型半导体装置的剖面示意图。
（1）工序1
在工序1中，在能够卷绕成卷盘状的载体11的口袋部12***半导体元件13。
（1-1）半导体元件13
作为能够在本发明中使用的半导体元件13，没有特别限定，例如可列举出半导体芯片5等。其中，优选具备倒装芯片型半导体背面用薄膜2（以下也称为半导体背面用薄膜2）的芯片，所述倒装芯片型半导体背面用薄膜2用于在倒装芯片连接到被粘物6上的半导体芯片5的背面形成。
这种半导体元件13例如可通过下述方法优选地获得，所述方法包括：工序A，将切割胶带一体型半导体背面用薄膜1层压在半导体晶圆4上，所述切割胶带一体型半导体背面用薄膜1是将倒装芯片型半导体背面用薄膜2层叠在切割胶带3上而得到的，所述倒装芯片型半导体背面用薄膜2用于在倒装芯片连接到被粘物6上的半导体芯片5的背面形成；工序B，切割被前述倒装芯片型半导体背面用薄膜1层压了的前述半导体晶圆4；以及工序C，与前述倒装芯片型半导体背面用薄膜2一起拾取通过前述切割得到的半导体芯片5，由此得到具备前述倒装芯片型半导体背面用薄膜2的前述半导体元件13。
（1-1-A）工序A
在工序A中，将切割胶带一体型半导体背面用薄膜1层压在半导体晶圆4上。
切割胶带一体型半导体背面用薄膜1
如图1中所示，切割胶带一体型半导体背面用薄膜1为如下构成：其具备在基材31上设置有粘合剂层32的切割胶带3、和设置在前述粘合剂层32上的半导体背面用薄膜2。另外，能够在本发明中使用的切割胶带一体型半导体背面用薄膜1如图1中所示，可以为在切割胶带3的粘合剂层32上仅在与半导体晶圆4的贴合部分对应的部分33形成半导体背面用薄膜2的构成，也可以为在粘合剂层32的整面形成有半导体背面用薄膜2的构成，另外，还可以为在比与半导体晶圆4的贴合部分对应的部分33大并且比粘合剂层32的整面小的部分形成有半导体背面用薄膜2的构成。其中，半导体背面用薄膜2的表面（要与晶圆的背面贴合一侧的表面）在贴合于晶圆背面之前，可以通过隔离膜等保护。
以下，对半导体背面用薄膜2、切割胶带3进行详细说明。
半导体背面用薄膜2
前述半导体背面用薄膜2具有薄膜状的形态。
前述半导体背面用薄膜2例如可以通过含有热塑性树脂和/或热固性树脂的树脂组合物形成，具体而言，可以通过含有热塑性树脂和热固性树脂的树脂组合物、未使用热固性树脂的热塑性树脂组合物、未使用热塑性树脂的热固性树脂组合物形成。其中，优选通过含有热塑性树脂的树脂组合物形成。
作为前述热塑性树脂，例如可列举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-醋酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、尼龙6、尼龙66等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、聚对苯二甲酸乙二醇酯（PET）、聚对苯二甲酸丁二醇酯（PBT）等饱和聚酯树脂、聚酰胺酰亚胺树脂、或氟树脂等。热塑性树脂可以单独使用或者两种以上组合使用。在它们当中，从离子性杂质少、耐热性高、能够确保半导体元件13的可靠性的观点出发，特别优选丙烯酸类树脂。
作为前述丙烯酸类树脂，没有特别的限定，可列举出将具有碳数30以下（优选碳数1～18，进一步优选碳数1～10，特别优选碳数1～5）的直链或者支链烷基的丙烯酸或甲基丙烯酸的酯中的1种或两种以上作为成分的聚合物等。即，在本发明中，丙烯酸类树脂是指也包括甲基丙烯酸类树脂的广义的意思。作为前述烷基，例如可列举出甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基（月桂基）、十三烷基、十四烷基、硬脂基、十八烷基等。
另外，作为用于形成前述丙烯酸类树脂的其他单体，只要为除具有前述碳数30以下的直链或者支链的烷基的丙烯酸或甲基丙烯酸的酯以外的单体就没有特别限定。具体而言，例如可列举出丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、马来酸、富马酸或者巴豆酸等含羧基的单体；马来酸酐或者衣康酸酐等酸酐单体；（甲基）丙烯酸2-羟乙酯、（甲基）丙烯酸2-羟基丙酯、（甲基）丙烯酸4-羟基丁酯、（甲基）丙烯酸6-羟基己酯、（甲基）丙烯酸8-羟基辛酯、（甲基）丙烯酸10-羟基癸酯、（甲基）丙烯酸12-羟基月桂酯或者丙烯酸（4-羟甲基环己基）甲酯等含羟基的单体；苯乙烯磺酸、烯丙基磺酸、2-（甲基）丙烯酰胺-2-甲基丙烷磺酸、（甲基）丙烯酰胺丙烷磺酸、磺丙基（甲基）丙烯酸酯或者（甲基）丙烯酰氧基萘磺酸等含磺酸基单体；或者2-羟乙基丙烯酰基磷酸酯等含磷酸基单体等。需要说明的是，（甲基）丙烯酸是指丙烯酸和/或甲基丙烯酸，本说明书中的（甲基）全部为相同的意思。
相对于全部树脂成分的热塑性树脂的含量越多越优选，优选为50重量%以上，更优选为60重量%以上，进一步优选为70重量%以上。如果为50重量%以上，则热固化前后的物性变化小，因此能够在工序2中以未固化状态良好地对半导体背面用薄膜2进行标记。另外，能够扩大工艺裕度（processmargin）。
另一方面，对相对于全部树脂成分的热塑性树脂的含量的上限没有特别限定，例如95重量%以下，优选为90重量%以下。如果为90重量%以下，则能够表现出对晶圆充分的粘合力。
另外，作为前述热固性树脂，可列举出环氧树脂、酚醛树脂、以及氨基树脂、不饱和聚酯树脂、聚氨酯树脂、有机硅树脂、热固性聚酰亚胺树脂等。热固性树脂可以单独使用或者两种以上组合使用。作为热固性树脂，特别优选会使半导体元件13腐蚀的离子性杂质等的含量少的环氧树脂。另外，作为环氧树脂的固化剂可优选使用酚醛树脂。
作为环氧树脂，没有特别限定，例如可以使用双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆型环氧树脂、邻甲酚酚醛清漆型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟苯基乙烷型环氧树脂等二官能环氧树脂、多官能环氧树脂、或乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或者缩水甘油胺型环氧树脂等环氧树脂。在它们当中，特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟苯基乙烷型环氧树脂。这是由于这些环氧树脂与作为固化剂的酚醛树脂的反应性充足，耐热性等优异。
进而，前述酚醛树脂为作为前述环氧树脂的固化剂起作用的物质，例如可列举出苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲阶酚醛树脂、聚对羟基苯乙烯（polyparaoxystyrene）等聚氧苯乙烯等。酚醛树脂可以单独使用或者两种以上组合使用。在它们当中，从能够提高半导体装置的连接可靠性的观点出发，特别优选苯酚酚醛清漆树脂、苯酚芳烷基树脂。
关于环氧树脂与酚醛树脂的配混比例，例如优选按前述环氧树脂成分中的每1当量环氧基对应的酚醛树脂中的羟基为0.5～2.0当量的方式配混，更优选为0.8～1.2当量。
在本发明中，还可以使用环氧树脂和酚醛树脂的热固化促进催化剂。作为热固化促进催化剂，没有特别限定，可以从公知的热固化促进催化剂中恰当地选择来使用。热固化促进催化剂可以单独使用或者两种以上组合使用。作为热固化促进催化剂，例如可以使用胺系固化促进剂、磷系固化促进剂、咪唑系固化促进剂、硼系固化促进剂、磷-硼系固化促进剂等。
从热固化前后的物性变化小而能够在工序2中以未固化状态良好地对半导体背面用薄膜2进行标记的观点、以及能够扩大工艺裕度的观点出发，相对于全部树脂成分的热固性树脂的含量越少越优选。相对于全部树脂成分的热固性树脂的含量的上限优选为50重量%以下，更优选为40重量%以下，进一步优选为30重量%以下。另一方面，对相对于全部树脂成分的热固性树脂的含量的下限没有特别限定，例如为5重量%以上，优选为10重量%以上。如果为10重量%以上，则对半导体晶圆4的密合性良好。
半导体背面用薄膜2相对于半导体晶圆4的背面（电路非形成面）具有粘接性（密合性）是重要的。
半导体背面用薄膜2相对于半导体晶圆4的粘接力（23℃，剥离角度180°，剥离速度300mm/分钟）优选为1N/10mm宽度以上，更优选为2N/10mm宽度以上，进一步优选为4N/10mm宽度以上。另外，作为上限值没有特别限定，优选为10N/10mm宽度以下，更优选为8N/10mm宽度以下。通过设为1N/10mm宽度以上，会以优异的密合性与半导体晶圆4、半导体元件13贴合，能够防止浮起等的发生。另外，还能够防止切割半导体晶圆4时发生芯片飞出。需要说明的是，半导体背面用薄膜2相对于半导体晶圆4的前述粘接力例如为按下述方式测得的值。
粘接力
在半导体背面用薄膜2的一面贴合粘合带（商品名“BT315”日东电工株式会社制造）进行背面增强。然后，在背面增强了的长度150mm、宽度10mm的半导体背面用薄膜2的表面，在50℃下以2kg的辊进行一来回，通过热层压法贴合厚度0.6mm的半导体晶圆4。然后，在热板上（50℃）静置2分钟后，在常温（23℃左右）下静置20分钟。静置后，使用剥离试验机（商品名“Autograph AGS-J”，株式会社岛津制作所制造），在温度23℃下，在剥离角度：180°、拉伸速度：300mm/min的条件下，将背面增强了的半导体背面用薄膜2拉剥。前述粘接力为此时在半导体背面用薄膜2与半导体晶圆4的界面使其剥离并测定而得到的值（N/10mm宽度）。
另外，在前述树脂组合物中，优选添加与聚合物的分子链末端的官能团等反应的多官能性化合物作为交联剂。由此，可以提高在高温下的粘接特性、实现耐热性的改善。作为前述交联剂，没有特别限定，可以使用公知的交联剂。具体而言，例如可列举出异氰酸酯系交联剂、环氧系交联剂、三聚氰胺系交联剂、过氧化物系交联剂、以及尿素系交联剂、金属醇盐系交联剂、金属螯合物系交联剂、金属盐系交联剂、碳二亚胺系交联剂、噁唑啉系交联剂、氮丙啶系交联剂、胺系交联剂等。作为交联剂，优选为异氰酸酯系交联剂、环氧系交联剂。另外，前述交联剂可以单独使用或者两种以上组合使用。
作为前述异氰酸酯系交联剂，例如可列举出1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯、1,6-六亚甲基二异氰酸酯等低级脂肪族多异氰酸酯类；环亚戊基二异氰酸酯、环亚己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯、氢化二甲苯二异氰酸酯等脂环族多异氰酸酯类；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4’-二苯基甲烷二异氰酸酯、苯二甲基二异氰酸酯等芳香族多异氰酸酯类等，此外，还可以使用三羟甲基丙烷/甲苯二异氰酸酯3聚体加成物（NIPPON POLYURETHANE INDUSTRY CO.,LTD.制造,商品名“CORONATE L”）、三羟甲基丙烷/六亚甲基二异氰酸酯3聚体加成物（NIPPON POLYURETHANE INDUSTRY CO.,LTD.制造，商品名“CORONATE HL”）等。
另外，作为前述环氧系交联剂，例如可列举出N,N,N’,N’-四缩水甘油基-间二甲苯二胺、二缩水甘油基苯胺、1,3-双（N,N-缩水甘油基氨基甲基）环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇聚缩水甘油醚、丙三醇聚缩水甘油醚、季戊四醇聚缩水甘油醚、聚丙三醇聚缩水甘油醚、山梨糖醇酐聚缩水甘油醚、三羟甲基丙烷聚缩水甘油醚、已二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三（2-羟乙基）异氰脲酸酯、间苯二酚二缩水甘油醚、双酚-S-二缩水甘油醚、以及在分子内具有两个以上环氧基的环氧系树脂等。
其中，对交联剂的用量没有特别限定，可以根据要使其交联的程度来适宜地选择。具体而言，作为交联剂的用量，例如，相对于100重量份聚合物成分（尤其分子链末端具有官能团的聚合物），优选为7重量份以下，更优选为0.05～7重量份。如果交联剂的用量相对于100质量份聚合物成分多于7重量份，则存在粘接力降低的倾向。此外，从提高内聚力的观点出发，交联剂的用量相对于100质量份聚合物成分优选为0.05重量份以上。
需要说明的是，在本发明中，还可以代替使用交联剂、或者在使用交联剂的同时，通过电子射线、紫外线等的照射来实施交联处理。
前述半导体背面用薄膜2优选是着色的。由此，能够发挥优异的标记性以及外观性，可以形成具有附加价值的外观的半导体装置。这样，由于着色了的半导体背面用薄膜2具有优异的标记性，因此可以通过在半导体元件13或使用了该半导体元件13的半导体装置的非电路面侧的表面利用印刷方法、激光标记方法等各种标记方法隔着半导体背面用薄膜2来实施标记，赋予文字信息、图形信息等各种信息。尤其，通过控制着色的颜色，可以以优异的可视性辨识通过标记赋予的信息（文字信息、图形信息等）。这样在半导体背面用薄膜2着色了的情况下，能够容易地区分切割胶带3和半导体背面用薄膜2，能够提高作业性等，故优选。进而，例如作为半导体装置，还可以按产品类型进行颜色区分。在使半导体背面用薄膜2带有颜色的情况下（并非无色·透明的情况），作为通过着色而呈现的颜色没有特别限定，例如，优选为黑色、蓝色、红色等浓色，尤其优选为黑色。
在本实施方式中，浓色基本上是指在L*a*b*色度***中规定的L*为60以下（0～60）的浓重颜色。前述L*优选为50以下（0～50），更优选为40以下（0～40）。
另外，黑色基本上是指在L*a*b*色度***中规定的L*为35以下（0～35）的黑色系颜色。前述L*优选为30以下（0～30），更优选为25以下（0～25）。其中，在黑色中，在L*a*b*色度***中规定的a*、b*可以分别根据L*的值来适当地选择。作为a*、b*，例如优选双方均为-10～10，更优选双方均为-5～5，特别优选双方均-3～3的范围（尤其是0或几乎为0）。
需要说明的是，在本实施方式中，在L*a*b*色度***中规定的L*、a*、b*是通过使用色彩色差计（商品名“CR-200”MINOLTA公司制造；色彩色差计）测定来求得的。其中，L*a*b*色度***为国际照明委员会（CIE）在1976年推荐的颜色空间，表示称为CIE1976（L*a*b*）色度***的颜色空间。另外，L*a*b*色度***被规定在日本工业标准的JIS Z8729中。
在将半导体背面用薄膜2着色时，可以根据作为目标的颜色使用着色材料（着色剂）。作为这样的着色材料，可优选使用黑色系着色材料、蓝色系着色材料、红色系着色材料等各种浓色系着色材料，特别优选黑色系着色材料。作为着色材料，颜料、染料等均可。着色材料可以单独使用或者两种以上组合使用。其中，作为染料，可以使用酸性染料、反应染料、直接染料、分散染料、阳离子染料等中的任意形式的染料。另外，颜料也对其形式没有特别限定，可以从公知的颜料中适宜地选择来使用。
尤其，如果使用染料作为着色材料，则由于在半导体背面用薄膜2中，染料通过溶解形成均匀或大致均匀地分散的状态，因此能够容易地制造着色浓度均匀或大致均匀的半导体背面用薄膜2。因此，如果使用染料作为着色材料，则半导体背面用薄膜2能够使着色浓度均匀或大致均匀，能够提高标记性、外观性。
作为黑色系着色材料，没有特别限定，例如可以从无机的黑色系颜料、黑色系染料中适宜地选择。另外，作为黑色系着色材料，可以为青色（cyan）系着色材料（青绿色系着色材料）、品红（magenta）系着色材料（红紫色系着色材料）以及黄色系着色材料（yellow系着色材料）混合而得到的着色材料混合物。黑色系着色材料可以单独使用或者两种以上组合使用。毋庸置疑，黑色系着色材料还可以与黑色以外的颜色的着色材料组合使用。
具体而言，作为黑色系着色材料，例如可列举出炭黑（炉黑、槽黑、乙炔黑、热炭黑、灯黑等）、石墨（graphite）、氧化铜、二氧化锰、偶氮系颜料（甲亚胺偶氮黑（azomethine Azo Black）等）、苯胺黑、苝黑、钛黑、酞菁黑、活性炭、铁氧体（非磁性铁氧体、磁性铁氧体等）、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物系黑色色素、蒽醌系有机黑色色素等。
在本发明中，作为黑色系着色材料，还可利用C.I.溶剂黑3、C.I.溶剂黑7、C.I.溶剂黑22、C.I.溶剂黑27、C.I.溶剂黑29、C.I.溶剂黑34、C.I.溶剂黑43、C.I.溶剂黑70、C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71、C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154、C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等黑色系染料；C.I.颜料黑1、C.I.颜料黑7等黑色系颜料等。
作为这样的黑色系着色材料，例如市售有商品名“Oil Black BY”、商品名“Oil Black BS”、商品名“Oil Black HBB”、商品名“Oil Black803”、商品名“Oil Black860”、商品名“Oil Black5970”、商品名“Oil Black5906”、商品名“OilBlack5905”（Orient Chemical Industries Co.,Ltd.制造）等。
作为黑色系着色材料以外的着色材料，例如可列举出青色系着色材料、品红系着色材料、黄色系着色材料等。作为青色系着色材料，例如可列举出C.I.溶剂蓝25、C.I.溶剂蓝36、C.I.溶剂蓝60、C.I.溶剂蓝70、C.I.溶剂蓝93、C.I.溶剂蓝95；C.I.酸性蓝6、C.I.酸性蓝45等青色系染料；C.I.颜料蓝1、C.I.颜料蓝2、C.I.颜料蓝3、C.I.颜料蓝15、C.I.颜料蓝15：1、C.I.颜料蓝15：2、C.I.颜料蓝15：3、C.I.颜料蓝15：4、C.I.颜料蓝15：5、C.I.颜料蓝15：6、C.I.颜料蓝16、C.I.颜料蓝17、C.I.颜料蓝17：1、C.I.颜料蓝18、C.I.颜料蓝22、C.I.颜料蓝25、C.I.颜料蓝56、C.I.颜料蓝60、C.I.颜料蓝63、C.I.颜料蓝65、C.I.颜料蓝66；C.I.还原蓝4；C.I.还原蓝60、C.I.颜料绿7等青色系颜料等。
另外，在品红系着色材料中，作为品红系染料，例如可列举出C.I.溶剂红1、C.I.溶剂红3、C.I.溶剂红8、C.I.溶剂红23、C.I.溶剂红24、C.I.溶剂红25、C.I.溶剂红27、C.I.溶剂红30、C.I.溶剂红49、C.I.溶剂红52、C.I.溶剂红58、C.I.溶剂红63、C.I.溶剂红81、C.I.溶剂红82、C.I.溶剂红83、C.I.溶剂红84、C.I.溶剂红100、C.I.溶剂红109、C.I.溶剂红111、C.I.溶剂红121、C.I.溶剂红122；C.I.分散红9；C.I.溶剂紫8、C.I.溶剂紫13、C.I.溶剂紫14、C.I.溶剂紫21、C.I.溶剂紫27；C.I.分散紫1；C.I.碱性红1、C.I.碱性红2、C.I.碱性红9、C.I.碱性红11、C.I.碱性红13、C.I.碱性红14、C.I.碱性红15、C.I.碱性红17、C.I.碱性红18、C.I.碱性红22、C.I.碱性红23、C.I.碱性红24、C.I.碱性红27、C.I.碱性红29、C.I.碱性红32、C.I.碱性红34、C.I.碱性红35、C.I.碱性红36、C.I.碱性红37、C.I.碱性红38、C.I.碱性红39、C.I.碱性红40；C.I.碱性紫1、C.I.碱性紫3、C.I.碱性紫7、C.I.碱性紫10、C.I.碱性紫14、C.I.碱性紫15、C.I.碱性紫21、C.I.碱性紫25、C.I.碱性紫26、C.I.碱性紫27、C.I.碱性紫28等。
在品红系着色材料中，作为品红系颜料，例如可列举出C.I.颜料红1、C.I.颜料红2、C.I.颜料红3、C.I.颜料红4、C.I.颜料红5、C.I.颜料红6、C.I.颜料红7、C.I.颜料红8、C.I.颜料红9、C.I.颜料红10、C.I.颜料红11、C.I.颜料红12、C.I.颜料红13、C.I.颜料红14、C.I.颜料红15、C.I.颜料红16、C.I.颜料红17、C.I.颜料红18、C.I.颜料红19、C.I.颜料红21、C.I.颜料红22、C.I.颜料红23、C.I.颜料红30、C.I.颜料红31、C.I.颜料红32、C.I.颜料红37、C.I.颜料红38、C.I.颜料红39、C.I.颜料红40、C.I.颜料红41、C.I.颜料红42、C.I.颜料红48：1、C.I.颜料红48：2、C.I.颜料红48：3、C.I.颜料红48：4、C.I.颜料红49、C.I.颜料红49：1、C.I.颜料红50、C.I.颜料红51、C.I.颜料红52、C.I.颜料红52：2、C.I.颜料红53：1、C.I.颜料红54、C.I.颜料红55、C.I.颜料红56、C.I.颜料红57：1、C.I.颜料红58、C.I.颜料红60、C.I.颜料红60：1、C.I.颜料红63、C.I.颜料红63：1、C.I.颜料红63：2、C.I.颜料红64、C.I.颜料红64：1、C.I.颜料红67、C.I.颜料红68、C.I.颜料红81、C.I.颜料红83、C.I.颜料红87、C.I.颜料红88、C.I.颜料红89、C.I.颜料红90、C.I.颜料红92、C.I.颜料红101、C.I.颜料红104、C.I.颜料红105、C.I.颜料红106、C.I.颜料红108、C.I.颜料红112、C.I.颜料红114、C.I.颜料红122、C.I.颜料红123、C.I.颜料红139、C.I.颜料红144、C.I.颜料红146、C.I.颜料红147、C.I.颜料红149、C.I.颜料红150、C.I.颜料红151、C.I.颜料红163、C.I.颜料红166、C.I.颜料红168、C.I.颜料红170、C.I.颜料红171、C.I.颜料红172、C.I.颜料红175、C.I.颜料红176、C.I.颜料红177、C.I.颜料红178、C.I.颜料红179、C.I.颜料红184、C.I.颜料红185、C.I.颜料红187、C.I.颜料红190、C.I.颜料红193、C.I.颜料红202、C.I.颜料红206、C.I.颜料红207、C.I.颜料红209、C.I.颜料红219、C.I.颜料红222、C.I.颜料红224、C.I.颜料红238、C.I.颜料红245；C.I.颜料紫3、C.I.颜料紫9、C.I.颜料紫19、C.I.颜料紫23、C.I.颜料紫31、C.I.颜料紫32、C.I.颜料紫33、C.I.颜料紫36、C.I.颜料紫38、C.I.颜料紫43、C.I.颜料紫50；C.I.还原红1、C.I.还原红2、C.I.还原红10、C.I.还原红13、C.I.还原红15、C.I.还原红23、C.I.还原红29、C.I.还原红35等。
另外，作为黄色系着色材料，例如可列举出C.I.溶剂黄19、C.I.溶剂黄44、C.I.溶剂黄77、C.I.溶剂黄79、C.I.溶剂黄81、C.I.溶剂黄82、C.I.溶剂黄93、C.I.溶剂黄98、C.I.溶剂黄103、C.I.溶剂黄104、C.I.溶剂黄112、C.I.溶剂黄162等黄色系染料；C.I.颜料橙31、C.I.颜料橙43；C.I.颜料黄1、C.I.颜料黄2、C.I.颜料黄3、C.I.颜料黄4、C.I.颜料黄5、C.I.颜料黄6、C.I.颜料黄7、C.I.颜料黄10、C.I.颜料黄11、C.I.颜料黄12、C.I.颜料黄13、C.I.颜料黄14、C.I.颜料黄15、C.I.颜料黄16、C.I.颜料黄17、C.I.颜料黄23、C.I.颜料黄24、C.I.颜料黄34、C.I.颜料黄35、C.I.颜料黄37、C.I.颜料黄42、C.I.颜料黄53、C.I.颜料黄55、C.I.颜料黄65、C.I.颜料黄73、C.I.颜料黄74、C.I.颜料黄75、C.I.颜料黄81、C.I.颜料黄83、C.I.颜料黄93、C.I.颜料黄94、C.I.颜料黄95、C.I.颜料黄97、C.I.颜料黄98、C.I.颜料黄100、C.I.颜料黄101、C.I.颜料黄104、C.I.颜料黄108、C.I.颜料黄109、C.I.颜料黄110、C.I.颜料黄113、C.I.颜料黄114、C.I.颜料黄116、C.I.颜料黄117、C.I.颜料黄120、C.I.颜料黄128、C.I.颜料黄129、C.I.颜料黄133、C.I.颜料黄138、C.I.颜料黄139、C.I.颜料黄147、C.I.颜料黄150、C.I.颜料黄151、C.I.颜料黄153、C.I.颜料黄154、C.I.颜料黄155、C.I.颜料黄156、C.I.颜料黄167、C.I.颜料黄172、C.I.颜料黄173、C.I.颜料黄180、C.I.颜料黄185、C.I.颜料黄195；C.I.还原黄1、C.I.还原黄3、C.I.还原黄20等黄色系颜料等。
青色系着色材料、品红系着色材料、黄色系着色材料等各种着色材料分别可以单独使用或两种以上组合使用。其中，在使用两种以上青色系着色材料、品红系着色材料、黄色系着色材料等各种着色材料的情况下，作为这些着色材料的混合比例（或配混比例），没有特别限定，可以根据各着色材料的种类、作为目标的颜色等适宜地选择。
前述着色剂的含量相对于100重量份树脂组合物（包括树脂、填料、着色剂，溶剂以外的全部成分）优选为0.01～10重量份，更优选为0.5～8重量份，进一步优选为1～5重量份。通过使前述含量为0.01重量份以上，能够降低透光率，并且能够提高激光标记后的标记部与标记部以外的对比度。需要说明的是，半导体背面用薄膜2可以为单层，也可以为多层层叠而得到的层叠薄膜，在为层叠薄膜的情况下，前述着色剂的含量只要作为层叠薄膜整体为0.01～10重量份的范围内即可。
在使半导体背面用薄膜2着色的情况下，对其着色形态没有特别限定。例如，半导体背面用薄膜2可以为添加了着色剂的单层的薄膜状物，也可以为至少将由树脂组合物形成的树脂层与着色剂层层叠而得到的层叠薄膜。其中，在半导体背面用薄膜2为树脂层与着色剂层的层叠薄膜的情况下，作为层叠形态的半导体背面用薄膜2，优选具有树脂层/着色剂层/树脂层的层叠形态。该情况下，着色剂层的两侧的2个树脂层可以为同样组成的树脂层，也可以为不同组成的树脂层。
能够在本发明中使用的半导体背面用薄膜2由含有热固性树脂的树脂组合物形成的情况下，半导体背面用薄膜2在未固化状态下于23℃的拉伸储能模量优选为10M～10GPa，更优选为100MPa～5GPa，进一步优选为100MPa～3GPa，进一步优选为100MPa～1GPa，特别优选为100MPa～0.7GPa。通过使弹性模量为10GPa以下，能够充分确保与半导体晶圆4的密合性。
此处，半导体背面用薄膜2可以为单层，也可以为多层层叠而得到的层叠薄膜，而在为层叠薄膜的情况下，前述未固化状态下于23℃的储能模量只要作为层叠薄膜整体为前述范围内即可。另外，半导体背面用薄膜2的未固化状态下的前述拉伸储能模量（23℃）可以通过树脂成分（热塑性树脂、热固性树脂）的种类、其含量、二氧化硅填料等填充材料的种类、其含量等来控制。
需要说明的是，前述拉伸储能模量设为下述值：制作未层叠于切割胶带3的、未固化状态的半导体背面用薄膜2，使用Rheometrics公司制作的动态粘弹性测定装置“Solid Analyzer RS A2”，以拉伸模式，在样品宽度：10mm、样品长度：22.5mm、样品厚度：0.2mm、且频率：1Hz、升温速度：10℃/分钟、氮气气氛下、规定的温度（23℃）的条件下进行测定，从而得到的拉伸储能模量的值。
能够在本发明中使用的半导体背面用薄膜2由含有热固性树脂的树脂组合物形成的情况下，半导体背面用薄膜2的固化后的弹性模量优选为10M～10GPa，更优选为100MPa～5GPa，进一步优选为100MPa～3GPa，特别优选为100MPa～1GPa。其中，对于弹性模量的测定方法，在前述测定方法中，使半导体背面用薄膜2固化（175℃，1小时），除此以外，通过同样的方法测定。
在半导体背面用薄膜2中，根据需要可以适宜地配混其他添加剂。作为其他添加剂，例如可列举出填充材料（填料）、阻燃剂、硅烷偶联剂、离子捕捉剂、以及增量剂、抗老化剂、抗氧化剂、表面活性剂等。
作为前述填充材料，为无机填充材料、有机填充材料均可，优选无机填充材料。通过配混无机填充材料等填充材料，可以实现赋予半导体背面用薄膜2导电性、提高导热性、调节弹性模量。其中，作为半导体背面用薄膜2，可以为导电性，也可以为非导电性。作为前述无机填充材料，例如可列举出二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅等陶瓷类、铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊锡等金属、或合金类、以及由碳等形成的各种无机粉末等。填充材料可以单独使用或者两种以上组合使用。作为填充材料，其中，优选二氧化硅，特别优选熔融二氧化硅。此外，无机填充材料的平均粒径优选为0.1～80μm的范围内。无机填充材料剂的平均粒径例如可以通过激光衍射型粒度分布测定装置测定。
前述填充材料的配混量相对于100重量份树脂成分优选为80重量份以下，特别优选为0～75重量份。
另外，作为前述阻燃剂，例如可列举出三氧化锑、五氧化锑、溴化环氧树脂等。阻燃剂可以单独使用或者两种以上组合使用。作为前述硅烷偶联剂，例如可列举出β-（3,4-环氧环己基）乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。硅烷偶联剂可以单独使用或者两种以上组合使用。作为前述离子捕捉剂，例如可列举出水滑石类、氢氧化铋等。离子捕捉剂可以单独使用或者两种以上组合使用。
半导体背面用薄膜2例如可以将丙烯酸类树脂等热塑性树脂、和根据需要而添加的环氧树脂等热固性树脂、和根据需要而添加的溶剂、其他添加剂等混合来制备树脂组合物、并利用形成薄膜状的层的惯用的方法来形成。具体而言，例如可以通过将前述树脂组合物涂布在切割胶带3的粘合剂层32上的方法、在适当的隔离膜（剥离纸等）上涂布前述树脂组合物形成树脂层（或粘接剂层）并将其转印（移动）至粘合剂层32上的方法等，由此形成作为半导体背面用薄膜2的薄膜状的层（粘接剂层）。其中，前述树脂组合物可以为溶液也可以为分散液。
此外，由于在后述的工序B中通常使用切削水，因此存在半导体背面用薄膜2吸湿而达到常态以上的含水率的情况。如果在这样的高含水率下直接进行倒装芯片键合，则水蒸汽会在半导体背面用薄膜2与半导体晶圆4或其加工体（半导体）的粘接界面积存，有时会产生浮起。因此，作为半导体背面用薄膜2，通过制成在两面设置有透湿性高的核材料的构成，可以将水蒸气扩散，回避上述问题。从上述观点出发，可以将在核材料的单面或两面形成有半导体背面用薄膜的多层结构作为半导体背面用薄膜使用。作为前述核材料，可列举出薄膜（例如聚酰亚胺薄膜、聚酯薄膜、聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇薄膜、聚碳酸酯薄膜等）、用玻璃纤维、塑料制无纺纤维强化了的树脂基板、硅基板或玻璃基板等。
对半导体背面用薄膜2的厚度（在层叠薄膜的情况下为总厚度）没有特别限定，例如可以从2～200μm左右的范围恰当地选择。进而，前述厚度优选为4～160μm左右，更优选为6～100μm左右，特别优选为10～80μm左右。
切割胶带3
切割胶带3在基材31上形成粘合剂层32而构成。
基材（支撑基材）31可以作为粘合剂层32等的支撑母体使用。前述基材31优选具有辐射线透过性。作为前述基材31，例如可以使用纸等纸系基材；布、无纺布、绝缘纸（felt）、网等纤维系基材；金属箔、金属板等金属系基材；塑料的薄膜、片等塑料系基材；橡胶片等橡胶系基材；发泡片等发泡体、它们的层叠体［尤其是塑料系基材与其他基材的层叠体、塑料薄膜（或片）相互的层叠体等］等的适宜的薄层体。在它们当中，可优选使用塑料的薄膜、片等塑料系基材。
作为这样的塑料材料的素材，例如可列举出聚乙烯（PE）、聚丙烯（PP）、乙烯-丙烯共聚物等烯烃系树脂；乙烯-醋酸乙烯酯共聚物（EVA）、离聚物树脂、乙烯-（甲基）丙烯酸共聚物、乙烯-（甲基）丙烯酸酯（无规、交替）共聚物等将乙烯作为单体成分的共聚物；聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇（PEN）、聚对苯二甲酸丁二醇酯（PBT）等聚酯；丙烯酸类树脂；聚氯乙烯（PVC）；聚氨酯；聚碳酸酯；聚苯硫醚（PPS）；聚酰胺（尼龙）、全芳香族聚酰胺（芳纶）等酰胺系树脂；聚醚醚酮（PEEK）；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS（丙烯腈-丁二烯-苯乙烯共聚物）；纤维素系树脂；有机硅树脂；氟树脂等。
另外，作为基材31的材料，还可列举出前述树脂的交联物等。前述塑料薄膜可以以无拉伸地使用，也可以使用根据需要实施了单轴或双轴拉伸处理的材料。利用通过拉伸处理等而赋予了热收缩性的树脂片，在切割后通过使其基材31热收缩来降低粘合剂层32与半导体背面用薄膜2的粘接面积，从而可以实现使半导体芯片5的回收变得容易。
为了提高与邻接的层的密合性、保持性等，基材31的表面可以实施惯用的表面处理，例如铬酸处理、臭氧暴露、火炎暴露、高压电击暴露、离子化辐射线处理等化学性或物理性处理、基于底涂剂（例如后述的粘合物质）的涂覆处理。
前述基材31可以适宜地选择同种或不同种的材料使用，可以根据需要使用共混数种材料的基材。另外，为了给基材31赋予抗静电能力，可以在前述的基材31上设置由金属、合金、它们的氧化物等形成的厚度为
Figure BDA00003320945100221
左右的导电性物质的蒸镀层。基材31可以为单层或者两种以上的多层。
对基材31的厚度（层叠体的情况下为总厚度）没有特别限制，可以根据强度、柔软性、使用目的等适宜地选择，例如一般为1000μm以下，优选为1～1000μm，更优选为10～500μm，进一步优选为20～300μm，特别优选为30～200μm左右。
其中，在基材31中，在不损害本发明的效果等的范围内，可以含有各种添加剂（着色剂、填充材料、增塑剂、抗老化剂、抗氧化剂、表面活性剂、阻燃剂等）。
前述粘合剂层32通过粘合剂形成，具有粘合性。作为这样的粘合剂，没有特别限定，可以从公知的粘合剂中适宜地选择。具体而言，作为粘合剂，例如可以从丙烯酸类粘合剂、橡胶系粘合剂、乙烯基烷基醚系粘合剂、有机硅系粘合剂、聚酯系粘合剂、聚酰胺系粘合剂、聚氨酯系粘合剂、氟系粘合剂、苯乙烯-二烯嵌段共聚物系粘合剂、在这些粘合剂中配混了熔点为约200℃以下的热熔融性树脂的蠕变特性改良型粘合剂等公知的粘合剂（例如参照日本特开昭56-61468号公报、日本特开昭61-174857号公报、日本特开昭63-17981号公报、日本特开昭56-13040号公报等）之中，适宜地选择具有前述特性的粘合剂来使用。另外，作为粘合剂，可以使用辐射线固化型粘合剂（或能量射线固化型粘合剂）、热膨胀性粘合剂。粘合剂可以单独使用或者两种以上组合使用。
作为前述粘合剂，可优选使用丙烯酸类粘合剂、橡胶系粘合剂，特别优选丙烯酸类粘合剂。作为丙烯酸类粘合剂，可列举出将使用了（甲基）丙烯酸烷基酯中的1种或两种以上作为单聚体成分的丙烯酸类聚合物（均聚物或共聚物）作为基础聚合物的丙烯酸类粘合剂。
作为前述丙烯酸类粘合剂中的（甲基）丙烯酸烷基酯，例如可列举出（甲基）丙烯酸甲酯、（甲基）丙烯酸乙酯、（甲基）丙烯酸丙酯、（甲基）丙烯酸异丙酯、（甲基）丙烯酸丁酯、（甲基）丙烯酸异丁酯、（甲基）丙烯酸仲丁酯、（甲基）丙烯酸叔丁酯、（甲基）丙烯酸戊酯、（甲基）丙烯酸己酯、（甲基）丙烯酸庚酯、（甲基）丙烯酸辛酯、（甲基）丙烯酸2-乙基己酯、（甲基）丙烯酸异辛酯、（甲基）丙烯酸壬酯、（甲基）丙烯酸异壬酯、（甲基）丙烯酸癸酯、（甲基）丙烯酸异癸酯、（甲基）丙烯酸十一烷基酯、（甲基）丙烯酸十二烷基酯、（甲基）丙烯酸十三烷基酯、（甲基）丙烯酸十四烷基酯、（甲基）丙烯酸十五烷基酯、（甲基）丙烯酸十六烷基酯、（甲基）丙烯酸十七烷基酯、（甲基）丙烯酸十八烷基酯、（甲基）丙烯酸十九烷基酯、（甲基）丙烯酸二十烷基酯等（甲基）丙烯酸烷基酯等。作为（甲基）丙烯酸烷基酯，优选烷基的碳数为4～18的（甲基）丙烯酸烷基酯。其中，（甲基）丙烯酸烷基酯的烷基为直链状或支链状均可。
需要说明的是，前述丙烯酸类聚合物以内聚力、耐热性、交联性等的改性为目的，可以根据需要含有与可与前述（甲基）丙烯酸烷基酯共聚的其他单聚体成分（共聚性单聚体成分）对应的单元。作为这样的共聚性单聚体成分，例如可列举出（甲基）丙烯酸（丙烯酸、甲基丙烯酸）、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基的单体；马来酸酐、衣康酸酐等含酸酐基的单体；（甲基）丙烯酸羟乙酯、（甲基）丙烯酸羟基丙酯、（甲基）丙烯酸羟基丁酯、（甲基）丙烯酸羟基己酯、（甲基）丙烯酸羟基辛酯、（甲基）丙烯酸羟基癸酯、（甲基）丙烯酸羟基月桂酯、甲基丙烯酸（4-羟甲基环己基）甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-（甲基）丙烯酰胺-2-甲基丙烷磺酸、（甲基）丙烯酰胺丙烷磺酸、磺丙基（甲基）丙烯酸酯、（甲基）丙烯酰氧基萘磺酸等含磺酸基单体；2-羟乙基丙烯酰基磷酸酯等含磷酸基单体；（甲基）丙烯酰胺、N,N-二甲基（甲基）丙烯酰胺、N-丁基（甲基）丙烯酰胺、N-羟甲基（甲基）丙烯酰胺、N-羟甲基丙烷（甲基）丙烯酰胺等（N-取代）酰胺系单体；（甲基）丙烯酸氨基乙酯、（甲基）丙烯酸N,N-二甲基氨基乙酯、（甲基）丙烯酸叔丁基氨基乙酯等（甲基）丙烯酸氨基烷基系单体；（甲基）丙烯酸甲氧基乙酯、（甲基）丙烯酸乙氧基乙基等（甲基）丙烯酸烷氧基烷基酯系单体；丙烯腈、甲基丙烯腈等氰基丙烯酸酯单体；（甲基）丙烯酸缩水甘油酯等含环氧基的丙烯酸类单体；苯乙烯、α-甲基苯乙烯等苯乙烯系单体；醋酸乙烯酯、丙酸乙烯酯等乙烯基酯系单体；异戊二烯、丁二烯、异丁烯等烯烃系单体；乙烯基醚等乙烯基醚系单体；N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基羧酸酰胺类、N-乙烯基己内酰胺等含氮的单体；N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺等马来酰亚胺系单体；N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺等衣康酰亚胺系单体；N-（甲基）丙烯酰氧基亚甲基琥珀酰亚胺、N-（甲基）丙烯酰基-6-氧杂六亚甲基琥珀酰亚胺、N-（甲基）丙烯酰基-8-氧杂八亚甲基琥珀酰亚胺等琥珀酰亚胺系单体；（甲基）丙烯酸聚乙二醇酯、（甲基）丙烯酸聚丙二醇酯、（甲基）丙烯酸甲氧基乙二醇酯、（甲基）丙烯酸甲氧基聚丙二醇酯等二醇系丙烯酸酯单体；（甲基）丙烯酸四氢糠醇酯、氟代（甲基）丙烯酸酯、有机硅（甲基）丙烯酸酯等具有杂环、卤原子、硅原子等的丙烯酸酯系单体；己二醇二（甲基）丙烯酸酯、（聚）乙二醇二（甲基）丙烯酸酯、（聚）丙二醇二（甲基）丙烯酸酯、新戊二醇二（甲基）丙烯酸酯、季戊四醇二（甲基）丙烯酸酯、三羟甲基丙烷三（甲基）丙烯酸酯、季戊四醇三（甲基）丙烯酸酯、二季戊四醇六（甲基）丙烯酸酯、环氧丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、丁基二（甲基）丙烯酸酯、己基二（甲基）丙烯酸酯等多官能单体等。这些共聚性单聚体成分可以使用1种或两种以上使用。
在使用辐射线固化型粘合剂（或能量射线固化型粘合剂）作为粘合剂的情况下，作为辐射线固化型粘合剂（组合物），例如可列举出使用在聚合物侧链或主链中或者主链末端具有自由基反应性碳-碳双键的聚合物作为基础聚合物的内在型的辐射线固化型粘合剂、在粘合剂中配混有紫外线固化性的单体成分、低聚物成分的辐射线固化型粘合剂等。另外，在使用热膨胀性粘合剂作为粘合剂的情况下，作为热膨胀性粘合剂，例如可列举出含有粘合剂和发泡剂（尤其是热膨胀性微球）的热膨胀性粘合剂等。
在本发明中，在粘合剂层32中，可以在不损害本发明效果的范围内含有各种添加剂（例如增粘树脂、着色剂、增稠剂、增量剂、填充材料、增塑剂、抗老化剂、抗氧化剂、表面活性剂、交联剂等）。
作为前述交联剂，没有特别限定，可以使用公知的交联剂。具体而言，作为交联剂，可列举出异氰酸酯系交联剂、环氧系交联剂、三聚氰胺系交联剂、过氧化物系交联剂、以及尿素系交联剂、金属醇盐系交联剂、金属螯合物系交联剂、金属盐系交联剂、碳二亚胺系交联剂、噁唑啉系交联剂、氮丙啶系交联剂、胺系交联剂等，优选为异氰酸酯系交联剂、环氧系交联剂。交联剂可以单独使用或者两种以上组合使用。此外，对交联剂的用量没有特别限定。
作为前述异氰酸酯系交联剂，可列举出与在本说明书中作为能够在前述半导体背面用薄膜2用的树脂组合物中添加的异氰酸酯系交联剂而列举的物质同样的物质。
需要说明的是，在本发明中，还可以代替使用交联剂、或者在使用交联剂的同时通过电子射线、紫外线等照射实施交联处理。
粘合剂层32例如可以利用将粘合剂（压敏粘接剂）、和根据需要而添加的溶剂、其他添加剂等混合、并形成为片状的层的惯用的方法来形成。具体而言，例如可以通过将含有粘合剂以及根据需要而添加的溶剂、其他添加剂的混合物涂布在基材31上的方法、在恰当的隔离膜（剥离纸等）上涂布前述混合物来形成粘合剂层32并将其转印（移动）至基材31上的方法等，由此形成粘合剂层32。
对粘合剂层32的厚度没有特别限定，例如优选为5～300μm，更优选为5～200μm，进一步优选为5～100μm，特别优选为7～50μm左右。如果粘合剂层32的厚度为前述范围内，则能够发挥适度的粘合力。其中，粘合剂层32为单层、多层均可。
前述切割胶带3的粘合剂层32相对于倒装芯片型半导体背面用薄膜2的粘接力（23℃，剥离角度180度，剥离速度300mm/分钟）优选为0.02～10N/20mm，更优选为0.05～5N/20mm。通过使前述粘接力为0.02N/20mm以上，在切割半导体晶圆4时能够防止芯片飞出。另一方面，通过使前述粘接力为10N/20mm以下，在拾取半导体元件13时，可以防止该半导体元件13的剥离变困难、或者产生残胶。
另外，倒装芯片型半导体背面用薄膜2、切割胶带一体型半导体背面用薄膜1可以以卷绕成卷状的形态形成，也可以以片（薄膜）层叠的形态形成。
需要说明的是，作为切割胶带一体型半导体背面用薄膜1的厚度（半导体背面用薄膜2的厚度、与由基材31和粘合剂层32形成的切割胶带3的厚度的总厚度），例如可以从8～1500μm的范围选择，优选为20～850μm，进一步优选为31～500μm，特别优选为47～330μm。
此外，在切割胶带一体型半导体背面用薄膜1中，通过控制半导体背面用薄膜2的厚度与切割胶带3的粘合剂层32的厚度之比、或半导体背面用薄膜2的厚度与切割胶带3的厚度（基材31和粘合剂层32的总厚度）之比，可以提高切割工序时的切割性、拾取工序时的拾取性等，可以在半导体晶圆4的切割工序～半导体元件13的倒装芯片键合工序中有效地利用切割胶带一体型半导体背面用薄膜1。
另外，对切割胶带一体型半导体背面用薄膜1的制造方法进行说明。首先，基材31可以通过现有公知的制膜方法制膜。作为该制膜方法，可示例出例如压延制膜法、在有机溶剂中的流延法、在密闭体系中的吹塑挤出法、T模头挤出法、共挤出法、干式层压法等。
接着，在基材31上涂布粘合剂组合物并使其干燥（根据需要使其加热交联）来形成粘合剂层32。作为涂布方式，可列举出辊涂覆、丝网涂覆、凹版涂覆等。其中，可以将粘合剂层组合物直接涂布于基材31，在基材31上形成粘合剂层32，另外，也可以在将粘合剂组合物涂布于对表面进行了剥离处理的剥离纸等上来形成粘合剂层32后，将该粘合剂层32转印至基材31。由此，可以制作在基材31上形成有粘合剂层32的切割胶带3。
另一方面，将用于形成半导体背面用薄膜2的形成材料在剥离纸上按干燥后的厚度成为规定厚度的方式进行涂布，进而在规定条件下干燥，形成涂布层。通过将该涂布层转印至前述粘合剂层32上，在粘合剂层32上形成半导体背面用薄膜2。此外，通过在前述粘合剂层32上直接涂布用于形成半导体背面用薄膜2的形成材料，然后在规定条件下干燥，也可以在粘合剂层32上形成半导体背面用薄膜2。通过以上方式，可以得到本发明的切割胶带一体型半导体背面用薄膜1。
半导体晶圆4
作为半导体晶圆4，只要为公知或惯用的半导体晶圆4就没有特别限定，可以从各种素材的半导体晶圆4中适宜地选择使用。在本发明中，作为半导体晶圆4，可优选使用硅晶圆。
首先，如图3的（a）所示那样，将在切割胶带一体型半导体背面用薄膜1的半导体背面用薄膜2上任意设置的隔离膜恰当地剥离，在该半导体背面用薄膜2上贴合半导体晶圆4，使其保持粘接保持来固定（配置工序）。另外，切割胶带一体型半导体背面用薄膜1贴合于半导体晶圆4的背面。半导体晶圆4的背面是指与电路形成面相反一侧的面（也称为非电路面、非电极形成面等）。对贴合方法没有特别限定，优选利用压接的方法。压接通常通过压接辊等挤压装置边挤压边进行。
（1-1-B）工序B
接着，如图3的（b）所示，进行半导体晶圆4的切割。由此，将半导体晶圆4切断成规定的尺寸来进行单片化（小片化），制造半导体芯片5。切割例如从半导体晶圆4的电路面侧依据常用方法进行。另外，在本工序中，例如，可以采用进行切入至切割胶带一体型半导体背面用薄膜1的被称为完全切割的切断方式等。作为本工序中使用的切割装置，没有特别限定，可以使用现有公知的装置。另外，由于半导体晶圆4通过具有半导体背面用薄膜2的切割胶带一体型半导体背面用薄膜1以优异的密合性粘接固定，因此能够抑制芯片缺损、芯片飞出，并且还能够抑制半导体晶圆4的破损。需要说明的是，如果半导体背面用薄膜2由含有环氧树脂的树脂组合物形成，则即使通过切割进行切断，也能够抑制或防止在其切断面上产生半导体背面用薄膜2的粘接剂层的粘合剂渗出。其结果，能够抑制或防止切断面彼此再附着（粘连），能够进一步良好地进行后述的拾取。
（1-1-C）工序C
为了回收粘接固定于切割胶带一体型半导体背面用薄膜1的半导体芯片5，如图3的（c）所示，进行半导体芯片5的拾取，将半导体芯片5与半导体背面用薄膜2一起从切割胶带3剥离。作为拾取的方法没有特别限定，可以采用现有公知的各种方法。例如可列举出将各个半导体芯片5从切割胶带一体型半导体背面用薄膜1的基材31侧通过顶针上顶、并通过拾取装置拾取被上顶的半导体芯片5的方法等。需要说明的是，被拾取的半导体芯片5的背面被半导体背面用薄膜2保护。
此外，在进行切割胶带一体型半导体背面用薄膜1的扩晶的情况下，该扩晶可以使用现有公知的扩晶装置进行。扩晶装置具有可介由切割环将切割胶带一体型半导体背面用薄膜1朝下方压下的圆环状的外圈筒、和比外圈筒的直径小的支撑切割胶带一体型半导体背面用薄膜1的内圈筒。通过该扩晶工序，在拾取之时，能够防止邻接的半导体芯片5彼此接触而破损。
（1-2）载体11
作为载体11，只要能卷绕成卷盘状就没有特别限定，可以使用现有公知的载体。在载体11中通常沿纵向以规定间距形成有多个口袋部（可***半导体元件13的凹部）12。作为载体11，例如可列举出压花载带（Embossed CarrierTape）、压制（press）载带（压制口袋部载带）等。另外，还可列举出在冲孔载带（Punching Carrier Tape有通孔的载体）的背面粘贴现有公知的底带而得到的载体等。
作为口袋部12，只要为能够***半导体元件13的凹部就没有特别限定。例如可列举出通过压花加工、压缩加工形成的凹部等。另外，可列举出在有通孔的载体的背面粘贴现有公知的底带而形成的凹部等。通常在各口袋部12中***1个半导体元件13。
***可以一边使用编带（taping）装置将载体11输送（卷绕）至卷盘一边进行。作为编带装置，没有特别限定，可以使用现有公知的装置。
作为***方法没有特别限定，例如可列举出停止载体11的输送来***半导体元件13的方法，一边输送（不停止）载体11一边***半导体元件13的方法等。从能够精度良好地***这样的观点出发，优选停止载体11的输送来***半导体元件13的方法。
作为停止时间没有特别限定，通常为0.01～100秒，优选为0.5～10秒。
（2）工序2
在工序2中，对通过前述工序1***到口袋部12的半导体元件13进行标记。
标记只要在半导体元件13***到口袋部12后进行就没有特别限定，优选在停止载体11的输送的时间段（前述的停止时间内）进行。由此，不需要设置单独的用于标记的工序，能够高效地制造半导体装置。另外，由于半导体元件13处于停止状态，因此能够精度良好地标记。其结果，能够得到文字信息、图形信息等各种信息的可视性优异的半导体装置。
需要说明的是，通常在标记之前会进行对准（位置匹配）。对于对准方法没有特别限定，可以通过现有公知的方法对准。在工序2中，由于通常半导体元件13通过载体11连续地传送至可检出对准标识的区域，因此各半导体元件13的位置偏移轻微，能够高效地对准。其结果，能够高效地制造半导体装置。
标记是对半导体元件13进行的。通常，标记对半导体元件13的背面进行。半导体元件13的背面是指与电路形成面相反一侧的面（也称为非电路面、非电极形成面等）。需要说明的是，在通过前述的工序A～C得到的半导体元件13的背面形成有半导体背面用薄膜2。
在半导体元件13具备半导体背面用薄膜2的情况下，优选对半导体背面用薄膜2进行标记。能够在本发明中使用的半导体背面用薄膜2由含有热固性树脂的树脂组合物形成的情况下，更优选对未固化状态的半导体背面用薄膜2进行标记。在此，未固化状态与本说明书中所定义的状态相同。
作为标记方法，没有特别限定，可以利用印刷方法、激光标记方法等各种标记方法。其中，优选激光标记。由此，能够以优异的对比度实施标记，可以良好地辨识通过标记而赋予的各种信息（文字信息、图形信息等）。
在进行激光标记时，可以利用公知的激光标记装置。另外，作为激光，可以利用气体激光、固体激光、液体激光等各种激光。具体而言，作为气体激光，没有特别限定，可以利用公知的气体激光，优选二氧化碳气体激光（CO2激光）、准分子激光（ArF激光、KrF激光、XeCl激光、XeF激光等）。另外，作为固体激光，没有特别限定，可以利用公知的固体激光，优选YAG激光（Nd：YAG激光等）、YVO4激光。
作为进行激光标记时的激光的照射条件，可以考虑标记部与标记部以外的对比度、加工深度等来适宜地設定，例如在使用激光标记装置：商品名“MD-S9900”，keyence公司制造的情况下，可以设在以下的范围内。
激光照射条件
波长：532nm
强度：1.0W
扫描速度：700mm/sec
Q开关频率：64kHz
（3）工序3
本发明的半导体装置的制造方法优选包含工序3。
在工序3中，通过在载体11上粘贴覆盖胶带，将由工序2标记了的半导体元件13封入。作为覆盖胶带没有特别限定，可以使用现有公知的覆盖胶带，另外，粘贴方法也没有特别限定。
能够在本发明中使用的半导体背面用薄膜2由含有热固性树脂的树脂组合物形成的情况下，工序3的半导体元件13具备的半导体背面用薄膜2优选为未固化状态。此处，未固化状态是指完全固化前的状态，还包括交联反应进行至未固化的程度的半固化的状态。即，在工序3之前，不包含将半导体背面用薄膜2固化的工序（例如热固化工序、光聚合工序）。因此，能够简化制造工序，能够更为高效地制造半导体装置。
（4）工序4
本发明的半导体装置的制造方法优选包含工序4。
在工序4中，将由工序3封入的半导体元件13安装在被粘物6上。具体而言，将通过工序3封入了半导体元件13的载体11设置在电子部件安装机上，从口袋部12拾取半导体元件13，安装在被粘物6上。作为电子部件安装机没有特别限定，可以使用现有公知的装置。
拾取的半导体元件13如图5所示可以通过倒装芯片键合方式（倒装芯片安装方式）固定在基板等被粘物6上。具体而言，按半导体芯片5的电路面（也称为表面、电路图案形成面、电极形成面等）与被粘物6相对的方式，利用常用方法将半导体芯片5固定在被粘物6上。例如，一边使在半导体芯片5的电路面侧形成的凸块51与被覆于被粘物6的连接焊盘的接合用的导电材料（焊锡等）61接触并挤压一边将导电材料61熔融，由此确保半导体芯片5与被粘物6的电导通，能够使半导体芯片5固定在被粘物6上（倒装芯片键合工序）。此时，在半导体芯片5与被粘物6之间形成了空隙，该空隙间距离一般为30～300μm左右。需要说明的是，在将半导体芯片5倒装芯片键合（倒装芯片连接）到被粘物6上后，洗涤半导体芯片5与被粘物6的相对面、间隙，在该间隙中填充封装材料（封装树脂等）来进行封装是重要的。
作为被粘物6，可以使用引线框架、电路基板（布线电路基板等）等各种基板。作为这样的基板的材质，没有特别限定，可列举出陶瓷基板、塑料基板。作为塑料基板，例如可列举出环氧基板、双马来酰亚胺三嗪基板、聚酰亚胺基板等。
在倒装芯片键合工序中，作为凸块51、导电材料61的材质，没有特别限定，例如可列举出锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊锡类（合金）、金系金属材料、铜系金属材料等。
此外，在倒装芯片键合工序中，使导电材料61熔融来将半导体芯片5的电路面侧的凸块51与被粘物6的表面的导电材料61连接，而作为该导电材料61的熔融时的温度，通常为260℃左右（例如250～300℃）。
在本工序中，优选进行半导体芯片5与被粘物6的相对面（电极形成面）、间隙的洗涤。作为可在该洗涤中使用的洗涤液，没有特别限定，例如可列举出有机系的洗涤液、水系的洗涤液。
接着，进行用于密封倒装芯片键合了的半导体芯片5与被粘物6之间的间隙的封装工序。封装工序使用封装树脂进行。作为此时的封装条件没有特别限定，通常通过在175℃下进行60～90秒钟的加热来进行封装树脂的热固化，但本发明不限定于此，例如可以在165～185℃下进行数分钟固化（cure）。能够在本发明中使用的半导体背面用薄膜2由含有热固性树脂的树脂组合物形成的情况下，在该工序的热处理中，不仅封装树脂、未固化状态的半导体背面用薄膜2的热固化也可以同时进行。另外，通过该工序，可以使半导体背面用薄膜2完全地或大致完全地热固化，能够以优异的密合性贴合于半导体元件13的背面。由于在进行该封装工序之时，可以使半导体背面用薄膜2与封装材料一起热固化，因此不需要新追加用于使半导体背面用薄膜2热固化的工序，能够简化制造工序，能够更高效地制造半导体装置。
作为前述封装树脂，只要为具有绝缘性的树脂（绝缘树脂）就没有特别限定，可以在公知的封装树脂等封装材料中适当地选择使用，更优选为具有弹性的绝缘树脂。作为封装树脂，例如可列举出含有环氧树脂的树脂组合物等。作为环氧树脂，可列举出前述中例示的环氧树脂等。另外，作为基于含有环氧树脂的树脂组合物的封装树脂，作为树脂成分，除了环氧树脂以外，还可以含有环氧树脂以外的热固性树脂（酚醛树脂等）、热塑性树脂等。其中，关于酚醛树脂，还可以作为环氧树脂的固化剂利用，作为这样的酚醛树脂，可列举出前述中例示的酚醛树脂等。
通过前述制造方法得到的半导体装置能够良好地辨识通过标记赋予的各种信息（文字信息、图形信息等）。
前述半导体装置可优选作为各种电子设备·电子部件或它们的材料·部件使用。具体而言，作为本发明的倒装芯片安装的半导体装置所应用的电子设备，可列举出所谓的“手机”、“PHS”、小型的计算机（例如所谓的“PDA”（移动信息终端）、所谓的“掌上个人电脑”、所谓的“Netbook（商标）”、所谓的“可穿戴式电脑”等）、“手机”和计算机一体化的小型的电子设备、所谓的“数码相机（商标）”、所谓的“数码摄像机”、小型的电视机、小型的游戏机、小型的数码音频播放器、所谓的“电子记事本”、所谓的“电子辞典”、所谓的“电子书”用电子设备终端、小型的数码类型的钟表等移动型的电子设备（可携带的电子设备）等，毋庸置疑，也可以为除移动型以外（设置型等）的电子设备（例如所谓的“台式个人电脑”、薄型电视机、录像·播放用电子设备（硬盘录音机、DVD播放器等）、投影仪、微电机等）等。另外，作为电子部件或电子设备·电子部件的材料·部件，例如可列举出所谓“CPU”的部件、各种存储装置（所谓“内存”、硬盘等）的部件等。
实施例
以下，示例性地详细说明该发明的优选的实施例。其中，该实施例中记载的材料、配混量等只要没有特别的限定性记载，则该发明的要旨并不仅限定于这些。此外，以下，份是指重量份的意思。
实施例1
半导体背面用薄膜的制作
在甲乙酮中，相对于100份以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物（商品名“Paracron W-197CM”，根上工业株式会社制造），溶解12份环氧树脂（商品名“EPIKOTE1004”，JER株式会社制造）、13份酚醛树脂（商品名“Milex XLC-4L”，三井化学株式会社制造）、92份球状二氧化硅（商品名“SO-25R”，ADMATECHS CO.,LTD.制造）、2份染料1（商品名“OIL GREEN502”、Orient Chemical Industries Co.,Ltd...制造）、2份染料2（商品名“OIL BLACK BS”、Orient Chemical Industries Co.,Ltd..制造），制备固体成分浓度为23.6重量%的粘接剂组合物的溶液。
将该粘接剂组合物的溶液涂布在作为剥离衬垫（隔离膜）进行过有机硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯薄膜形成的脱模处理薄膜上，然后在130℃下干燥2分钟，由此制作厚度20μm的半导体背面用薄膜A。
切割胶带一体型半导体背面用薄膜的制作
使用手压辊将上述半导体背面用薄膜A贴合在切割胶带（商品名“V-8-T”日东电工株式会社制造）的粘合剂层上，制作切割胶带一体型半导体背面用薄膜。
半导体晶圆的研磨件、贴合、切割
将半导体晶圆（直径8英寸，厚度0.6mm；硅镜面晶圆）背面研磨至厚度0.2mm。从切割胶带一体型半导体背面用薄膜剥离隔离膜，然后将上述半导体晶圆在70℃下辊压接至半导体背面用薄膜A上来贴合。进而，进行半导体晶圆的切割。切割按形成10mm见方的芯片尺寸的方式进行完全切割。其中，半导体晶圆的研磨条件，贴合条件，切割条件如下所述。
半导体晶圆研磨条件
研磨装置：商品名“DFG-8560”DISCO Corporation制造
半导体晶圆：8英寸直径（从厚度0.6mm背面研磨至0.2mm）
贴合条件
粘贴装置：商品名“MA-3000III”日东精机株式会社制造
粘贴速度计：10mm/min
粘贴压力：0.15MPa
粘贴时的工作台温度：70℃
切割条件
切割装置：商品名“DFD-6361”DISCO Corporation制造
切割环：“2-8-1”（DISCO Corporation制造）
切割速度：30mm/sec
切割刀片：
Z1：DISCO Corporation制造“203O-SE27HCDD”
Z2：DISCO Corporation制造“203O-SE27HCBB”
切割刀片转速：
Z1：40000rpm
Z2：45000rpm
切割方式：阶梯切割（step cut）
晶圆芯片尺寸：10.0mm见方
半导体元件的***和标记
拾取切割得到的半导体元件（具备半导体背面用薄膜A的半导体芯片）。一边使用编带装置将载体卷绕输送至卷盘，一边在口袋部***拾取的半导体元件，对半导体元件所具备的半导体背面用薄膜A进行激光标记。
使用的编带装置如下所述。
编带装置：DPE公司制造的K8-d
其中，拾取条件、激光标记条件如下所述。
拾取条件
拾取装置：商品名“SPA-300”，新川株式会社制造
拾取顶针根数：9根
顶针上顶速度：20mm/s
顶针上顶量：500μm
拾取时间：1秒
切割胶带扩晶量：3mm
激光标记条件
激光标记装置：商品名“MD-S9900”，keyence公司制造
波长：532nm
强度：1.0W
扫描速度：700mm/sec
Q开关频率：64kHz
加工作为整体尺寸为约4mm×约4mm、且各点的尺寸为0.08mm×0.24mm的二维码。
由实施例1可以看出，通过对在能够卷绕成卷盘状的载体的口袋部***的半导体元件进行标记，能够高效地制造半导体装置。另外，通过标记形成的文字也可以良好地读取。

Claims (10)

1.一种半导体元件的标记方法，其特征在于，对在能够卷绕成卷盘状的载体的口袋部***的半导体元件进行标记。
2.根据权利要求1所述的半导体元件的标记方法，其特征在于，所述标记为激光标记。
3.根据权利要求1所述的半导体元件的标记方法，其特征在于，对所述半导体元件的背面进行标记。
4.根据权利要求1～3中的任一项所述的半导体元件的标记方法，其特征在于，
所述半导体元件具备倒装芯片型半导体背面用薄膜，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接到被粘物上的半导体芯片的背面形成，
对所述倒装芯片型半导体背面用薄膜进行标记。
5.一种半导体装置的制造方法，其特征在于，包括如下工序：工序1，在能够卷绕成卷盘状的载体的口袋部***半导体元件；以及工序2，对***在所述口袋部的所述半导体元件进行标记。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，包括如下工序：
工序A，将切割胶带一体型半导体背面用薄膜层压在半导体晶圆上，所述切割胶带一体型半导体背面用薄膜是将倒装芯片型半导体背面用薄膜层叠在切割胶带上而得到的，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接到被粘物上的半导体芯片的背面形成；
工序B，切割被所述倒装芯片型半导体背面用薄膜层压了的所述半导体晶圆；以及
工序C，与所述倒装芯片型半导体背面用薄膜一起拾取通过所述切割得到的半导体芯片，由此得到具备所述倒装芯片型半导体背面用薄膜的所述半导体元件，
所述工序2对通过所述工序C得到的所述半导体元件的所述倒装芯片型半导体背面用薄膜进行标记。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，包括如下工序：工序3，在所述能够卷绕成卷盘状的载体上粘贴覆盖胶带，由此封入通过所述工序2标记的所述半导体元件。
8.根据权利要求5～7中的任一项所述的半导体装置的制造方法，其特征在于，
所述半导体元件具备倒装芯片型半导体背面用薄膜，所述倒装芯片型半导体背面用薄膜用于在倒装芯片连接到被粘物上的半导体芯片的背面形成，
所述倒装芯片型半导体背面用薄膜是由含有热塑性树脂和/或热固性树脂的树脂组合物形成的。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述倒装芯片型半导体背面用薄膜由含有所述热固性树脂的所述树脂组合物形成，
在所述工序3中，所述热固性树脂未固化。
10.一种通过权利要求5～9中的任一项所述的制造方法得到的半导体装置。
CN201310226630.6A 2012-06-07 2013-06-07 半导体元件的标记方法、半导体装置的制造方法、以及半导体装置 Pending CN103489798A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-130036 2012-06-07
JP2012130036A JP6000668B2 (ja) 2012-06-07 2012-06-07 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
CN103489798A true CN103489798A (zh) 2014-01-01

Family

ID=49714637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310226630.6A Pending CN103489798A (zh) 2012-06-07 2013-06-07 半导体元件的标记方法、半导体装置的制造方法、以及半导体装置

Country Status (5)

Country Link
US (1) US20130328217A1 (zh)
JP (1) JP6000668B2 (zh)
KR (1) KR20130137543A (zh)
CN (1) CN103489798A (zh)
TW (1) TWI588967B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
KR20240056384A (ko) 2022-10-21 2024-04-30 정승화 반도체 릴의 자동 마킹 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357594B1 (en) * 1998-06-30 2002-03-19 Tempo G Means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
CN102373022A (zh) * 2010-07-29 2012-03-14 日东电工株式会社 半导体背面用加热剥离片集成膜、半导体元件的收集方法和半导体器件的生产方法
CN102376616A (zh) * 2010-07-20 2012-03-14 日东电工株式会社 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135745A (ja) * 1984-12-07 1986-06-23 Matsushita Electric Ind Co Ltd 電子部品への捺印法
JP3013213B2 (ja) * 1992-07-21 2000-02-28 ローム株式会社 電子部品の標印装置および方法
US5360110A (en) * 1992-09-14 1994-11-01 Matsushita Electric Industrial Co., Ltd. Component container
JPH0864708A (ja) * 1994-08-25 1996-03-08 Fujitsu Ltd 半導体パッケージのマーキング装置とマーキング方法
US5491013A (en) * 1994-08-31 1996-02-13 Rexam Industries Corp. Static-dissipating adhesive tape
US5524765A (en) * 1994-11-15 1996-06-11 Tempo G Carrier tape packaging system utilizing a layer of gel for retaining small components
US5846621A (en) * 1995-09-15 1998-12-08 Minnesota Mining And Manufacturing Company Component carrier tape having static dissipative properties
US5769237A (en) * 1996-07-15 1998-06-23 Vichem Corporation Tape carrier for electronic and electrical parts
US6030692A (en) * 1996-09-13 2000-02-29 Netpco Incorporated Cover tape for formed tape packing system and process for making same
US6076681A (en) * 1998-03-02 2000-06-20 Advantek, Inc. Microchip carrier tape
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2005014937A (ja) * 2003-06-24 2005-01-20 Seiko Epson Corp 半導体チップトレイ
JP4271597B2 (ja) * 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
US20090262453A1 (en) * 2008-04-22 2009-10-22 Texas Instruments, Inc. Carrier tape having localized adhesive in cavity regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357594B1 (en) * 1998-06-30 2002-03-19 Tempo G Means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes
CN102376616A (zh) * 2010-07-20 2012-03-14 日东电工株式会社 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102373022A (zh) * 2010-07-29 2012-03-14 日东电工株式会社 半导体背面用加热剥离片集成膜、半导体元件的收集方法和半导体器件的生产方法

Also Published As

Publication number Publication date
TWI588967B (zh) 2017-06-21
JP2013254865A (ja) 2013-12-19
JP6000668B2 (ja) 2016-10-05
TW201405756A (zh) 2014-02-01
KR20130137543A (ko) 2013-12-17
US20130328217A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN101794724B (zh) 切割带集成晶片背面保护膜
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN101901775B (zh) 半导体背面用切割带集成膜
CN105428293B (zh) 半导体背面用切割带集成膜
CN102382587B (zh) 倒装芯片型半导体背面用膜及其用途
CN105086867B (zh) 半导体背面用切割带集成膜
CN101794722B (zh) 切割带集成晶片背面保护膜
CN106057722B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN104465515A (zh) 切割带集成晶片背面保护膜
CN104054161A (zh) 倒装芯片型半导体装置的制造方法
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN102376616A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102146265B (zh) 半导体背面用切割带集成膜
CN102344646A (zh) 倒装芯片型半导体背面用膜及其用途
CN102947930A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN105086865A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN103865416A (zh) 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置
CN102876245A (zh) 半导体装置用粘接膜及切割带一体型半导体背面用膜
CN101924056A (zh) 半导体背面用切割带集成膜
CN102947929A (zh) 倒装芯片型半导体背面用膜
CN107665853A (zh) 切割带一体型半导体背面用薄膜、和半导体装置的制造方法
CN101924055A (zh) 半导体背面用切割带集成膜
CN102376611B (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140101

WD01 Invention patent application deemed withdrawn after publication