CN103476234A - 一种电子装置及制作电子装置的方法 - Google Patents
一种电子装置及制作电子装置的方法 Download PDFInfo
- Publication number
- CN103476234A CN103476234A CN201310361811XA CN201310361811A CN103476234A CN 103476234 A CN103476234 A CN 103476234A CN 201310361811X A CN201310361811X A CN 201310361811XA CN 201310361811 A CN201310361811 A CN 201310361811A CN 103476234 A CN103476234 A CN 103476234A
- Authority
- CN
- China
- Prior art keywords
- barrier shield
- distance
- height
- electronic installation
- electromagnetic interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009434 installation Methods 0.000 claims description 38
- 230000008859 change Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000005764 inhibitory process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012216 screening Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明揭露一种电子装置及制作电子装置的方法。电子装置包含基板、第一元件、第二元件、以及屏蔽墙。第一元件与第二元件分别设置在基板上。屏蔽墙独立设置于第一元件与第二元件之间,用以抑制第二元件对第一元件的电磁干扰。
Description
技术领域
本发明是关于一种电子装置,且特别是有关于一种具有屏蔽墙的电子装置。
背景技术
近年来,由于各项通讯技术的进步,厂商于研发、制造电子装置时,普遍会重视电磁干扰(Electromagnetic Interference,EMI)的问题。简单地说,设置在印刷电路板上的芯片、射频元件、或是金属线路等等,有可能受到设置在同一电路板上的其它电子元件电磁干扰的影响,导致整体电路运作有问题。传统用于防止电磁干扰的方法,通常是设置屏蔽盒罩住欲保护的芯片、射频元件、或是金属线路上,以完全阻挡来自四面八方的电磁干扰。
传统的屏蔽盒的结构为一容器结构,包含上盖与下框架,虽然与印刷电路板相接触的下框架已经可以当作表面接着零件(Surface Mounted Device,SMD)打件,但下框架常常因为材质过于柔软、结构过于纤细,而在运送过程易造成变形或是扭曲。即使变形或扭曲的程度轻微,SMD产线上仍然容易造成吃锡不良而飘移等问题,严重时更造成产品合格率下降。另外,上盖部分仍须由组装产线以手工盖上,造成产品组装时间加长。
再者,用于防止电磁干扰的屏蔽盒的设计是过度设计,也就是假设了完全未知的干扰源会影响产品上的欲保护的主要电子元件,然后以金属壳彻底地包围其上下四方。在电磁相容(Electromagnetic Compatibility,EMC)的领域里,处理电磁干扰最主要的两种做法就是防堵跟宣泄,在实际案子的设计与除错过程中,往往都能知道干扰源的来源,只要针对该干扰源做出有效防堵,而不用盲目地阻挡四周,即可有效防止电磁干扰进而提升产品品质。
发明内容
本发明的目的在于提供一种电子装置及制作电子装置的方法。
为了解决上述的问题,本发明的一方面是在提供一种电子装置,包含基板、第一元件、第二元件、以及屏蔽墙。第一元件与第二元件分别设置在基板上。屏蔽墙独立设置于第一元件与第二元件之间,并用以屏蔽第二元件对第一元件的电磁干扰。其中,屏蔽墙的高度是由第一元件到屏蔽墙的第一距离、第二元件到屏蔽墙的第二距离以及第二元件对第一元件的电磁干扰值决定。
依据本发明一实施例,其中前述屏蔽墙还包含延伸部,延伸部自前述屏蔽墙的一端往前述第一元件的方向水平延伸。
依据本发明一实施例,其中前述电子装置具有一门槛高度,门槛高度与前述延伸部的长度的总和大致等于前述屏蔽墙的一等效高度。
本发明的另一方面是在提供一种制作电子装置的方法。制作方法包含:分别设置第一元件与第二元件在基板上;独立设置屏蔽墙于第一元件与第二元件之间;决定第一元件到屏蔽墙的第一距离与第二元件到屏蔽墙的第二距离;依据第一距离、第二距离以及第二元件对第一元件的电磁干扰值得到屏蔽墙的等效高度。
综上所述,透过应用上述的实施例,电子装置的屏蔽墙可有效地抑制主要干扰源(第二元件)对主要电子元件(第一元件)的电磁干扰。此外亦无须额外在主要电子元件四周均设置屏蔽装置,简化组装所需的成本以及复杂度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1是依据本发明一实施例绘示的电子装置的示意图;
图2是依据本发明一实施例绘示的屏蔽墙高度与其可抑制的电磁干扰值的关系图;
图3是依据本发明一实施例绘示的电子装置的示意图;
图4是依据本发明一实施例绘示的具有延伸部的屏蔽墙高度与其可抑制的电磁干扰值的关系图;
图5是依据本发明一实施例绘示的电子装置的示意图;
图6是依据本发明一实施例绘示的仰角θ与其可抑制的电磁干扰值的等高线图;以及
图7是依据本发明一实施例绘示的设置屏蔽墙的流程图。
具体实施方式
请参照图1,图1是依据本发明一实施例绘示的电子装置的示意图。如图1所示,电子装置100包含基板120、第一元件140、第二元件160、以及屏蔽墙180。基板120可为印刷电路板等用于设置各种不同电子元件的基座,而第一元件140与第二元件160则是分别设置在基板120上的电子元件。第一元件140与第二元件160可为芯片、射频元件、或是金属导线等元件,其中第一元件140是欲防止电磁干扰的主要电子元件,而第二元件160则是电子装置100中产生电磁干扰的元件,即主要干扰源。屏蔽墙180则是独立设置于第一元件140与第二元件160之间,用以屏蔽第二元件160对第一元件140的电磁干扰。屏蔽墙180可由金属组成。在本实施例中,第一元件140的中心点到屏蔽墙180的距离与第二元件160的中心点到屏蔽墙180的距离相等。
在设计保护装置的过程中,由于通常是在所有电子元件均设置完成的后才设置保护装置,因此可以知道主要干扰源(如第二元件160)与主要电子元件(如第一元件140)的相对位置。然后针对主要干扰源的影响,在主要干扰源与主要电子元件之间独立设置一个屏蔽墙,即可有效地屏蔽主要电子元件受到的电磁干扰,而不用在主要电子元件周围均设置屏蔽装置,例如设置屏蔽盒罩住整个主要电子元件,增加额外的成本。
请一并参照图2,图2是依据本发明一实施例绘示的屏蔽墙高度与其可抑制的电磁干扰值的关系图。若第一元件140的中心点到第二元件160中心点的相对距离为d,基板120的高度为hsub,则图2的横轴代表着相对距离d与基板高度hsub的比例,而纵轴则代表着屏蔽墙180可抑制的电磁干扰值,单位为分贝。曲线A1、A2、A3则是分别代表不同的屏蔽墙高度h1与基板高度hsub的比例。
如图2所示,当第一元件140与第二元件160的相对距离d固定时,则可以看到在曲线A1、A2、A3中,曲线A3可抑制的电磁干扰的分贝数最大。进一步来说,当第一元件140与第二元件160距离相同时,屏蔽墙180的高度h1与基板高度hsub的比例越高(即屏蔽墙的高度越高),可抑制的电磁干扰的效果越好。换句话说,屏蔽墙180的高度h1可由第二元件160对第一元件140的电磁干扰的分贝数决定。当第二元件160对第一元件140的电磁干扰的分贝数越大,则设置屏蔽墙180的高度h1就需要越高。
另外,对于同一条曲线来说,例如曲线A1,当第一元件140与第二元件160的相对距离d与基板高度hsub比例越大,则屏蔽墙180可以抑制的电磁干扰的分贝数则越小。进一步来说,当第二元件160(主要干扰源)距离第一元件140(主要电子元件)越远,其所能影响的电磁干扰也就随之减少,也就是是主要干扰源对主要电子元件造成影响已经不是很显著,因此屏蔽墙可以抑制的电磁干扰的分贝数也就随之减少。换句话说,屏蔽墙180的高度h1可由第一元件140的中心点到第二元件160的中心点的相对距离d决定,当相对距离d越大,设置屏蔽墙180的高度h1就可以降低,以减少不必要的成本。
值得一提的是,虽然屏蔽墙的高度越高其可以抑制的电磁干扰的分贝数就越大,但是由于电子装置100的高度有其一定限制的门槛高度,因此屏蔽墙的高度也不能没有限制地增高。然而,当可设置屏蔽墙的高度并无法满足所需抑制的电磁干扰的分贝数时,例如在图2中当相对距离d与基板高度hsub的比例为5,而想要抑制的电磁干扰的分贝数为40时,可以看出曲线A1、A2、A3均无法在d/hsub为5时得到40dB的抑制。换句话说,如果要得到40dB的抑制,则必须继续增加屏蔽墙180的高度h1,而继续增加屏蔽墙高度h1则会导致屏蔽墙180超过电子装置100规定的门槛高度。
请参照图3,图3是依据本发明一实施例绘示的电子装置的示意图。如图3所示,电子装置200包含基板120、第一元件140、第二元件160、以及屏蔽墙220。其中屏蔽墙220还包含延伸部222,延伸部222自屏蔽墙220的一端往第一元件140的方向水平延伸。延伸部222具有长度t,若屏蔽墙220的高度为h2,则屏蔽墙220可抑制电磁干扰的效果大致等于图1中屏蔽墙180的高度为h1=h2+t时可抑制电磁干扰的效果。
请一并参照图4,图4是依据本发明一实施例绘示的具有延伸部的屏蔽墙高度与其可抑制的电磁干扰值的关系图。同样地,图4的横轴代表着第一元件140的中心点到第二元件160中心点的相对距离d与基板高度hsub的比例,而纵轴则代表着屏蔽墙220可抑制的电磁干扰的分贝数。曲线M1与曲线L1、曲线M2与曲线L2、曲线M3与曲线L3则分别代表着在具有对应相同的屏蔽墙高度h2下,具有不同屋檐长度t的屏蔽墙220的曲线。曲线L1、L2、L3与曲线M1、M2、M3则是分别代表不同的屏蔽墙高度h2与基板高度hsub的比例。
如图4所示,在相同的d/hsub的情况下(即第一元件140的中心点到第二元件160的中心点的相对距离d相同),具有t/hsub较高(即具有较长延伸部)的曲线M1、M2、M3,其可抑制的电磁干扰的分贝数比具有相同屏蔽墙高度h但t/hsub较低的曲线L1、L2、L3还大。进一步来说,具有越长屋檐的屏蔽墙,其屏蔽墙的等效高度即越高,而可抑制电磁干扰的效果也就越好。
因此,当在第一元件140与第二元件160之间设置屏蔽墙220时,由于已经知道第一元件140与第二元件160之间的相对距离d以及基板高度hsub,因此可依据图4横轴上的d/hsub的值与纵轴上所要抑制电磁干扰的分贝数,来决定所要设置的屏蔽墙220的高度h2以及延伸部222的长度t。
换句话说,若欲设置屏蔽墙220的高度大于电子装置200限制的门槛高度,可以在屏蔽墙220的一端达到门槛高度时,改往第一元件140的方向水平延伸形成延伸部222,而延伸部222的长度t可以是屏蔽墙220的原本欲抑制电磁干扰的分贝数的等效高度减去门槛高度得到值。换句话说,门槛高度与该延伸部的长度的总和大致等于该屏蔽墙的等效高度。据此,设置的屏蔽墙可在不超过门槛高度的同时,同样达到欲抑制电磁干扰的分贝数。
请参照图5,图5是依据本发明一实施例绘示的电子装置的示意图。电子装置300包含基板320、第一元件340、第二元件360、以及屏蔽墙380,其中第一元件340的中心点到屏蔽墙380的距离与第二元件360的中心点到屏蔽墙380的距离并不相同。在第一元件340的中心点与屏蔽墙380的顶端可得到一仰角θ,当仰角θ越大,即代表屏蔽墙380的高度h3越高,可抑制电磁干扰的效果越好。
请一并参照图6,图6是依据本发明一实施例绘示的仰角θ与其可抑制的电磁干扰值的等高线图。其中第一元件340的中心点与第二元件360中心点的相对距离为d,基板320的高度为hsub,而等高线图的横轴代表着相对距离d与基板高度hsub的比例,而纵轴则代表着第一元件340的中心点到屏蔽墙380的顶端的仰角θ,曲线K1、K1’代表可抑制电磁干扰的分贝数为5,而曲线K2、K2’则代表可抑制电磁干扰的分贝数为15。
同样地,当第一元件340与第二元件360的相对距离d固定时,若仰角θ越大,代表着屏蔽墙380的高度h3越高,则可抑制的电磁干扰的分贝数越大。换句话说,仰角θ可由第二元件360对第一元件340的电磁干扰的分贝数决定,当第二元件360对第一元件340的电磁干扰的分贝数越大,则所需要设定的仰角θ也就越大。
另外,在本实施例中,第一元件340的中心点到屏蔽墙380的距离与第二元件360的中心点到屏蔽墙380的距离并不相同。若第一元件340的中心点到屏蔽墙360的距离为a,则第二元件360的中心点到屏蔽墙380的距离可与距离a具有一相对比例r,也就是第二元件360的中心点到屏蔽墙380的距离为ra,其中(1+r)a=d。
如图6所示,曲线K1、K2代表着r=1时所绘示的仰角θ与其可抑制的电磁干扰的等高线,而曲线K1’、K2’等,代表着r=2时所绘示的仰角θ与其可抑制的电磁干扰的等高线。在相同的抑制电磁干扰的分贝数的情况下,具有不同相对比例r的曲线K1与K1’、曲线K2与K2’,其所需设定的仰角θ也不同。由于相对比例r的不同代表着屏蔽墙380离第一元件340和离第二元件360的相对位置的不同,能抑制的电磁干扰的分贝数也就跟着不同。换句话说,第一元件340的中心点与屏蔽墙380的仰角θ还可由相对比例r决定,而仰角θ可进一步决定设置的屏蔽墙的高度。
据此,当在第一元件340与第二元件360之间设置屏蔽墙380时,除了知道第一元件340与第二元件360之间的相对距离d以外,还可以知道第一元件340的中心点到屏蔽墙380的距离a以及第二元件360的中心点到屏蔽墙380的距离ra,也就是屏蔽墙380所欲设置的位置,加上基板高度hsub,即可依据图6横轴上d/hsub的值、相对比例r、以及所要抑制电磁干扰的分贝数,来决定第一元件340的中心点到屏蔽墙380顶端的仰角θ,然后将距离a乘以仰角θ的正切值(tanθ)的值再加上基板高度hsub,即可得到所要设置的屏蔽墙的高度h3。
请参照图7,图7是依据本发明一实施例绘示的设置屏蔽墙的流程图。首先,将第一元件与第二元件分别设置在基板上,然后独立设置屏蔽墙在第一元件与第二元件之间。接着,在步骤S702,判断屏蔽墙到第一元件的距离的第一距离与屏蔽墙到第二元件的第二距离是否相同。也就是先决定屏蔽墙设置在基板的位置以及第一元件到第二元件的相对距离。如果第一距离与第二距离相同,则到步骤S704,依据第一元件到第二元件间的相对距离以及第二元件对第一元件的电磁干扰值(在本实施例中为分贝数)来得到屏蔽墙的等效高度。然后在步骤S706,判断屏蔽墙的等效高度是否大于电子装置的门槛高度,若屏蔽墙的等效高度小于门槛高度,则到步骤S708,判定屏蔽墙的高度即为得到的等效高度。若屏蔽墙的等效高度大于等于门槛高度,则到步骤S710,将屏蔽墙大于门槛高度的部分于屏蔽墙的一端改往第一元件水平延伸,在第一元件上形成延伸部。换句话说,延伸部的长度与门槛高度的总和大致等于屏蔽墙的等效高度。
另外,若屏蔽墙到第一元件的距离(第一距离)与屏蔽墙到第二元件的距离(第二距离)并不相同,则到步骤S712,决定第二距离与第一距离的相对比例,并依据相对比例以及第二元件对第一元件的电磁干扰值(在本实施例中为分贝数)来决定第一元件到屏蔽墙顶端的仰角。接着在步骤S714,根据第一元件到屏蔽墙的距离乘以仰角的正切值再加上基板高度得到屏蔽墙的等效高度。得到屏蔽墙的等效高度后,接着到步骤S706以及之后的步骤去判断屏蔽墙是否大于电子装置的门槛高度来决定是否增加延伸部等步骤。
综上所述,透过应用上述的实施例,通过独立设置于电子装置上的屏蔽墙即可有效地抑制主要干扰源(第二元件)对主要电子元件(第一元件)的电磁干扰。此外,透过屏蔽墙加上延伸部的设计,在有效地增加可抑制电磁干扰的分贝数的同时,也可使得电子装置不会违反限制的规格。并且不需要在主要电子元件四周均设置屏蔽装置,简化组装时所需的成本以及复杂度。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (10)
1.一种电子装置,其特征在于,包含;
一基板;
一第一元件;
一第二元件,与该第一元件分别设置在该基板上;以及
一屏蔽墙,独立设置于该第一元件与该第二元件之间,并用以屏蔽该第二元件对该第一元件的电磁干扰;
其中该屏蔽墙的高度是由该第一元件到该屏蔽墙的一第一距离、该第二元件到该屏蔽墙的一第二距离以及该第二元件对该第一元件的电磁干扰值决定。
2.根据权利要求1所述的电子装置,其特征在于,该屏蔽墙还包含一延伸部,该延伸部自该屏蔽墙的一端往该第一元件的方向水平延伸。
3.根据权利要求2所述的电子装置,其特征在于,该电子装置具有一门槛高度,该门槛高度与该延伸部的长度的总和等于该屏蔽墙的一等效高度。
4.根据权利要求1所述的电子装置,其特征在于,该第一距离与该第二距离相等。
5.根据权利要求1所述的电子装置,其特征在于,该第一元件的中心点与该屏蔽墙的顶端形成一仰角,该仰角是由该第二元件对该第一元件的电磁干扰值决定,且该仰角决定该屏蔽墙的高度。
6.根据权利要求5所述的电子装置,其特征在于,该第二距离与该第一距离具有一相对比例,该仰角还是由该相对比例决定。
7.根据权利要求1所述的电子装置,其特征在于,该第一元件与该第二元件为芯片、射频元件、或是金属导线。
8.一种制作电子装置的方法,其特征在于,包含:
分别设置一第一元件与一第二元件在一基板上;
独立设置一屏蔽墙于该第一元件与该第二元件之间;
决定该第一元件到该屏蔽墙的一第一距离与该第二元件到该屏蔽墙的一第二距离;以及
依据该第一距离、该第二距离以及该第二元件对该第一元件的电磁干扰值得到该屏蔽墙的一等效高度。
9.根据权利要求8所述的制作电子装置的方法,其特征在于,还包含:
判断该屏蔽墙的该等效高度是否大于一门槛高度;以及
当该屏蔽墙的等效高度大于该门槛高度时,于该屏蔽墙的一端改往该第一元件水平延伸,在该第一元件上形成一延伸部,该延伸部的长度加上该门槛高度等于该等效高度。
10.根据权利要求8所述的制作电子装置的方法,其特征在于,决定该第一元件到该屏蔽墙的该第一距离与该第二元件到该屏蔽墙的该第二距离时,还包含:
当该第一距离与该第二距离不同时,依据该第二距离与该第一距离的比例以及该第二元件对该第一元件的电磁干扰值决定该第一元件到该屏蔽墙的仰角,并且依据该仰角得到该屏蔽墙的该等效高度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310361811XA CN103476234A (zh) | 2013-08-19 | 2013-08-19 | 一种电子装置及制作电子装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310361811XA CN103476234A (zh) | 2013-08-19 | 2013-08-19 | 一种电子装置及制作电子装置的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103476234A true CN103476234A (zh) | 2013-12-25 |
Family
ID=49800879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310361811XA Pending CN103476234A (zh) | 2013-08-19 | 2013-08-19 | 一种电子装置及制作电子装置的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103476234A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102037714A (zh) * | 2008-04-17 | 2011-04-27 | 莱尔德电子材料(深圳)有限公司 | 便携式通信终端的集成天线和emi屏蔽支撑构件 |
US20120025356A1 (en) * | 2010-08-02 | 2012-02-02 | Kuo-Hsien Liao | Semiconductor device packages having electromagnetic interference shielding and related methods |
CN102781199A (zh) * | 2011-05-10 | 2012-11-14 | 华为终端有限公司 | 一种电子元件的保护方法及终端设备 |
-
2013
- 2013-08-19 CN CN201310361811XA patent/CN103476234A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102037714A (zh) * | 2008-04-17 | 2011-04-27 | 莱尔德电子材料(深圳)有限公司 | 便携式通信终端的集成天线和emi屏蔽支撑构件 |
US20120025356A1 (en) * | 2010-08-02 | 2012-02-02 | Kuo-Hsien Liao | Semiconductor device packages having electromagnetic interference shielding and related methods |
CN102781199A (zh) * | 2011-05-10 | 2012-11-14 | 华为终端有限公司 | 一种电子元件的保护方法及终端设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2632234A1 (en) | Multilayer wiring board and electronic device | |
US8907739B2 (en) | Differential signal line structure | |
US20140204550A1 (en) | Module board | |
CN104853573A (zh) | Pcb板的屏蔽罩 | |
CN102779811B (zh) | 一种芯片封装及封装方法 | |
US20140055305A1 (en) | Antenna apparatus integrating in metal shell | |
CN105472864A (zh) | 带有劣化检测用布线图案的印制电路板以及其制造方法 | |
US7843703B2 (en) | Multilayer printed circuit board | |
US7999195B2 (en) | Circuit board having isolation cover and assembling method thereof | |
US10225924B2 (en) | Electronic component | |
TW201419663A (zh) | 迴圈式天線 | |
CN103476234A (zh) | 一种电子装置及制作电子装置的方法 | |
US20150264797A1 (en) | Electronic apparatus | |
JP5577716B2 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
CN102769472B (zh) | 无线通讯装置 | |
US9178321B2 (en) | Modular tuner and method for manufacturing the same | |
JP5633582B2 (ja) | モジュール基板 | |
US9521740B2 (en) | Electronic device and manufacturing method thereof | |
US9510448B2 (en) | Maximizing surface area of surface mount contact pads of circuit board also having via contact pads | |
TWI536902B (zh) | 一種電子裝置及製作電子裝置的方法 | |
US10504853B2 (en) | Electronic device capable of suppressing electromagnetic radiation and manufacturing method thereof | |
CN105872535B (zh) | 一种电视机ddr***辐射干扰射频信号的处理方法 | |
EP3155881A1 (en) | Set top box having paste-in-hole tuner shield | |
US20110316641A1 (en) | Radio frequency device | |
US20130069846A1 (en) | Antenna structure for reducing the sar value |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131225 |