CN103475345B - 高速脉冲耦合器 - Google Patents

Abstract

高速脉冲耦合器，属于数字信号传输技术领域。实现电容源中多个开关分别具有不同电位和开路压差同时控制时，各开关的驱动信号与主控制电路之间存在的不同压差问题。分为四个部分：A部分是用射极恒流源适应输入输出之间存在的不同压差；B部分防止射极恒流源的非正常电流；C部分用电流共点g的作用实现驱动信号电流传输；D部分里用电流共点g的电流实现控制信号的输出。可以作为数字信号隔离传输、或在一定条件下代替光耦应用等。

Description

高速脉冲耦合器

技术领域

本技术属于数字信号传输技术领域。

背景技术

在电容源的电容矩阵中，驱动开关管的方式需要用隔离驱动方式。要求是速度快、开关波形的上升下降沿要尽量陡峭、延时要一致，另外，由于电容源的开关管是多个一起工作的，每个开关管的驱动电路均要求独立输入脉冲，所以驱动电流要尽量小，最好就是可以直接用数字芯片驱动，一是消耗的总功率小，二是可以简化驱动结构。现有的隔离驱动方式有光耦和变压器。无源光耦的速度无法满足电容源对开关波形的要求，开关波形不够陡峭，延时不一致，测试时由于开关波形的重叠往往造成电容源的效率很低；有源高速光耦可以做到开关波形陡峭，延时一致，但在电容矩阵的开关管驱动中，要在每个开关管的驱动部分引入一个驱动电源非常困难；有源和无源光耦的另一个特点是发射端的二极管电流均不会小于6毫安，当驱动一个开关矩阵时，驱动总电流对控制***的电源是一个不小的挑战。变压器驱动可以做到隔离，但当电容源负载较轻开关波形的时间太长时，造成开关波形的中间部分畸变，驱动不良，二是变压器的体积较大，还需要做磁场屏蔽，变压器的开关波形也不够陡峭。本发明就是为解决电容源中主控制器的开关管的控制数据加载到驱动电路的问题。

发明内容

高速脉冲耦合器的原理图如图1，它分为A、B、C、D四个部分，A是恒流源，B是防反压，C是电流共点，D是驱动输出。应用条件为：V1点电位高于V2点电位，V3点电位高于V4点电位。下面分别说明各部分工作原理。

A部分。应用时在整个***中的连接图如图2。当没有电流I5存在时，也就是整个***没有第三条支路，同时满足电位条件V1>V2且E1>E2时，恒流源的状态是确定的：I1=I2，I3=I4，这时也没有必要使用A部分的恒流结构。但实际应用时，无论是什么***都存在共地或共电源的情况，图1中输入输出端口中的四个点的电位：V1、V2、V3、V4，任何一个点都可能是最高的也可能是最低的。另外在电容源的驱动中，电容矩阵的开关回路是不止一条的，所以这时的情况变得复杂，图2中I5的电流可以是正电流，也可以是负电流，同时，I1=I2和I3=I4不再成立。当加入图1中所示的导流二极管D1、D2后，图2中的I3、I4负电流可以分别被D1、D2限制，这样整个恒流源的状态为：图2中I1、I2、I3、I4只能为正电流，I5可正可负。当I1在R1上的压降超过Q3的导通电压时，Q3开始导通，c点的电压被Q3的集电极抬高，ac两点间的压降减小，Q1的基极电流减小，使流过R7的电流和电流I3同时减小，起到抑制最大电流的作用。同理流过Q2的基极电流受Q4控制时，流过R7的电流和电流I4同样会减小。流过R7的电流由V1-V2点的压差和电阻R1、R2、R7共同决定。因为Q3和Q4的存在，Q1和Q2的基极电流并不是相等的，这也使得Q1和Q2的管压降可以不一致，使恒流源结构可以适应V1到E1点以及E2到V2点的不同压降的要求，例如Q1和Q2中的任何一只饱和导通而另一只弱导通。恒流源结构限制了输入到V1、V2点的电流，同时适应了控制***与开关组之间的不同压差要求。由于Q1和Q2是共基极电流的(基极限流电阻为R7)，只有V1与V2的电压差大于两个基极-射极电压时，Q1和Q2才会同时开通，Q1和Q2的基极电流才会存在。C1和C2是为了开关的上升沿和下降沿更加陡峭设置的：开的瞬间C1、C2会短路电阻R1、R2将电流直接加载到Q1和Q2的发射极，使其迅速开通；关的瞬间C1、C2存储的电压变为反压使V1至V2之间的开关管Q1、Q2迅速关闭。

B部分是防止反压，即限制恒流源负向电流的作用。反压是由于三极管本身的物理结构造成的，因为三极管等效于两个反向串联的PN结。图2中，当V1点电压高于E2点电压时I4为负电流，当V1点电压低于E1点电压I1、I3为负电流；当V2点电压低于E1点电压时I3为负电流，当V2点电压高于E2点电压I2、I4为负电流。所以需要加入图1中的二极管D1、D2，防止反压造成不正常的电流，使恒流源工作不正常。即图1中的V4点满足V4>V1时，D1是反偏截止的，V4<V2时，D2是反偏截止的。这样I1、I2、I3、I4就只能为正电流。

C和D两个部分要完成三种情况下的驱动功能。依据电流只能由高电位点流向低电位点，所以由应用条件V1>V2以及V3>V4知道，4个点电压的三种情况为：当V2为最低电压点时；当V4为最低电压点时；当V1、V2所在的***与V3、V4所在的***没有电流联系时。

第一种情况是图1中的V2为电压最低点，4个点电压满足V1>V3>V4>V2或V3>V1>V4>V2或V3>V4>V1>V2，电流方向如图3，控制电流流向V2。因为共点g在V4点，所以V4点与V1、V2的电压关系才会影响驱动电流流向。当V4<V1时，驱动电流I2=I1+I3，这时Q5导通使Q7导通，Q6导通使Q8导通，输出电流由Q7和Q8的内阻并联值决定，输出压降由Q7和Q8的并联管压降决定。当V4>V1时，图3中的电流I1因为图1中的D1反偏而为零。Q5不导通同时也没有反偏，因为电阻R3将反向漏电流旁路。Q7因为Q5截止而截止，驱动电流只由V4流向f点。此时I2＝I3，Q6导通使Q8导通，输出电流由Q8内阻决定，输出压降由Q8管压降决定。

第二种情况是图1中的V4为电压最低点，4个点电压满足V1>V2>V3>V4或V1>V3>V2>V4或V3>V1>V2>V4，电流方向如图4，控制电流流向V4。图4中的电流I2因为V2>V4导致的图1中的D2反偏而为零，Q6不导通同时也没有反偏，因为电阻R4将反向漏电流旁路。Q8因为Q6截止而截止，驱动电流只由e点流向V4。此时I1＝I3，Q5导通使Q7导通，输出电流由Q7内阻决定，输出压降由Q7管压降决定。

第三种情况实际就是两个相互隔离的***的情况，即V1、V2所在的***与V3、V4所在的***是完全电流隔离的，4个点电压只需满足应用条件V1>V2和V3>V4，控制电流只由V1流向V2，如图5。由于两个***没有电流联系，二极管D1和D2就不存在反偏的问题，所以此时的电流I1=I2，Q5、Q6均因为正向偏置导通，分别驱动Q7、Q8导通，输出电流由Q7、Q8的内阻并联值决定，输出压降由Q7、Q8并联管压降决定。

应用参数分析

最低输入电压、最大输入电流

如图6，输入电流有两条回路：第一条是射极恒流源的基极回路：V1-a-c-d-b-V2；第二条是射极恒流源的集电极回路：V1-a-e-g-f-b-V2。Q1、Q2是处于放大状态，Q3、Q4是处于临近饱和状态，Q5、Q6处于开关状态，D1、D2处于开关状态。最低压降、最大电流即是三极管的饱和状态，使用锗管平均压降取0.3V，则最低输入电压为8个管压降共2.4V；两条支路的电流均取0.2毫安(这个电流足以使锗三极管饱和)，输入电流最大为0.4毫安。输入电压和输入电流用5V的数字芯片均可以驱动。

输出脉冲建立时间

如图1，当V1-V2存在压差使Q1、Q2开始导通时，射极电阻R1、R2上就开始产生压降，由于R1、R2是串联在Q1、Q2的射极的，所以它限制的是输入整个电路的电流。当R1、R2上的压降使Q3、Q4导通时，Q3使Q1的基极c点电压上升向V1靠近，则Q1的基极-射极电压Vac下降，使Q1的基极电流减小，控制流入Q1射极的电流进一步增大，达到恒流的目的；同理，在对称的Q2、Q4组成的恒流结构中，工作原理是一样的。两个射极恒流源只在限制最大输入电流并不是真正的恒流源，所以它们在达到目的的同时不会影响开关建立时间。Q1、Q2集电极与Q5、Q6基极是分别串联的，当Q5、Q6基极通过电流时，Q7、Q8才会开始导通，只有达到Q7、Q8的饱和电流才会使整个脉冲耦合器的输出进入开通状态。同样只有Q5、Q6完全截止时，输出管Q7、Q8才会完全截止。所以开关时间完全由Q5、Q6的开关时间决定。

开通和不开通时的隔离电压

如图1，从输入端V1、V2到输出端V3、V4的回路V1-a-e-g-f-b-V2看出，输入到输出的压差主要由a点至e点和b点至f点的压差决定。Q1、Q2不开通时，Q1、Q2的集电极耐压以及D1、D2的反压决定输入到输出的隔离电压值；Q1、Q2开通时，Q1、Q2的集电极最大功率决定隔离电压值。

输出端开路电压

如图7，从V3到V4的电压回路总共有三条：L1、L2、L3。L1回路的耐压由Q7的集电极-射极耐压决定，L2回路的耐压由Q6的集电极-射极耐压决定，L3回路的耐压由Q8的集电极-射极耐压决定。即输出端开路电压由Q6、Q7、Q8三只管子中最低集电极-射极耐压决定。Q5因为共点g的存在其耐压值不影响V3到V4的开路电压值。

附图说明

图1高速脉冲耦合器电路原理图

图2射极恒流源在***应用时的回路电流图

图3 V2为最低电压点时的驱动电流方向图

图4 V4最低电压点时的驱动电流方向图

图5两个隔离***驱动时的电流方向图

图6射极恒流源的电压降回路和回路电流图

图7输出端开路时电压回路图

图8脉冲耦合器在电容源中的应用连接图

图9脉冲耦合器用于两个***之间代替光耦使用连接图

具体实施方式

应用于电容源的驱动***，作为控制电路加载控制脉冲到开关管驱动电路的隔离脉冲耦合器。

如“背景技术”部分所述，在电容源的控制中，需要的是多个开关管来完成电容矩阵的电能变换，使用脉冲耦合器就可以方便的将控制电路的控制脉冲加载到开关管驱动电路。

如图8，脉冲耦合器的输入的一端并联接控制***的电源或地，另一端接数字芯片的输出，脉冲耦合器的输出端可以直接并接在开关管的驱动电路输入上。从开关管到数字芯片的压差由脉冲耦合器的射极恒流源适应，射极恒流源只通过允许的最大电流，与数字芯片到开关管驱动电路的压差无关，与压差的正负极性无关。脉冲耦合器是否有输出，只取决于脉冲耦合器的输入端是否有压差并且满足应用条件V1>V2、V3>V4，与脉冲耦合器的输入端是共地还是共电源无关。

作为脉冲光耦应用

应用的前提是：脉冲耦合器的漏电流要符合所应用的***的漏电流要求，因为脉冲耦合器输入端(V1、V2)和输出端(V3、V4)存在共点回路时，输入和输出之间会有漏电流通过。脉冲耦合器只能作为脉冲传递使用，不能作为线性光耦使用，只适合于传递数字信号。与光耦一样，同样需要满足应用条件输入端、输出端的正向压降条件及相关耐压以及驱动电流要求。

当两个***之间传递数据存在压差时，就不能直接传递一组数据，需要用光耦完成时，脉冲耦合器便可以方便的代替。它的驱动电流小，不需要高速光耦的辅助电源，而且响应速度中没有电-光-光-电的转换时间，它只取决于输出端的4只串联的开关管(Q5、Q6、Q7、Q8)的响应时间。如图9，数字***1是数据发送端，数字***2是数据接收端。在***2中，脉冲耦合器的输入有一端是并接在一起的，可以接***1的电源(V1并联)或地(V2并联)，供***1提供驱动电流使用，另一端作为数据的单端输入端用于***1发送数据。脉冲耦合器的输出端也有一端并接在一起，作为接收的公共端，可以接***2的电源(V3并联)或地(V4并联)，提供一个电流用于检测是否有数据输入到脉冲耦合器，另一端用于接收数据到控制***。

Claims (1)

1.一种由晶体三极管、二极管、电阻、电容构成的脉冲耦合电路结构，其包含的三个特征为：

1)、电阻一(R1)的一端、电容一(C1)的一端、三极管三(Q3)的发射极均连接输入的一端(V1)，电阻一(R1)的另一端、电容一(C1)的另一端、三极管三(Q3)的基极均连接三极管一(Q1)的发射极，三极管一(Q1)的基极、三极管三(Q3)的集电极均连接电阻七(R7)的一端，三极管二(Q2)的基极、三极管四(Q4)的集电极均连接电阻七(R7)的另一端，电阻二(R2)的一端、电容二(C2)的一端、三极管四(Q4)的基极均连接三极管二(Q2)的发射极，电阻二(R2)的另一端、电容二(C2)的另一端、三极管四(Q4)的发射极均连接输入的另一端(V2)；

2)、二极管一(D1)的正极连接三极管一(Q1)的集电极，电阻三(R3)的一端、三极管五(Q5)的发射极均连接二极管一(D1)的负极，电阻三(R3)的另一端、三极管五(Q5)的基极、电阻四(R4)的一端、三极管六(Q6)的基极均连接输出的另一端(V4)，电阻四(R4)的另一端、三极管六(Q6)的发射极均连接二极管二(D2)的正极，二极管二(D2)的负极连接三极管二(Q2)的集电极；

3)、三极管七(Q7)的集电极、电阻六(R6)的一端、三极管八(Q8)的发射极均连接输出的一端(V3)，三极管八(Q8)的基极、电阻六(R6)的另一端均连接三极管六(Q6)的集电极，三极管七(Q7)的基极、电阻五(R5)的一端均连接三极管五(Q5)的集电极，三极管八(Q8)的集电极、电阻五(R5)的另一端、三极管七(Q7)的发射极均连接输出的另一端(V4)。