CN103474389B - 金属互连结构的制作方法 - Google Patents

Abstract

一种金属互连结构的制作方法，包括：首先提供具有目标电连接区域的半导体衬底；然后在该半导体衬底上形成光刻胶，对光刻胶进行曝光、显影后至少保留目标电连接区域上的光刻胶；接着在半导体衬底及保留的光刻胶上沉积低温氧化物层；再接着在低温氧化物层上形成高度大于保留的光刻胶与低温氧化物层的高度之和的第一介电层；随后去除部分高度的第一介电层及保留的光刻胶上的低温氧化物层至第一介电层的剩余高度与保留的光刻胶齐平；之后去除所述保留的光刻胶，以在所述第一介电层内形成沟槽；最终在该沟槽内填入导电材质并去除所述沟槽外的多余导电材质。采用本发明的制作方法形成金属互连结构的方法，会对芯片线宽的均匀性有很大的改善。

Description

金属互连结构的制作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属互连结构的制作方法。

背景技术

金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。

现有的金属互连结构的制作方法，例如功率MOS晶体管器件，一般包括：首先在有源区结构上沉积介电层，之后在其内形成接触孔图案，接着在接触孔内填入金属形成导电插塞，平坦化后在该导电插塞及介电层上形成上层介电层，之后采用光刻工艺在上层介电层上定义出条状区域的光刻胶，随后以该光刻胶为掩膜进行刻蚀形成用于形成金属互连结构的沟槽。

然而，以光阻曝光来定义图案，以等离子对介电层进行刻蚀的过程中，经常发现密度不同的图案在刻蚀后的关键尺寸会差别很大，这会直接影响到互联结构与前层导电体的连接。中心及边缘的区域相同的图案也会存在关键尺寸不同的问题。而这些问题在现的有以光阻曝光来定义图案，以等离子对介电层进行刻蚀的工艺流程中是很难克服的。

有鉴于此，本发明提出一种新的金属互连结构的制作方法，以解决上述问题。

发明内容

本发明解决的问题是提出一种新的金属互连结构的制作方法，以解决现有的制作方法形成的金属互连结构刻蚀后关键尺寸的随图案密度及所处晶圆位置而变化的问题。

为解决上述问题，本发明提供了一种金属互连结构的制作方法，该方法包括：

提供半导体衬底，所述半导体衬底上具有目标电连接区域；

在所述半导体衬底上形成光刻胶，对所述光刻胶进行曝光、显影后至少保留目标电连接区域上的光刻胶；

在所述半导体衬底及光刻胶上沉积低温氧化物层；

在所述低温氧化物层上形成第一介电层，所述第一介电层的高度大于所述保留的光刻胶与低温氧化物层的高度之和；

去除部分高度的所述第一介电层及所述保留的光刻胶上的低温氧化物层至剩余高度与保留的光刻胶齐平；

去除所述保留的光刻胶，以在所述第一介电层内形成沟槽；

在所述沟槽内填入导电材质并去除所述沟槽外的多余导电材质以形成金属互连结构。

可选地，目标电连接区域为与晶体管的源极、栅极或漏极直接电连接的导电插塞。

可选地，目标电连接区域为前层的导电插塞。

可选地，在所述半导体衬底上形成光刻胶前，还在所述半导体衬底上形成底部抗反射层。

可选地，所提供的半导体衬底上还形成有刻蚀终止层；在所述半导体衬底上形成底部抗反射层形成前，还对所述目标电连接区域上的刻蚀终止层进行去除。

可选地，所述刻蚀终止层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一种。

可选地，所述低温氧化物层是采用原子层沉积法形成。

可选地，去除部分高度的所述第一介电层采用干法刻蚀。

可选地，所述第一介电层的材质的介电常数k范围为2.0<k<4.0。

可选地，去除所述保留的光刻胶的方法为湿法去除，采用的液体为PGME（propyleneglycolmonomethylester)或者PGMEA（propyleneglycolmonomethylesteracetate)，或者这两种有机液的混合液。

可选地，所述第一介电层的材质的介电常数k范围为2.7<k<4.0，去除所述保留的光刻胶的方法为干法刻蚀，采用气体为氧基等离子体。

可选地，在所述沟槽内填入的导电材质为铜、铝、钨、银、金中的至少一种。

与现有技术相比，本发明具有以下优点：

不同于现有技术中的在介电层中通过干法刻蚀形成金属互连结构，本发明采用图案化的光刻胶作为核（core），在所述图案化的光刻胶周围形成介电层，之后去除所述光刻胶后，该光刻胶根据图案的形状，会留下沟槽，之后在该沟槽内填充导电材质以相应地形成金属互连结构。由于上述方法比传统的大马士革工艺更为简单，避免了以光阻为掩模对介电层的刻蚀过程，因而避免了显影后定义的图案关键尺寸与刻蚀后关键尺寸间的差异随着图案密度及在晶圆上所处位置的不同而不同的问题，实现了改善芯片线宽的均匀性。

附图说明

图1是本发明实施例中的金属互连结构的制作过程流程图；

图2至图10是根据图1中的制作方法形成的金属互连结构的中间结构示意图；

图11是根据图1中的制作方法形成的金属互连结构的最终结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。

本发明提出的金属互连结构的制作方法，属于半导体领域的后段制程，因而，本实施例以在金属互连结构的前层中的导电插塞上形成与之电连接的上层金属互连结构为例，详细介绍本发明的制作方法。

首先结合图1的流程图，执行步骤S11，提供半导体衬底，所述半导体衬底上具有目标电连接区域，其中，该目标电连接区域为金属互连结构中前层的导电插塞。其它实施例中，该目标电连接区域也可以为与晶体管的源极、栅极或漏极直接电连接的导电插塞。

参见图2所示，本实施例中，基底可以为硅、锗或硅锗等，其上形成有多种有源、无源器件。有源器件例如为平面晶体管MOS，其结构包括源极、漏极、源极与漏极之间的沟道区上依次形成有栅极绝缘层、栅极。其它实施例中，该MOS晶体管也可以为沟槽型MOS晶体管（TrenchMOS）。MOS晶体管的源极、漏极、栅极上还可以形成有金属硅化物以减小接触电阻。

大部分情况下，有源、无源器件需经过多层金属互连结构与其它器件或控制电路形成电连接，以实现各自功能。例如，MOS晶体管通过8层金属互连结构与位线、字线等相连，在8层金属互连结构之间，具体地，MOS晶体管与第一层金属图案（Metal1）之间、各层金属图案（Metal1，Metal2,……）之间通过导电插塞实现互连。继续参照图3所示，导电插塞31为本实施例的目标电连接区域，该导电插塞31形成在层间介电层30中，与前层金属图案（未图示）相连，因而，也称前层的导电插塞31；包含前层的导电插塞31的基底为本实施例的半导体衬底。其它实施例中，与各种有源、无源器件直接相连的导电插塞，例如与MOS晶体管的源极、漏极、栅极直接相连的导电插塞也为本发明的目标电连接区域，包含与各种有源、无源器件直接相连的导电插塞为本发明的半导体衬底。

接着执行步骤S12，如图3所示，在所述包含导电插塞31及对该导电插塞31进行电绝缘的层间介电层30的半导体衬底上形成刻蚀终止层32（EtchStopLayer，ESL）。该刻蚀终止层32未被打开的区域，起到对其下的区域进行绝缘的作用。

在具体实施过程中，所述刻蚀终止层32的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一种。

本步骤为非必要步骤。

接着执行步骤S13，去除所述目标电连接区域上的刻蚀终止层。

本实施例中，目标电连接区域为导电插塞31，去除其上的刻蚀终止层32的方法为光刻、刻蚀。非目标电连接区域，即层间介电层30上的残留光刻胶采用湿法或灰化法去除。本步骤执行完毕后，形成的结构截面图如图4所示。

本步骤为非必要步骤。

然后执行步骤S14，在所述半导体衬底上形成底部抗反射层。

本步骤的底部抗反射层33形成在刻蚀终止层32上及暴露的导电插塞31上。本步骤执行完毕后，形成的结构截面图如图5所示。

本步骤为非必要步骤。

执行步骤S15，在底部抗反射层33上形成光刻胶，对所述光刻胶进行曝光、显影后至少保留目标电连接区域上的光刻胶。

如上述介绍，在底部抗反射层33上形成光刻胶，利用掩膜板曝光后，显影后，通过使用等离子体刻蚀将多余的底部反射层去除，形成图案化的光刻胶34，该图案化的光刻胶34对应上层金属图案，为在上下金属图案之间形成电连接，因而至少需保留导电插塞31上的光刻胶34。本步骤中的光刻胶可以选择正性光刻胶，也可以选择负性光刻胶，具体曝光显影过程所需工艺为现有工艺，在此不再赘述。

在其它实施例中，若无刻蚀终止层32，底部抗反射层33，则直接在导电插塞31及该导电插塞31进行电绝缘的层间介电层30上形成光刻胶。

由于本发明中，该保留的光刻胶34，也称图案化的光刻胶，目的是在后续介电层中占据金属互连图案的位置，因此，本步骤中，该保留的光刻胶34的图案为上层金属图案，该保留的光刻胶34至少部分区域的底部完全落在目标电电连接区域上，本实施例中为导电插塞31上。参照图6所示，保留了两个区域的光刻胶34，其中一个对应导电插塞31，另一个去除后目的为形成金属图案，该另一个光刻胶34不与前层导电插塞相连，或与对应的另一个剖面的目标电连接区域相连，例如与前层其它导电插塞相连。此外，不需保留光刻胶区域的底部抗反射层33在本步骤中基本被消耗完，若有残留的底部抗反射层，则进行去除，方法例如为干法刻蚀。

然后执行步骤S16，参照图7所示，在刻蚀终止层32及所述保留的光刻胶34上沉积低温氧化物层35。

本步骤中，该低温氧化物层35（lowtemperatureoxide，LTO）覆盖光刻胶图案34，能够避免后续需高温条件形成第一介电层时，对光刻胶图案34的损害，造成其变形。该低温氧化物的材质，例如为在100摄氏度以内通过原子层沉积法（ALD）生成的低温氧化物。

之后执行步骤S17，参照图8所示，在低温氧化物层35上形成第一介电层36，所述第一介电层36的高度大于所述保留的光刻胶34与其上的低温氧化物层35两者的高度之和。

第一介电层36的材质可以为介电常数2.7<k<4.0的二氧化硅，为降低寄生电容，也可以为介电常数介于2.0-2.7之间的超低K介电材料。

接着，执行步骤S18，参照图9所示，去除部分高度的所述第一介电层36及所述保留的光刻胶34上的低温氧化物层35至所述第一介电层36的剩余高度与保留的光刻胶34齐平。

本步骤采用干法刻蚀，保留的光刻胶34上的低温氧化物层35也被刻蚀去除，刻蚀气体为含氟气体，例如CF₄，C₄F₈等。本步骤也可以采用化学机械研磨（CMP）。

步骤S15执行完毕后，保留的光刻胶34凸出于半导体衬底，步骤S17与步骤S18的目的是采用第一介电层36填充保留的光刻胶34之外的区域。

其它实施例中，若无刻蚀终止层32，则在导电插塞31、该导电插塞31进行电绝缘的层间介电层30及保留的光刻胶34上形成第一介电层36，之后去除部分高度至与所述保留的光刻胶34的高度平齐。

之后，执行步骤S19，去除所述保留的光刻胶34，以在所述第一介电层36内形成沟槽以暴露出目标电连接区域。

参照图10所示，去除所述保留的光刻胶34时，其下的底部抗反射层33也被同时去除。另外，该去除过程中，需考虑第一介电层的材质或介电常数，例如在步骤S17中，所述第一介电层36的材质的介电常数k范围为2.0<k<4.0，则去除所述保留的光刻胶34及其下的底部抗反射层33的方法为湿法去除，采用的液体为PGME（propyleneglycolmonomethylester)或者PGMEA（propyleneglycolmonomethylesteracetate)，或者这两种有机液的任意比例混合液。需要说明的是，第一介电层36的材质的介电常数k范围为2.7<k<4.0时，去除所述保留的光刻胶34及其下的底部抗反射层33的方法还可以为干法刻蚀，采用气体为氧基等离子体，例如氧气、二氧化碳、或一氧化碳。

由于该图案化的光刻胶34对应需形成的金属互连图案，因而，本步骤执行完毕后，之前被图案化的光刻胶34占据的区域被暴露出来形成沟槽，该沟槽至少暴露出目标电连接区域，本实施例中，一个沟槽暴露出导电插塞31，另一个沟槽为金属图案或与另一个剖面的目标电连接区域相连，例如与另一个剖面的导电插塞相连。

最后执行步骤S20，参照图11所示，在所述沟槽内填入导电材质37并去除所述沟槽外的多余导电材质37以形成金属互连结构。

本步骤在执行过程中，在沟槽内填入的导电材质37可以为能实现导电功能的材质，例如铜、铝、钨、银、金中的至少一种，但不限于上述材质。去除沟槽外的导电材质37可以采用CMP或者等离子体刻蚀方法。

经过上述步骤，形成了一种新的金属互连结构。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种金属互连结构的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上具有目标电连接区域；

在所述半导体衬底上形成光刻胶，对所述光刻胶进行曝光、显影后至少保留目标电连接区域上的光刻胶以形成图案化的光刻胶；

在所述半导体衬底及保留的图案化光刻胶上沉积低温氧化物层；

在所述低温氧化物层上形成第一介电层，所述第一介电层的高度大于所述保留的图案化光刻胶与低温氧化物层的高度之和；

去除部分高度的所述第一介电层及所述保留的图案化光刻胶上的低温氧化物层至所述第一介电层的剩余高度与保留的光刻胶齐平；

去除所述保留的图案化光刻胶，以在所述第一介电层内形成沟槽；

在所述沟槽内填入导电材质并去除所述沟槽外的多余导电材质以形成金属互连结构。

2.根据权利要求1所述的制作方法，其特征在于，所述目标电连接区域为与晶体管的源极、栅极或漏极电直接连接的导电插塞。

3.根据权利要求1所述的制作方法，其特征在于，所述目标电连接区域为前层的导电插塞。

4.根据权利要求1所述的制作方法，其特征在于，在所述半导体衬底上形成光刻胶前，还在所述半导体衬底上形成底部抗反射层。

5.根据权利要求4所述的制作方法，其特征在于，所提供的半导体衬底上还形成有刻蚀终止层；在所述半导体衬底上形成底部抗反射层前，还对所述目标电连接区域上的刻蚀终止层进行去除。

6.根据权利要求5所述的制作方法，其特征在于，所述刻蚀终止层的材质为二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一种。

7.根据权利要求1所述的制作方法，其特征在于，所述低温氧化物层是采用原子层沉积法形成。

8.根据权利要求1所述的制作方法，其特征在于，去除部分高度的所述第一介电层采用干法刻蚀。

9.根据权利要求1所述的制作方法，其特征在于，所述第一介电层的材质的介电常数k范围为2.0<k<4.0。

10.根据权利要求9所述的制作方法，其特征在于，去除所述保留的光刻胶的方法为湿法去除，采用的液体为PGME或PGMEA，或这两种有机液的混合液。

11.根据权利要求1所述的制作方法，其特征在于，所述第一介电层的材质的介电常数k范围为2.7<k<4.0，去除所述保留的光刻胶的方法为干法刻蚀，采用气体为氧基等离子体。

12.根据权利要求1所述的制作方法，其特征在于，在所述沟槽内填入的导电材质为铜、铝、钨、银、金中的中的一种或者组合。