CN103474329A - 一种膜层图案的制作方法 - Google Patents

一种膜层图案的制作方法 Download PDF

Info

Publication number
CN103474329A
CN103474329A CN2013104320894A CN201310432089A CN103474329A CN 103474329 A CN103474329 A CN 103474329A CN 2013104320894 A CN2013104320894 A CN 2013104320894A CN 201310432089 A CN201310432089 A CN 201310432089A CN 103474329 A CN103474329 A CN 103474329A
Authority
CN
China
Prior art keywords
rete
pattern
substrate
rete pattern
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013104320894A
Other languages
English (en)
Inventor
杨玉清
朴承翊
李炳天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2013104320894A priority Critical patent/CN103474329A/zh
Priority to PCT/CN2013/088556 priority patent/WO2015039383A1/zh
Priority to US14/400,931 priority patent/US9728413B2/en
Publication of CN103474329A publication Critical patent/CN103474329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Electroluminescent Light Sources (AREA)
  • Inking, Control Or Cleaning Of Printing Machines (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种膜层图案的制作方法，先在基板上利用可擦除的制剂制作与所需的膜层图案相互补的膜层图案，然后在互补的膜层图案上形成整层的膜层，接着通过清除互补的膜层图案的方式得到所需的膜层图案，相对于传统的采用掩膜板制备膜层图案的方式，省去了曝光显影、以及刻蚀剥离等工艺，可以简化制作工艺；并且，在制作过程中省去了掩膜板的使用，可以降低膜层图案的制作成本。

Description

一种膜层图案的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种膜层图案的制作方法。
背景技术
目前，在制作液晶显示屏、电致发光器件、触控模组以及太阳能电池等器件时，需要采用薄膜形成相对应部件的图案。例如，在制备液晶显示屏中的栅极、源极、漏极、像素电极等部件以及电容式触控模组的触控电极时，都需要在对应膜层制作这些部件的图案。
传统制作膜层图案的方法一般是采用掩模工艺，例如，在制作电容式触控模组的触控电极时，一般先在衬底基板上磁控溅射一层的ITO（Indium TinOxides，铟锡氧化物）膜层，然后在ITO膜层上涂覆光刻胶，再利用掩模板的图案对光刻胶进行曝光显影处理，接着湿法刻蚀ITO膜层，最后剥离剩下的光刻胶，得到所需的触控电极的图案。
可以看出，上述传统的膜层图案的制作方法工序较为复杂，而且，在制作过程中使用的掩膜板成本较高，也会导致制作膜层图案的成本较高。因此，如何简化膜层图案的制作步骤，并降低膜层图案的制作成本，是本领域技术人员需要解决的技术问题。
发明内容
有鉴于此，本发明实施例提供一种膜层图案的制作方法，用以解决现有的膜层图案的制作步骤较复杂且成本较高的问题。
因此，本发明实施例提供了一种膜层图案的制作方法，包括：
采用可擦除的制剂在基板上形成第一膜层图案；
在形成有所述第一膜层图案的基板上制备第二膜层；
清除所述基板上的所述第一膜层图案以及所述第二膜层覆盖所述第一膜层图案的区域，得到与所述第一膜层图案互补的第二膜层图案。
本发明实施例提供的上述膜层图案的制作方法，先在基板上利用可擦除的制剂制作与所需的膜层图案相互补的膜层图案，然后在互补的膜层图案上形成整层的膜层，接着通过清除互补的膜层图案的方式得到所需的膜层图案，相对于传统的采用掩膜板制备膜层图案的方式，省去了曝光显影、以及刻蚀剥离等工艺，可以简化制作工艺；并且，在制作过程中省去了掩膜板的使用，可以降低膜层图案的制作成本。
具体地，所述采用可擦除的制剂在基板上形成第一膜层图案，包括：
采用绘制图案或印刷的方式，在基板上形成第一膜层图案。
较佳地，所述在形成有所述第一膜层图案的基板上制备第二膜层，包括：
采用镀膜工艺在形成有所述第一膜层图案的基板上制备所述第二膜层。
进一步地，所述第二膜层为透明导电氧化物膜层或金属膜层。
具体地，所述透明导电氧化物膜层为铟锡氧化物膜层。
具体地，所述清除所述基板上的所述第一膜层图案以及所述第二膜层覆盖所述第一膜层图案的区域，包括：
采用擦除的方式或采用清洗剂的方式，清除所述基板上的所述第一膜层图案以及所述第二膜层覆盖所述第一膜层图案的区域。
较佳地，所述清洗剂与所述可擦除的制剂的极性相同。
具体地，所述可擦除的制剂为墨水，所述清洗剂为乙醇溶液或丙酮溶液
附图说明
图1为本发明实施例提供的膜层图案的制作方法的流程图；
图2为本发明实施例提供的基板上制作第一膜层图案的示意图之一；
图3为本发明实施例提供的基板上制作第一膜层图案的示意图之二；
图4为本发明实施例提供的基板上制作完第一膜层图案的结构示意图；
图5为本发明实施例提供的基板上制作完第二膜层的结构示意图；
图6为本发明实施例提供的基板上清除第一膜层图案的示意图之一；
图7为本发明实施例提供的基板上清除第一膜层图案的示意图之二；
图8为本发明实施例提供的基板上清除第一膜层图案后的结构示意图；
图9为图8沿BB方向的截面图。
具体实施方式
下面结合附图，对本发明实施例提供的膜层图案的制作方法的具体实施方式进行详细地说明。
附图中各膜层的厚度不反映其真实比例，各膜层图案的形状不仅限于此，目的只是示意说明本发明内容。
本发明实施例提供的一种膜层图案的制作方法，如图1所示，具体步骤包括：
S101、采用可擦除的制剂在基板上形成第一膜层图案；
S102、在形成有第一膜层图案的基板上制备第二膜层；
S103、清除基板上的第一膜层图案以及第二膜层覆盖第一膜层图案的区域，得到与第一膜层图案互补的第二膜层图案。
具体地，上述制作方法中所指的基板可以是衬底基板，也可以是形成有其他膜层的基板，在此不做限定。
本发明实施例提供的上述膜层图案的制作方法，先在基板上利用可擦除的制剂制作与所需的膜层图案相互补的膜层图案，然后在互补的膜层图案上形成整层的膜层，接着通过清除互补的膜层图案的方式得到所需的膜层图案，相对于传统的采用掩膜板制备膜层图案的方式，省去了曝光显影、以及刻蚀剥离等工艺，可以简化制作工艺；并且，在制作过程中省去了掩膜板的使用，可以降低膜层图案的制作成本。
本发明实施例提供的上述制作方法可用于制作液晶显示屏、电致发光器件、触控模组以及太阳能电池等器件中的膜层图案。例如，可以采用本发明实施例提供的上述制作方法制备液晶显示屏中的栅极、源极、漏极、像素电极等部件的图案。
此外，本发明实施例提供的上述制作方法特别适用制作电容式触控模组中触控电极的图案，下面以制作电容式触控模组中触控电极的图案为例对本发明实施例提供的上述制作方法中的各步骤进行详细地说明。
具体地，在本发明实施例提供的上述制作方法中，步骤S101采用可擦除的制剂在基板上形成第一膜层图案，可以采用例如绘制图案或印刷的方式在在基板上形成第一膜层图案。
在具体实施时，如图2所示，可采用手动或自动控制方式用记号笔4在基板3绘制第一膜层图案1；如图3所示，也可以采用喷墨印刷的方式，例如用喷墨头5在基板3上形成第一膜层图案1；在具体实施时，可以通过计算机编程设计图案的方式设计记号笔4或喷墨头5的轨迹以实现该第一膜层图案1的制作。当然，还可以采用其他类似手段在基板上形成第一膜层图案，例如，采用丝网印刷、传统胶印或数码印刷等方式在基板上形成第一膜层图案,只需形成的第一膜层图案是可擦除的即可，具体形式在此不做限定。
采用上述方式形成第一膜层图案时，例如，用于绘图图案和印刷的墨水为可擦除制剂制成，该可擦除制剂成分通常包括分散剂、可擦除剂和溶剂等的复配液，分散剂可以为高分子聚羧酸盐类或脂肪酰二乙醇胺，可擦除剂可以为长链脂肪酸酯，溶剂可以为聚乙烯醇类和低级醇。
在步骤S101中制作出的第一膜层图案1如图4中黑色阴影部分所示，为所需要的触控电极图案的互补图案。其中，白色部分为所需要的触控电极图案。图2和图3为图4沿AA方向的截面图。
在本发明实施例提供的上述制作方法中，步骤S102在形成有第一膜层图案1的基板3上制备第二膜层，可以为采用镀膜工艺在形成有所述第一膜层图案的基板上制备所述第二膜层，在具体实施时，如图5所示，可以采用磁控溅射工艺、蒸发镀膜工艺或其他镀膜工艺在形成有第一膜层图案1的基板3上制备第二膜层2。较佳地，为了避免将第一膜层图案1置于高温环境而使得第一膜层图案1凝固，可以采用其他低温镀膜工艺在形成有第一膜层图案1的基板3上制备第二膜层2，在形成有第一膜层图案1的基板3上制备第二膜层2的过程中，基板3的温度控制在低于200℃为宜，当然，具体镀膜工艺可以根据基板和膜层材料的不同选择适当的工艺，在此不做限定。
进一步地，所制备的第二膜层2可以为透明导电氧化物膜层，也可以为金属膜层。
具体地，上述的金属膜层所使用的金属可以是铬、镍、钛、镍-铬合金、铝、锌、金、银和铜等，金属膜层可以是单层，也可以是不同金属两层以上层叠的多层结构；上述透明导电氧化物膜层可以为ITO（Indium Tin Oxides，铟锡氧化物）膜层，也可以为其他类似性质的透明导电氧化物膜层，如IZO（IndiumZinc Oxides，铟锌氧化物)、ZAO（Zinc Aluminium Oxides，锌铝氧化物）等。在此不做限定。
具体地，在本发明实施例提供的上述方法中，步骤S103清除基板3上的第一膜层图案1以及第二膜层2覆盖第一膜层图案1的区域，在具体实施时，如图6所示，可以采用例如棉布、丝质、塑料或金属等材质的擦头6擦除的方式清除基板3上的第一膜层图案1以及第二膜层2覆盖第一膜层图案1的区域；如图7所示，也可以采用例如喷头7喷洒清洗剂的方式清除基板3上的第一膜层图案1以及第二膜层2覆盖第一膜层图案1的区域。
在清洗的过程中，采用例如墨水作为可擦除的制剂在基板3上制作出的第一膜层图案1会不留痕迹的溶解于清洗剂中或被擦头6擦除，同时覆盖在第一膜层图案1上的其他物质即第二膜层2对应区域也会随着墨水的去除被一起去除掉，从而得到所需的与第一膜层图案1互补的第二膜层图案201，如图8和图9所示，图9为图8沿BB方向的截面图。其中，第二膜层图案201与第一膜层图案1为互补图案。
进一步地，根据相似相容性，清洗剂与可擦除的制剂的极性需要相同，即清洗剂能够溶解可擦除的制剂。
具体地，可擦除的制剂可以为墨水，清洗剂可以为乙醇溶液或丙酮溶液等，清洗剂还可以为浓度96％的酒精、浓度10％的氨水和水按1:l:1混合溶液，或者将连丙酮、双氧水等作为清洗剂以去除第一膜层图案。其中，墨水主要成分包括有机溶剂、表面活性剂、溶剂、分散剂、去离子水及PH调节剂等。当然也可以采用其他化学制剂作为可擦除制剂和清洗剂，在此不做限定。
本发明实施例提供的一种膜层图案的制作方法，先在基板上利用可擦除的制剂制作与所需的膜层图案相互补的膜层图案，然后在互补的膜层图案上形成整层的膜层，接着通过清除互补的膜层图案的方式得到所需的膜层图案，相对于传统的采用掩膜板制备膜层图案的方式，省去了曝光显影、以及刻蚀剥离等工艺，可以简化制作工艺；并且，在制作过程中省去了掩膜板的使用，可以降低膜层图案的制作成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种膜层图案的制作方法，其特征在于，包括：
采用可擦除的制剂在基板上形成第一膜层图案；
在形成有所述第一膜层图案的基板上制备第二膜层；
清除所述基板上的所述第一膜层图案以及所述第二膜层覆盖所述第一膜层图案的区域，得到与所述第一膜层图案互补的第二膜层图案。
2.如权利要求1所述的方法，其特征在于，所述采用可擦除的制剂在基板上形成第一膜层图案，包括：
采用绘制图案或印刷的方式在基板上形成第一膜层图案。
3.如权利要求1所述的方法，其特征在于，所述在形成有所述第一膜层图案的基板上制备第二膜层，包括：
采用镀膜工艺在形成有所述第一膜层图案的基板上制备所述第二膜层。
4.如权利要求3所述的方法，其特征在于，所述第二膜层为透明导电氧化物膜层或金属膜层。
5.如权利要求4所述的方法，其特征在于，所述透明导电氧化物膜层为铟锡氧化物膜层。
6.如权利要求1所述的方法，其特征在于，所述清除所述基板上的所述第一膜层图案以及所述第二膜层覆盖所述第一膜层图案的区域，包括：
采用擦除的方式或采用清洗剂的方式，清除所述基板上的所述第一膜层图案以及所述第二膜层覆盖所述第一膜层图案的区域。
7.如权利要求6所述的方法，其特征在于，所述清洗剂与所述可擦除的制剂的极性相同。
8.如权利要求7所述的方法，其特征在于，所述可擦除的制剂为墨水，所述清洗剂为乙醇溶液或丙酮溶液。
CN2013104320894A 2013-09-22 2013-09-22 一种膜层图案的制作方法 Pending CN103474329A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2013104320894A CN103474329A (zh) 2013-09-22 2013-09-22 一种膜层图案的制作方法
PCT/CN2013/088556 WO2015039383A1 (zh) 2013-09-22 2013-12-04 膜层图案的制作方法
US14/400,931 US9728413B2 (en) 2013-09-22 2013-12-04 Method for preparing film patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013104320894A CN103474329A (zh) 2013-09-22 2013-09-22 一种膜层图案的制作方法

Publications (1)

Publication Number Publication Date
CN103474329A true CN103474329A (zh) 2013-12-25

Family

ID=49799131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013104320894A Pending CN103474329A (zh) 2013-09-22 2013-09-22 一种膜层图案的制作方法

Country Status (3)

Country Link
US (1) US9728413B2 (zh)
CN (1) CN103474329A (zh)
WO (1) WO2015039383A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632892A (zh) * 2015-11-30 2016-06-01 东莞酷派软件技术有限公司 Ito图案的制备方法、基板的制备方法及基板和终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029639A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 粘着ラベル及びその製造方法
CN2579656Y (zh) * 2002-11-28 2003-10-15 薄振东 镀铝防揭标签纸
CN101391552A (zh) * 2007-09-21 2009-03-25 李华容 局部镀铝法及其应用该方法制作的啤酒标签
CN101572999A (zh) * 2008-04-29 2009-11-04 汉达精密电子(昆山)有限公司 绝缘导热金属基板上真空溅镀形成导电线路的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1260863A1 (en) * 2001-05-23 2002-11-27 Scandinavian Micro Biodevices Micropatterning of plasma polymerized coatings
TWI262538B (en) * 2004-04-30 2006-09-21 Sharp Kk Component placement substrate and production method thereof
WO2006104792A1 (en) * 2005-03-28 2006-10-05 Avery Dennison Corporation Method for making rfid device antennas
KR101138429B1 (ko) 2005-07-22 2012-04-26 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US9164607B2 (en) * 2012-11-30 2015-10-20 3M Innovative Properties Company Complementary touch panel electrodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029639A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 粘着ラベル及びその製造方法
CN2579656Y (zh) * 2002-11-28 2003-10-15 薄振东 镀铝防揭标签纸
CN101391552A (zh) * 2007-09-21 2009-03-25 李华容 局部镀铝法及其应用该方法制作的啤酒标签
CN101572999A (zh) * 2008-04-29 2009-11-04 汉达精密电子(昆山)有限公司 绝缘导热金属基板上真空溅镀形成导电线路的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PETER VAN ZANT 等: "《芯片制造-半导体工艺制程实用教程》", 31 October 2004, article "淀积方法" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632892A (zh) * 2015-11-30 2016-06-01 东莞酷派软件技术有限公司 Ito图案的制备方法、基板的制备方法及基板和终端

Also Published As

Publication number Publication date
WO2015039383A1 (zh) 2015-03-26
US9728413B2 (en) 2017-08-08
US20160260614A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
US10698539B2 (en) UV film sensor and preparation method therefor, and touch control screen
US9626017B2 (en) Touch panel and manufacturing method thereof, display device
CN105093636B (zh) 触控显示基板及其制备方法和触控显示面板
CN106155416B (zh) 一种复合膜触控传感器及其制备方法
US10503325B2 (en) Display device, touch panel and method for manufacturing the same
CN104246607A (zh) 感光性膜、静电电容型输入装置的制造方法及静电电容型输入装置、以及具备其的图像显示装置
CN105159514B (zh) 一种触控面板及其制备方法
US9606393B2 (en) Fabrication method of substrate
CN102789106B (zh) 有机薄膜晶体管阵列基板及其制备方法以及显示装置
CN103257746A (zh) 一种ogs触控屏制作方法
CN105117082A (zh) 一种触摸屏的制作方法及触摸屏
CN104635993A (zh) 一种白色ogs触摸屏中白色边框的制备方法
CN103309510A (zh) 触摸屏电极制造方法
CN102779942B (zh) 一种有机薄膜晶体管阵列基板及其制作方法
CN103472945A (zh) 触摸屏用触控元件及其制造方法
CN103176658A (zh) 镜面液晶显示器及其制造方法
CN106168867A (zh) 电容屏及其制备方法
JP2016085870A (ja) 透明導電基材の製造方法およびタッチパネルセンサ
WO2014180052A1 (zh) 彩色滤光片基板及其氧化铟锡薄膜图案结构、制作方法、液晶显示器
CN204155240U (zh) 一种新型触控显示模组
CN103474329A (zh) 一种膜层图案的制作方法
CN102707832A (zh) 触摸屏显示器的制作方法、触摸屏显示器以及终端
CN106033289B (zh) 一种制备黑白点阵触摸液晶屏的方法
CN104166261A (zh) 一种阵列基板及其制作方法
CN103984147A (zh) 阵列面板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131225