CN103457573A - 一种数据率自适应的高斯滤波器 - Google Patents

一种数据率自适应的高斯滤波器 Download PDF

Info

Publication number
CN103457573A
CN103457573A CN201310394219XA CN201310394219A CN103457573A CN 103457573 A CN103457573 A CN 103457573A CN 201310394219X A CN201310394219X A CN 201310394219XA CN 201310394219 A CN201310394219 A CN 201310394219A CN 103457573 A CN103457573 A CN 103457573A
Authority
CN
China
Prior art keywords
gaussian filter
output
adaptive
input
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310394219XA
Other languages
English (en)
Other versions
CN103457573B (zh
Inventor
张一�
时琦
时锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU PANCHIP MICROELECTRONICS CO Ltd
Original Assignee
SUZHOU PANCHIP MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU PANCHIP MICROELECTRONICS CO Ltd filed Critical SUZHOU PANCHIP MICROELECTRONICS CO Ltd
Priority to CN201310394219.XA priority Critical patent/CN103457573B/zh
Publication of CN103457573A publication Critical patent/CN103457573A/zh
Application granted granted Critical
Publication of CN103457573B publication Critical patent/CN103457573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明揭示了一种数据率自适应的高斯滤波器，基于应用查表法且由N进制计数器、M-N译码器、高斯ROM和并行复合器构成的数字高斯滤波器。特别地，该数据率自适应的高斯滤波器在N进制计数器的输入端连接自适应分频器的输出，该自适应分频器的输入为时钟信号和输入信号的比特率，将时钟信号分频至比特率的N倍，且自适应分频器的输出与基带信号一并接入同步器同步频率、相位、起止时间，该同步器的输出和N进制计数器的输出一并接入缓存器；该缓存器的三个连续码元输出接入高斯ROM，中间码元输出同时接入并行复合器。应用本发明的高斯滤波器，在进行调制时针对不同比特率的输入信号能保持采样点数、计数器、译码器等不变，具有普适性，且存储数据量小。

Description

一种数据率自适应的高斯滤波器
技术领域
本发明涉及一种最小移频键控调制技术，尤其涉及一种能自适应输入信号比特率的高斯滤波调制技术，属于信号调制领域。
背景技术
高斯滤波最小频移键控调制技术是从MSK调制的基础上发展起来的一种数字调制方式，其特点是在数据流送交频率调制器前先通过一个Gauss滤波器进行预调制滤波，以减小两个不同频率的载波切换时的跳变能量，使得在相同的数据传输速率时频道间距可以变得更紧密。由于数字信号在调制前进行了Gauss预调制滤波，调制信号在交越零点不但相位连续，而且平滑过滤，因此GSMK调制的信号频谱紧凑、误码特性好。
市场上常用的高斯滤波器应用离散化窗口滑窗卷积的结构。y(n)是高斯滤波器的输出，h(n)是高斯滤波器的传输函数，x(n)是高斯滤波器的输入，离散化窗口限定N值，y(n)是由x(n)和h(n)卷积而来的                                                 （1）。
当离散化窗口变大，那相应的累加次数就越多，计算量更大，占用资源更多，功耗更高。
不过目前还有一种应用查表法制作的数字高斯滤波器结构，如图1所示，主要由N进制计数器1、M-N译码器2、3位移位寄存器3、高斯ROM4以及并行复合器5组成。其工作原理是输入的时钟信号经过一个N（整数）进制计数器后输出一个M（整数)位的二进制数据。3位移位寄存器对输入二进制信号am-1amam+1进行串入并出移位，其时钟为N进制计数器的最高位（经过N分频后，这个时钟和基带信号的传输速率一致）。ROM中存有四组N个Z位数据，这Z位数据是以时钟信号对图2上方的四条曲线进行采样，并做Z+1位量化得来的，此量化位数是可变的，但要能确保以整数完整表达所有采样值。移位寄存器的三位输出信号确定了选用哪组数据，而M-N译码器产生的选通信号用于确定选用该组中的第几个字节。由图2可知，下方的四条曲线对应的三个连续输入信号的中间位am为0，而上方对应的中间位am为1，因此当am为1时ROM的7位输出保持不变，当am为0时ROM的7位输出全部取反。最后再加上am作为最高的符号位就确定了高斯滤波器的8位输出。
由上述高斯滤波器结构及其工作原理可以看出查表法相对于累加法而言，避免了复杂的运算操作以及大量资源的占用，高效，简单，低功耗，但是不适用于二进制信号外的基带信号。
综合考虑图1的高斯滤波器，仍然存在不少的缺点：（1）不同比特率对应的采样点数不同，由于输入时钟信号固定不变，高斯滤波器输出曲线采样点数随着输入信号比特率的改变而改变。（2）输入信号比特率唯一，当输入信号的比特率改变时，N进制计数器和M-N译码器也不再适合，而不得不需要更改该两个元件，故已经确定N值，以及M-N值的高斯滤波器结构只适用于唯一确定的比特率的输入信号。（3）码元不同步，由于输入信号的传输速率与滤波器的时钟频率存在差异，输入信号未与时钟保持同步。（4）高斯ROM存储量要求较大，占用资源多，由于不同的比特率的采样点数不同，高斯ROM中存储的系数就会因为比特率的不同而增加。
发明内容
考虑上述现有高斯滤波器多方面的不足与需求，本发明提出了一种数据率自适应的高斯滤波器，解决输入信号不同比特率的自适应问题。
一种数据率自适应的高斯滤波器，基于应用查表法且由N进制计数器、M-N译码器、高斯ROM和并行复合器构成的数字高斯滤波器，其特征在于：所述数据率自适应的高斯滤波器在N进制计数器的输入端连接自适应分频器的输出，所述自适应分频器的输入为时钟信号和输入信号的比特率，将时钟信号分频至比特率的N倍，且自适应分频器的输出与基带信号一并接入同步器同步频率、相位、起止时间，所述同步器的输出和N进制计数器的输出一并接入缓存器，所述缓存器的三个连续码元输出接入高斯ROM，中间码元输出同时接入并行复合器。
进一步地，所述自适应分频器的分频系数为时钟信号频率与比特率比值的N倍，且分频系数和N均为整数。
本发明高斯滤波器的研制与应用，较之于传统高斯滤波器，在进行调制时针对不同比特率的输入信号能保持采样点数、计数器、译码器等不变，具有普适性，且存储数据量小。。
附图说明
图1是现有应用查表法的数字高斯滤波器的电路示意图。
图2是BT为0.5时的高斯滤波器响应函数曲线图。
图3是本发明数据率自适应的高斯滤波器的电路示意图。
具体实施方式
本发明数字高斯滤波器电路是在查表法高斯滤波器之上做的进一步改善，具有采样点数固定，输入信号比特率可变，位同步等优点。
首先结合附图从电路结构上来理解本发明。如图3所示，该高斯滤波器总体上基于如图1所示的传统高斯滤波器，电路结构上具有一定的相似性。作为电路的基本组成，它也具有N进制计数器1、M-N译码器2、高斯ROM4和并行复合器5。但明显相区别的是：去除了原先的3位移位寄存器，在N进制计数器输入端引入自适应分频器，并在电路中添加了同步器和缓存器两部分。
具体来看：该数据率自适应的高斯滤波器在N进制计数器1的输入端连接自适应分频器6的输出，而该自适应分频器6的输入为时钟信号和输入信号的比特率，将时钟信号分频至比特率的N倍，且自适应分频器6的输出与基带信号一并接入同步器7同步频率、相位、起止时间，该同步器7的输出和N进制计数器1的输出一并接入缓存器8，该缓存器8的三个连续码元输出接入高斯ROM4，中间码元输出同时接入并行复合器5，其它电路部分的连接关系与传统高斯滤波器保持一致。上述电路创新的特征单元细化如下。
自适应分频器6：两个输入分别是时钟信号、输入信号的比特率。自适应滤波器根据输入的比特率对时钟信号进行对应的分频，其对应的分频系数=输入时钟信号频率/比特率*N。这里分频系数必须是整数。分频后的输出时钟频率总是被控制为当前基带信号比特率的N倍。
高斯ROM：由于图2中上方的四条曲线所对应的函数与当前基带信号的比特率没有关系，而且该高斯滤波器中输出响应曲线的采样点数又保持恒定，所以在高斯ROM中只需存储图2上方四条曲线，共四组N个7位数据，不用再因为比特率、采样点的不同而另外再存储多余的数据，节省资源。
同步器：使时钟信号与基带信号码元保持严格同步，主要针对时钟信号和码元的频率、相位、起止时刻对正。
缓存器：以N进制计数器之后的时钟频率从输入信号中陆续抓取三个码元存入缓存器，缓存器中每出一个码元，相应地就进入一个码元，从而形成新的三个连续码元，然后以该三个连续码元对高斯ROM中的数据进行选择。
从工作原理上来看，根据基带信号的比特率，输入的时钟信号进行自适应分频，将输入的时钟信号分频至比特率的N倍（N为整数），即得到一个新的时钟信号，同时对输入信号做同步处理。该新的时钟信号经过一个N进制计数器后输出M（整数）位二进制数据。缓存则是用来存储当前的3位输入的二进制信号am-1amam+1，其时钟为N进制计数器的最高位（经过N分频后，这个时钟和输入信号的传输速率一致）。高斯ROM中存有四组N个Z位数据，这Z位数据是以新的时钟信号对图2上方的四条曲线进行采样，并做Z+1位量化得来的，此量化位数是可变的，但要能确保以整数完整表达所有采样值。缓存器的三位输出确定了选用哪组数据，而M-N译码器产生的选通信号用于确定选用该组中的第几个字节。由图2可知，下方的四条曲线对应的三个连续输入信号的中间位am为0而上方的四条曲线对应的中间位am为1，因此当am为1时高斯ROM的7位输出保持不变，当am为0时高斯ROM的7位输出全部取反。最后再加上am作为最高的符号位就确定了高斯滤波器的8位输出。
通过以上结构及原理的详细描述可见，本发明具有如下主要优点：（1）采样点数固定，不同比特率的输入信号对应的高斯滤波器输入曲线的采样点数保持固定不变。（2）N进制计数器和M-N译码器不再由于比特率的改变而改变，由于N进制计数器的输入时钟频率因自适应分频器的缘故而保持为当前输入信号传输速率的N倍，相应的由N进制计数器产生的M位二进制数据也不变，那么就不必再因基带信号的传输率不一致而改变N进制计数器和M-N译码器。（3）位同步，输入的基带信号同N进制计数器后的时钟信号在频率、时间基准上可能并不一致，在同步处理后除去了这一弊端。（4）高斯滤波器ROM空间要求小，在高斯ROM中只需存储四组N个7位数据，不必因基带信号比特率的不同而在高斯ROM中分别存储对应不同比特率的系数。
以上结合附图的实施例描述，旨在便于理解本发明的创新实质，但并非以此来限制本发明多样性的实施方式及要求的权利要求保护范围。但凡理解本发明，并根据上述实施例进行的等效结构变化或构件替换，能够实现相同目的和效果的设计，均应视为对本专利申请保护内容的侵犯。

Claims (2)

1.一种数据率自适应的高斯滤波器，基于应用查表法且由N进制计数器、M-N译码器、高斯ROM和并行复合器构成的数字高斯滤波器，其特征在于：所述数据率自适应的高斯滤波器在N进制计数器的输入端连接自适应分频器的输出，所述自适应分频器的输入为时钟信号和输入信号的比特率，将时钟信号分频至比特率的N倍，且自适应分频器的输出与基带信号一并接入同步器同步频率、相位、起止时间，所述同步器的输出和N进制计数器的输出一并接入缓存器，所述缓存器的三个连续码元输出接入高斯ROM，中间码元输出同时接入并行复合器。
2.根据权利要求1所述数据率自适应的高斯滤波器，其特征在于：所述自适应分频器的分频系数为时钟信号频率与比特率比值的N倍，且分频系数和N均为整数。
CN201310394219.XA 2013-09-03 2013-09-03 一种数据率自适应的高斯滤波器 Active CN103457573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310394219.XA CN103457573B (zh) 2013-09-03 2013-09-03 一种数据率自适应的高斯滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310394219.XA CN103457573B (zh) 2013-09-03 2013-09-03 一种数据率自适应的高斯滤波器

Publications (2)

Publication Number Publication Date
CN103457573A true CN103457573A (zh) 2013-12-18
CN103457573B CN103457573B (zh) 2016-08-17

Family

ID=49739614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310394219.XA Active CN103457573B (zh) 2013-09-03 2013-09-03 一种数据率自适应的高斯滤波器

Country Status (1)

Country Link
CN (1) CN103457573B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096276A (zh) * 2015-08-28 2015-11-25 东方网力科技股份有限公司 一种图像高斯滤波方法及装置
CN105245201A (zh) * 2015-10-10 2016-01-13 北京中科汉天下电子技术有限公司 一种输出高斯成形滤波结果的方法及高斯成形滤波器
CN110059818A (zh) * 2019-04-28 2019-07-26 山东师范大学 卷积核参数可配的神经卷积阵列电路核、处理器及电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076847A (ja) * 2000-08-30 2002-03-15 Matsushita Electric Ind Co Ltd サンプリングレートコンバータ
CN101834818A (zh) * 2010-04-20 2010-09-15 广州市广晟微电子有限公司 Gmsk调制装置及方法
CN102983838A (zh) * 2012-12-05 2013-03-20 天津光电通信技术有限公司 一种基于fpga实现高斯滤波器数字逻辑电路的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076847A (ja) * 2000-08-30 2002-03-15 Matsushita Electric Ind Co Ltd サンプリングレートコンバータ
CN101834818A (zh) * 2010-04-20 2010-09-15 广州市广晟微电子有限公司 Gmsk调制装置及方法
CN102983838A (zh) * 2012-12-05 2013-03-20 天津光电通信技术有限公司 一种基于fpga实现高斯滤波器数字逻辑电路的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096276A (zh) * 2015-08-28 2015-11-25 东方网力科技股份有限公司 一种图像高斯滤波方法及装置
CN105096276B (zh) * 2015-08-28 2017-12-05 东方网力科技股份有限公司 一种图像高斯滤波方法及装置
CN105245201A (zh) * 2015-10-10 2016-01-13 北京中科汉天下电子技术有限公司 一种输出高斯成形滤波结果的方法及高斯成形滤波器
CN105245201B (zh) * 2015-10-10 2018-02-13 北京中科汉天下电子技术有限公司 一种输出高斯成形滤波结果的方法及高斯成形滤波器
CN110059818A (zh) * 2019-04-28 2019-07-26 山东师范大学 卷积核参数可配的神经卷积阵列电路核、处理器及电路
CN110059818B (zh) * 2019-04-28 2021-01-08 山东师范大学 卷积核参数可配的神经卷积阵列电路核、处理器及电路

Also Published As

Publication number Publication date
CN103457573B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN106532969B (zh) 无线充电设备中实现fsk信号高效解调的电路结构
Chun-Zhi et al. A universal asynchronous receiver transmitter design
CN106209319B (zh) 一种支持任意符号率的调制器装置及实现方法
CN104202016B (zh) 一种基于查表法的任意倍可变的信号升采样实现方法及***
US9426082B2 (en) Low-voltage differential signaling or 2-wire differential link with symbol transition clocking
CN112019471A (zh) 一种基于多相结构的削峰方法、装置及计算机存储介质
CN103457573A (zh) 一种数据率自适应的高斯滤波器
CN104393885B (zh) 一种用于无人机地空宽带通信***的接收终端及其方法
CN111194077A (zh) 一种低采样率下的定时同步方法
CN102983839A (zh) 一种基于fpga实现gmsk信号发生器的方法
CN102983838A (zh) 一种基于fpga实现高斯滤波器数字逻辑电路的方法
CN101331479B (zh) 快速傅里叶变换级电路、处理器和方法及正交频分复用接收器
CN106487424A (zh) 无线充电设备中fsk信号的解调电路
WO2018214856A1 (zh) 一种数据处理的方法和设备
CN105634439A (zh) 一种异步成形滤波器设计方法
CN103997355B (zh) 一种插值滤波方法及插值滤波器
CN101800635B (zh) 信号处理装置与信号处理方法
CN106681687B (zh) 一种fifo数据均衡输出方法及其输出装置
CN104363193A (zh) 一种用于无人机地空宽带通信***的接收终端方法
WO2021143634A1 (zh) 算术编码器及实现算术编码的方法和图像编码方法
CN204258746U (zh) 一种分数倍内插成型滤波器
Hong et al. Implementation of FIR filter on FPGA using DAOBC algorithm
CN207460228U (zh) 无线充电设备中实现fsk信号高效解调的电路结构
Zhang et al. Digital Modulation and FPGA Implementation of MSK Based on SDR
CN105846794B (zh) 一种具有启动停止控制位的插值fir滤波实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant