CN103456746A - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN103456746A CN103456746A CN2013104095928A CN201310409592A CN103456746A CN 103456746 A CN103456746 A CN 103456746A CN 2013104095928 A CN2013104095928 A CN 2013104095928A CN 201310409592 A CN201310409592 A CN 201310409592A CN 103456746 A CN103456746 A CN 103456746A
- Authority
- CN
- China
- Prior art keywords
- electrode
- pattern
- photoresist
- substrate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供了一种阵列基板及其制备方法、显示装置,涉及显示技术领域,可减少构图工艺次数,降低成本。该阵列基板包括像素区和阵列基板行驱动GOA区;像素区包括栅极、有源层的图案、源极和漏极、与漏极电连接的像素电极、位于源极上方与源极电连接且与像素电极同层的第二透明电极;栅绝缘层的图案设置在所述像素区和所述GOA区;GOA区包括与栅极同层的第一电极、与有源层的图案同层的有源层保留图案、与源极和漏极同层的第二电极,与像素电极同层的第一透明电极;其中,有源层保留图案和第二电极均包括露出第一电极的过孔;第一透明电极设置在第二电极上方、并与第二电极和第一电极均电连接。用于显示装置的制造。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着薄膜晶体管(Thin Film Transistor,简称TFT)液晶显示技术的不断发展,越来越多的新技术不断地被提出和应用,例如高分辨率、高开口率、阵列基板行驱动(Gate on Array,简称GOA)技术等。其中,为了降低成本得到窄边框的TFT显示面板,GOA结构变得尤为重要。然而,GOA结构的引入同时也带来了阵列基板结构设计的复杂性,增加了制作阵列基板的构图工艺数量及难度。
目前,形成具有GOA结构的TFT阵列基板需要栅金属层掩膜、栅绝缘层掩膜、有源层掩膜、源漏金属层掩膜、第一电极层掩膜、钝化层掩膜、以及第二电极层掩膜等多次构图工艺,且每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀、剥离等工艺。构图工艺的次数过多将直接导致工艺技术难度的增加、产品成本的上升以及产品产能的降低。
因此,在形成具有GOA结构的TFT阵列基板时,如何减少构图工艺的次数,成为人们日益关注的问题。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置,可减少构图工艺的次数,从而提升量产产品的产能,降低成本。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,提供一种阵列基板,该阵列基板包括像素区和GOA区;所述像素区包括设置在基板上的栅极、有源层的图案、源极和漏极、与所述漏极电连接的像素电极,栅绝缘层的图案设置在所述像素区和所述GOA区;还包括设置在所述GOA区与所述栅极同层的第一电极、与所述有源层的图案同层的有源层保留图案、与所述源极和漏极同层的第二电极,与所述像素电极同层的第一透明电极;其中,所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔;所述第一透明电极设置在所述第二电极上方、并与所述第二电极和所述第一电极均电连接;所述像素区还包括设置在所述源极上方并与所述像素电极同层的第二透明电极,所述第二透明电极与所述源极电连接。
另一方面,提供一种显示装置,包括上述的阵列基板。
再一方面,提供一种上述阵列基板的制备方法,所述阵列基板包括像素区和GOA区;该制备方法包括:通过一次构图工艺,在所述像素区的衬底基板上形成栅极,在所述GOA区的衬底基板上形成第一电极;通过一次构图工艺,在所述像素区和所述GOA区的基板上形成栅绝缘层的图案,在所述像素区的基板上形成第一图案和位于所述第一图案上方的第二图案,在所述GOA区的基板上形成与所述第一图案同层的有源层保留图案、与所述第二图案同层的第二电极,且所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔分;其中,所述第一图案对应有源层的图案,所述第二图案对应源极和漏极;通过一次构图工艺,在所述像素区的基板上至少形成所述源极和漏极、与所述漏极电连接的像素电极、位于所述源极上方并与所述源极电连接的第二透明电极,在所述GOA区的基板上形成位于所述第二电极上方并与所述第二电极和所述第一电极均电连接的第一透明电极。
本发明实施例提供了一种阵列基板及其制备方法、显示装置,该阵列基板包括像素区和GOA区;所述像素区包括设置在基板上的栅极、有源层的图案、源极和漏极、与所述漏极电连接的像素电极;栅绝缘层的图案设置在所述像素区和所述GOA区;还包括设置在所述GOA区与所述栅极同层的第一电极、与所述有源层的图案同层的有源层保留图案、与所述源极和漏极同层的第二电极,与所述像素电极同层的第一透明电极;其中,所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔;所述第一透明电极设置在所述第二电极上方、并与所述第二电极和所述第一电极均电连接;所述像素区还包括设置在所述源极上方并与所述像素电极同层的第二透明电极,所述第二透明电极与所述源极电连接。这样,可以仅通过3次构图工艺便形成阵列基板上的TFT结构和GOA结构,以及像素电极,有效地减少了构图工艺的次数,从而可提升量产产品的产能,降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种包括GOA结构的TFT阵列基板的制备方法流程图;
图2为本发明实施例提供的一种形成栅极和第一电极的结构示意图;
图3为本发明实施例提供的一种形成栅绝缘层的图案、第一图案、第二图案、有源层保留图案、第二电极、以及GOA区过孔的结构示意图;
图4(a)为本发明实施例提供的一种阵列基板结构示意图一;
图4(b)为本发明实施例提供的一种阵列基板结构示意图二;
图5(a)~图5(e)为本发明实施例提供的一种形成栅绝缘层的图案、第一图案、第二图案、有源层保留图案、第二电极、以及GOA区过孔的过程示意图;
图6(a)~图6(d)为本发明实施例提供的一种形成有源层的图案、源极和漏极、像素电极、第二透明电极、以及第一透明电极的过程示意图;
图7为本发明实施例提供的一种形成包括钝化层的图案的结构示意图;
图8为本发明实施例提供的一种阵列基板结构示意图三。
附图标记:
像素区-10a;GOA区-10b;衬底基板-100;栅绝缘层薄膜-11;非晶硅薄膜-12a;n+非晶硅薄膜-12b;金属薄膜-13;栅极-101a;第一电极-101b;栅绝缘层的图案-102;有源层的图案-103;第一图案-103a;有源层保留图案-103b;源极-1041;漏极-1042;第二图案-104a;第二电极-104b;过孔-105b;像素电极-106;第二透明电极-106a;第一透明电极-106b;钝化层的图案-107;公共电极-108;半色调掩膜板-20;半色调掩膜板的不透明部分-201;半色调掩膜板的半透明部分-202;半色调掩膜板的透明部分-203;光刻胶-30;光刻胶完全保留部分-301;光刻胶半保留部分-302;光刻胶完全去除部分-303。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种阵列基板的制备方法,所述阵列基板包括像素区10a和GOA区10b;如图1所示,该方法包括如下步骤:
S101、如图2所示,通过一次构图工艺,在所述像素区10a的衬底基板100上形成栅极101a,在所述GOA区10b的衬底基板100上形成第一电极101b。
S102、如图3所示,通过一次构图工艺,在所述像素区10a和所述GOA区10b的基板上形成栅绝缘层的图案102;在所述像素区10a的基板上形成第一图案103a和位于所述第一图案上方的第二图案104a,在所述GOA区10b的基板上形成与所述第一图案103a同层的有源层保留图案103b、与所述第二图案104a同层的第二电极104b,且所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的过孔105b。
其中,所述第一图案103a对应有源层的图案103,所述第二图案104a对应源极1041和漏极1042。
S103、如图4(a)和4(b)所示,通过一次构图工艺,在所述像素区10a的基板上至少形成源极1041和漏极1042、与所述漏极1042电连接的像素电极106、位于所述源极1041上方并与所述源极1041电连接的第二透明电极106a,在所述GOA区10b的基板上形成位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b。
这里,当所述第一图案103a包括金属氧化物薄膜时,在步骤S102中,所述第一图案103a即为所述有源层的图案103;当所述第一图案103a包括非晶硅薄膜和n+非晶硅薄膜时,在步骤S103中,对所述源极1041和漏极1042之间的间隙对应的所述第一图案103a的n+非晶硅薄膜进行刻蚀后,才可形成所述有源层的图案103;此时,所述有源层的图案103包括非晶硅图案和n+非晶硅图案。
本发明实施例中,通过一次构图工艺形成位于所述像素区10a的栅极101a、位于所述GOA区10b的第一电极;通过另外两次构图工艺形成位于所述像素区10a和所述GOA区10b的栅绝缘层的图案102、位于所述像素区10a的有源层的图案103、源极1041和漏极1042、位于所述源极上方并与所述源极1041电连接的第二透明电极106a、与所述漏极1042电连接的像素电极106,以及所述位于GOA区10b与所述有源层的图案103同层的有源层保留图案103b、与所述源极1041和漏极1042同层的第二电极104b、位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b,其中,所述第一透明电极106b通过过孔105b与所述第一电极101b电连接,所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的所述过孔105b。本发明实施例仅通过3次构图工艺便可以形成阵列基板上的TFT结构和GOA结构,以及像素电极,有效地减少了构图工艺的次数,从而可提升量产产品的产能,降低成本。
可选的,若上述S102中,所述第一图案103a包括非晶硅薄膜12a和n+非晶硅薄膜12b,在此基础上,所述S102具体包括:
在所述基板上依次形成栅绝缘层薄膜11、非晶硅薄膜12a和n+非晶硅薄膜12b、以及金属薄膜13,并在所述金属薄膜13上形成光刻胶30。
采用半色调掩膜板20或灰色调掩膜板对形成有所述光刻胶30的基板进行曝光、显影后,形成光刻胶完全保留部分301、光刻胶半保留部分302和光刻胶完全去除部分303;其中,所述光刻胶完全去除部分303对应位于所述GOA区10b的待形成的露出所述第一电极101b的过孔105b;所述光刻胶完全保留部分301对应位于所述像素区10a的待形成的所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a、以及位于所述GOA区10b的待形成的与所述第一图案103a同层的所述有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b;所述光刻胶半保留部分302对应其他区域。
采用刻蚀工艺去除所述光刻胶完全去除部分303的所述金属薄膜13、所述n+非晶硅薄膜12b、所述非晶硅薄膜12a和所述栅绝缘层薄膜11,形成露出所述第一电极101b的过孔105b。
采用灰化工艺去除所述光刻胶半保留部分302的光刻胶30。
采用刻蚀工艺去除露出的所述金属薄膜13、所述n+非晶硅薄膜12b和所述非晶硅薄膜12a,形成所述第一图案103a和所述第二图案104a,以及与所述第一图案103a同层的所述有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b,且所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的过孔105b;其中,所述第一图案103a对应所述有源层的图案103,所述第二图案104a对应所述源极1041和漏极1042。
采用剥离工艺去除所述光刻胶完全保留部分301的光刻胶30。
需要说明的是,上述形成薄膜的方法可以是沉积、涂敷、溅射等方法。
此外,由于所述第一电极101b和所述栅极101a通过一次构图工艺形成,一般会选用相同的金属材料,而上述位于所述光刻胶30下方的金属薄膜13也为金属材料;在实际制备的过程中,这两种金属材料可以相同,也可以不相同。这样的话,由于所述第一电极101b通过刻蚀首先形成,且在将所述光刻胶半保留部分302对应的金属薄膜13进行刻蚀以形成所述第二图案104a之前,所述第一电极101b通过所述过孔105b已经暴露在外,因此,在刻蚀形成所述第二图案104a时就需要考虑如下两种情况:
第一,在所述第一电极101b与上述金属薄膜13的金属材料不相同的情况下,通过灰化工艺去除所述光刻胶半保留部分302的光刻胶30后,用于刻蚀与所述光刻胶半保留部分302对应的露出的金属薄膜13的刻蚀液对金属材料应具有选择性;即,仅对所述露出的金属薄膜13处的金属材料具有刻蚀作用,对所述第一电极101b的金属材料不具刻蚀作用。
第二,在所述第一电极101b与上述金属薄膜13的金属材料相同的情况下,可以在所述第一电极101b的上方设置一层例如ITO透明导电薄膜,以防止在刻蚀所述露出的金属薄膜13时,将相同材料的所述第一电极101b也刻蚀掉。
在此基础上,进一步可选的,所述S103具体包括:
在基板上形成透明导电薄膜,并在所述透明导电薄膜上形成光刻胶30。
通过掩膜板对形成有所述光刻胶30的基板进行曝光、显影、刻蚀、剥离后,在所述像素区10a的基板上形成所述有源层的图案103、所述源极1041和漏极1042、与所述漏极1042电连接的像素电极106、位于所述源极1041上方并与所述源极1041电连接的第二透明电极106a;在所述GOA区101b的基板上形成位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b;其中,所述有源层的图案103包括非晶硅图案和n+非晶硅图案。
这里,当通过刻蚀形成所述源极1041和漏极1042后,还需对与所述源极1041和所述漏极1042之间的间隙对应的所述第一图案103a的n+非晶硅薄膜12b进行刻蚀,从而形成所述有源层的图案103。
下面提供一具体的实施例一对所述包括GOA结构的阵列基板的制备方法进行说明:
S201、参考图2所示,在所述衬底基板100上形成一层金属薄膜,通过一次构图工艺处理,在所述像素区10a的衬底基板100上形成栅极101a,在所述GOA区10b的衬底基板100上形成第一电极101b。
具体的,可以使用磁控溅射方法,在玻璃基板上制备一层厚度在至的铜金属薄膜。然后通过掩膜板进行通过曝光、显影、刻蚀、剥离等构图工艺处理,在所述像素区10a的衬底基板100上形成所述栅极101a,在所述GOA区10b的衬底基板100上形成所述第一电极101b,当然,同时还形成栅线、栅线引线等。
S202、如图5(a)所示,在完成步骤S201的基板上依次形成栅绝缘层薄膜11、非晶硅薄膜12a和n+非晶硅薄膜12b、以及钼金属薄膜13,并在所述钼金属薄膜13上形成光刻胶30。
具体的,可以利用化学气相沉积法先在形成有栅极101a和第一电极101b图案层的基板上沉积一层厚度约为至的栅绝缘层薄膜11,所述栅绝缘层薄膜11的材料通常是氮化硅,也可以使用氧化硅和氮氧化硅等;再通过化学气相沉积法在上述基板上沉积厚度约为至的非晶硅薄膜12a和n+非晶硅薄膜12b;然后再在上述基板上沉积一层厚度约为到的钼金属薄膜13,并在所述钼金属薄膜13上涂覆一层光刻胶30。
S203、如图5(b)所示,采用半色调掩膜板20对形成有所述光刻胶30的基板进行曝光、显影后,形成光刻胶完全保留部分301、光刻胶半保留部分302和光刻胶完全去除部分303。
其中,所述光刻胶完全保留部分301对应位于所述像素区10a的待形成的所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a、以及位于所述GOA区10b的待形成的与所述第一图案103a同层的所述有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b;所述光刻胶完全去除部分303对应位于所述GOA区10b的待形成的露出所述第一电极101b的过孔105b;所述光刻胶半保留部分302对应其他区域。
此处,参考图5(b)对于所述半色调掩膜板20的主要原理说明如下:
所述半色调掩膜板20是通过光栅效应,使曝光在不同区域的透过光的强度有所不同,从而使所述光刻胶30进行选择性曝光、显影。所述半色调掩膜板20包括不透明部分201、半透明部分202和透明部分203。所述光刻胶30经过曝光后,所述光刻胶完全保留部分301对应所述半色调掩膜板的不透明部分201,所述光刻胶半保留部分302对应所述半色调掩膜板的半透明部分202,所述光刻胶完全去除部分303对应所述半色调掩膜板的透明部分203。
所述灰色调掩膜板20的原理与所述半色调掩膜板20类似,在此不再赘述。
其中,本发明所有实施例中所指的所述光刻胶30均为正性胶,即所述半色调掩膜板20中,所述光刻胶完全去除部分303对应的区域为完全曝光区域,对应所述半色调掩膜板20的材料为透光材料;所述光刻胶半保留部分302对应的区域为半曝光区域,对应所述半色调掩膜板20的材料为半透光材料,所述光刻胶完全保留部分301对应的区域为不曝光区域,对应所述半色调掩膜板20的材料为不透光材料。
S204、如图5(c)所示,采用刻蚀工艺去除所述光刻胶完全去除部分303的所述钼金属薄膜13、所述n+非晶硅薄膜12b和所述非晶硅薄膜12a、以及所述栅绝缘层薄膜11,形成栅绝缘层的图案102以及露出所述第一电极101b的过孔105b。
这里,所采用的刻蚀工艺可以包括干刻和湿刻。其中,在刻蚀所述钼金属薄膜13时采用干刻或者湿刻均可;在刻蚀所述n+非晶硅薄膜12b和所述非晶硅薄膜12a、以及所述栅绝缘层薄膜11时采用干刻,并可以通过同一种气体实现该干刻工艺。
S205、如图5(d)所示,采用灰化工艺去除所述光刻胶半保留部分302的光刻胶30。
由于所述光刻胶完全保留部分301的光刻胶30比所述光刻胶半保留部分302的光刻胶30的厚度厚,故将所述光刻胶半保留部分302的光刻胶去除后,所述光刻胶完全保留部分301还有部分光刻胶留在所述基板上。此时,所述光刻胶半保留部分302对应的钼金属薄膜13暴露在外。
S206、如图5(e)所示,采用刻蚀工艺去除露出的所述钼金属薄膜13、以及所述钼金属薄膜13下方的所述n+非晶硅薄膜12b和所述非晶硅薄膜12a,在所述像素区10a形成所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a,在所述GOA区10b形成与所述第一图案103a同层的有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b,所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的所述过孔105b。
其中,所述第一图案103a对应所述有源层的图案103,包括非晶硅薄膜12a和n+非晶硅薄膜12b两层;所述第二图案104a对应所述源极1041和漏极1042。
这里,可以采用湿刻工艺对所述钼金属薄膜13进行刻蚀,采用干刻对所述n+非晶硅薄膜12b和所述非晶硅薄膜12a进行刻蚀。
S207、采用剥离工艺去除所述光刻胶完全保留部分301的光刻胶30,得到参考图3所示的结构。
以上步骤S202~S207通过一次构图工艺处理,在所述像素区10a和所述GOA区10b的基板上形成栅绝缘层的图案102,在所述像素区10a的基板上形成所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a,在所述GOA区10b的基板上形成与所述第一图案103a同层的所述有源层保留图案103b、与所述第二图案104a同层的所述第二电极104b,且所述有源层保留图案103b和第二电极104b均包括露出所述第一电极101b的所述过孔105b。
S208、如图6(a)所示,在完成步骤S207的基板上形成ITO薄膜,并在所述ITO薄膜上形成光刻胶30。
这里,还可以使用其他透明导电薄膜来替代所述ITO薄膜;其中常用的透明导电薄膜还包括氧化铟锌(Indium Zinc Oxide,简称IZO)导电薄膜。
S209、如图6(b)所示,采用掩膜板对形成有所述光刻胶30的基板进行曝光、显影,形成光刻胶完全保留部分301和光刻胶完全去除部分303。
其中,所述光刻胶完全保留部分301对应待形成的像素电极106、位于待形成的源极1041上方的第二透明电极106a、以及位于所述第二电极104b上方并通过露出所述第一电极101b的过孔105b与所述第一电极101b电连接的第一透明电极106b;所述光刻胶完全去除部分303对应其他区域。
S210、如图6(c)所示,采用刻蚀工艺去除所述光刻胶完全去除部分303的所述ITO薄膜以及所述第二图案104a的钼金属薄膜13,形成所述源极1041和漏极1042、与所述漏极1042电连接的像素电极106、位于所述源极1041上方并与所述源极1041电连接的第二透明电极106a、以及位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b。
S211、如图6(d)所示,采用刻蚀工艺去除所述源极1041和所述漏极1042之间的间隙对应的所述第一图案103a的n+非晶硅薄膜12b,从而形成有源层的图案103。其中,所述有源层的图案103包括非晶硅图案和n+非晶硅图案。
S212、采用剥离工艺去除所述光刻胶完全保留部分301的光刻胶30,得到参考图4(a)所示的结构。
以上步骤S208~S212通过一次构图工艺处理,在所述像素区10a的基板上形成所述源极1041和漏极1042、位于所述源极1041和漏极1042下方的有源层的图案103、与所述漏极1042电连接的像素电极106、位于所述源极1041上方并与所述源极1041电连接的第二透明电极106a,在所述GOA区10b的基板上形成位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b。
在本发明实施例中,通过3次构图工艺便形成阵列基板上的TFT结构和GOA结构,以及像素电极,有效地减少了构图工艺的次数,从而可提升量产产品的产能,降低成本。
本发明实施例提供的阵列基板可以适用于高级超维场转换型、扭曲向列(Twist Nematic,简称TN)型等类型的液晶显示装置的生产。其中,高级超维场转换技术,其核心技术特性描述为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT液晶显示面板的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
因此,在步骤S212的基础上,所述制备方法还包括:
S213、如图7所示,在所述像素区10a和所述GOA区10b的基板上形成钝化层的图案107。
S214、如图8所示,在所述像素区10a的基板上形成公共电极108。
需要说明的是,所述高级超维场转换型阵列基板的所述公共电极108和所述像素电极106均设置在所述阵列基板上。在此情况下,位于下方的所述像素电极106可以呈板状,位于上方的所述公共电极108可以呈条状;也可以是位于下方的像素电极106也呈条状。
可选的,若上述S102中,所述第一图案103a为金属氧化物薄膜,在此基础上,所述S102具体包括:
在所述基板上依次形成栅绝缘层薄膜11、金属氧化物薄膜、以及金属薄膜13,并在所述金属薄膜13上形成光刻胶30。
采用半色调掩膜板20或灰色调掩膜板对形成有所述光刻胶30的基板进行曝光、显影后,形成光刻胶完全保留部分301、光刻胶半保留部分302和光刻胶完全去除部分303;其中,所述光刻胶完全去除部分303对应位于所述GOA区10b的待形成的露出所述第一电极101b的过孔105b;所述光刻胶完全保留部分301对应位于所述像素区10a的待形成的所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a、以及位于所述GOA区10b的待形成的与所述第一图案103a同层的所述有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b;所述光刻胶半保留部分302对应其他区域。
采用刻蚀工艺去除所述光刻胶完全去除部分303的所述金属薄膜13、所述金属氧化物薄膜和所述栅绝缘层薄膜11,形成露出所述第一电极101b的过孔105b。
采用灰化工艺去除所述光刻胶半保留部分302的光刻胶30。
采用刻蚀工艺去除露出的所述金属薄膜13、所述金属氧化物薄膜,形成所述第一图案103a和所述第二图案104a,以及与所述第一图案103a同层的所述有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b;其中,所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的过孔105b;其中,所述第一图案103a即为所述有源层的图案103,所述第二图案103b对应所述源极1041和漏极1042。
采用剥离工艺去除所述光刻胶完全保留部分301的光刻胶30。
在此基础上,进一步可选的,所述S103具体包括:
在基板上形成透明导电薄膜,并在所述透明导电薄膜上形成光刻胶30。
通过掩膜板对形成有所述光刻胶30的基板进行曝光、显影、刻蚀、剥离后,在所述像素区10a的基板上形成所述源极1041和漏极1042、与所述漏极1042电连接的像素电极106、位于所述源极1041上方并与所述源极1041电连接的第二透明电极106a;在所述GOA区101b的基板上形成位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b。
下面提供一具体的实施例二对所述包括GOA结构的阵列基板的制备方法进行说明:
S301、在所述衬底基板100上形成铜金属薄膜,通过一次构图工艺处理,在所述像素区10a的衬底基板100上形成栅极101a,在所述GOA区10b的衬底基板100上形成第一电极101b。
S302、在完成步骤S201的基板上依次形成栅绝缘层薄膜11、金属氧化物薄膜、以及钼金属薄膜13,并在所述钼金属薄膜13上形成光刻胶30。
S303、采用半色调掩膜板20对形成有所述光刻胶30的基板进行曝光、显影后,形成光刻胶完全保留部分301、光刻胶半保留部分302和光刻胶完全去除部分303。
其中,所述光刻胶完全去除部分303对应位于所述GOA区10b的待形成的露出所述第一电极101b的过孔105b;所述光刻胶完全保留部分301对应位于所述像素区10a的待形成的所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a、以及位于所述GOA区10b的待形成的与所述第一图案103a同层的所述有源层保留图案103b和与所述第二图案同层104a的所述第二电极104b;所述光刻胶半保留部分302对应其他区域。
S304、采用刻蚀工艺去除所述光刻胶完全去除部分303的所述钼金属薄膜13、所述金属氧化物薄膜以及所述栅绝缘层薄膜11,形成栅绝缘层的图案102以及露出所述第一电极101b的过孔105b。
S305、采用灰化工艺去除所述光刻胶半保留部分302的光刻胶30。
S306、采用刻蚀工艺去除露出的所述钼金属薄膜13以及所述钼金属薄膜13下方的所述金属氧化物薄膜,在所述像素区10a形成所述第一图案103a和位于所述第一图案103a上方的所述第二图案104a,在所述GOA区10b形成与所述第一图案103a同层的有源层保留图案103b和与所述第二图案104a同层的所述第二电极104b,所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的过孔105b。
其中,所述第一图案103a即为所述有源层的图案103,其所述有源层的图案103包括金属氧化物图案;所述第二图案104a对应所述源极1041和漏极1042。
S307、采用剥离工艺去除所述光刻胶完全保留部分301的光刻胶30,得到参考图3所示的结构。
S308、在完成步骤S307的基板上形成ITO薄膜,并在所述ITO薄膜上形成光刻胶30。
S309、采用掩膜板对形成有所述光刻胶30的基板进行曝光、显影、刻蚀后,形成位于所述有源层的图案103上方的源极1041和漏极1042、与所述漏极1042电连接的像素电极106、位于所述源极1041上方并与所述源极1041电连接的第二透明电极106a、以及位于所述第二电极104b上方并与所述第二电极104b和所述第一电极101b均电连接的第一透明电极106b,得到如图图4(b)所示的结构。
进一步地,在步骤S309的基础上,所述制备方法还包括:
S310、在所述像素区10a和所述GOA区10b的基板上形成钝化层的图案107。
S311、在所述像素区10a的基板上形成公共电极108。
本发明实施例还提供了一种利用上述方法制备的阵列基板,参考图4(a)和图4(b)所示,该阵列基板包括像素区10a和GOA区10b;所述像素区10a包括设置在基板上的栅极101a、有源层的图案103、源极1041和漏极1042、与所述漏极1042电连接的像素电极106,栅绝缘层的图案102设置在所述像素区10a和所述GOA区10b;所述阵列基板进一步还包括:设置在所述GOA区10b与所述栅极101a同层的第一电极101b、与所述有源层的图案103同层的有源层保留图案103b、与所述源极1041和漏极1042同层的第二电极104b、与所述像素电极106同层的第一透明电极106b。
其中,所述有源层保留图案103b和所述第二电极104b均包括露出所述第一电极101b的过孔105b;所述第一透明电极106b设置在所述第二电极104b上方、并与所述第二电极104b和所述第一电极101b均电连接;所述像素区10a还包括设置在所述源极1041上方并与所述像素电极106同层的第二透明电极106a,所述第二透明电极106a与所述源极1041电连接。
可选的,参考图4(a),所述有源层的图案103包括非晶硅图案和n+非晶硅图案;或者参考图4(b)所示,所述有源层的图案103包括金属氧化物图案。
在所述有源层的图案103包括非晶硅图案和n+非晶硅图案的情况下,所述有源层保留图案103b包括非晶硅保留图案和n+非晶硅保留图案;在所述有源层的图案103包括金属氧化物图案的情况下,所述有源层保留图案103b包括金属氧化物保留图案。
进一步的,参考图8所示,所述阵列基板还包括设置在所述像素区10a和所述GOA区10b的钝化层的图案107、以及设置在所述像素区10a的公共电极108。
对于高级超维场转换型阵列基板,所述公共电极108与所述像素电极106均设置在所述阵列基板上,且通过同一平面内形成的多维电场,可使液晶盒内所有取向的液晶分子均产生旋转,从而提高液晶的工作效率并增大透光率。高级超维场转换技术可以提高显示面板的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
本发明实施例还提供了一种显示装置,包括上述的阵列基板。
尽管上述实施例中,以漏极1042与像素电极106相连为例进行了说明,然而本领域的技术人员应当明白,由于晶体管的源极1041和漏极1042在结构和组成上的可互换性,也可以将源极1041与像素电极106相连,这属于本发明的上述实施例的等同变换。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板,包括像素区和GOA区;所述像素区包括设置在基板上的栅极、有源层的图案、源极和漏极、与所述漏极电连接的像素电极,栅绝缘层的图案设置在所述像素区和所述GOA区;其特征在于,还包括设置在所述GOA区与所述栅极同层的第一电极、与所述有源层的图案同层的有源层保留图案、与所述源极和漏极同层的第二电极,与所述像素电极同层的第一透明电极;
其中,所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔;所述第一透明电极设置在所述第二电极上方、并与所述第二电极和所述第一电极均电连接;
所述像素区还包括设置在所述源极上方并与所述像素电极同层的第二透明电极,所述第二透明电极与所述源极电连接。
2.根据权利要求1所述的阵列基板,其特征在于,所述有源层的图案包括非晶硅图案和n+非晶硅图案;或者
所述有源层的图案包括金属氧化物图案。
3.根据权利要求1或2所述的阵列基板,其特征在于,所述阵列基板还包括设置在所述像素区和所述GOA区的钝化层的图案、以及设置在所述像素区的公共电极。
4.一种显示装置,其特征在于,包括权利要求1至3任一项所述的阵列基板。
5.一种阵列基板的制备方法,所述阵列基板包括像素区和GOA区;其特征在于,包括:
通过一次构图工艺,在所述像素区的衬底基板上形成栅极,在所述GOA区的衬底基板上形成第一电极;
通过一次构图工艺,在所述像素区和所述GOA区的基板上形成栅绝缘层的图案,在所述像素区的基板上形成第一图案和位于所述第一图案上方的第二图案,在所述GOA区的基板上形成与所述第一图案同层的有源层保留图案、与所述第二图案同层的第二电极,且所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔;其中,所述第一图案对应有源层的图案,所述第二图案对应源极和漏极;
通过一次构图工艺,在所述像素区的基板上至少形成所述源极和漏极、与所述漏极电连接的像素电极、位于所述源极上方并与所述源极电连接的第二透明电极,在所述GOA区的基板上形成位于所述第二电极上方并与所述第二电极和所述第一电极均电连接的第一透明电极。
6.根据权利要求5所述的方法,其特征在于,所述通过一次构图工艺,在所述像素区和所述GOA区的基板上形成栅绝缘层的图案,在所述像素区的基板上形成第一图案和位于所述第一图案上方的第二图案,在所述GOA区的基板上形成与所述第一图案同层的有源层保留图案、与所述第二图案同层的第二电极,且所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔;其中,所述第一图案对应有源层的图案,所述第二图案对应源极和漏极包括:
在所述基板上依次形成栅绝缘层薄膜、非晶硅薄膜和n+非晶硅薄膜、以及金属薄膜,并在所述金属薄膜上形成光刻胶;
采用半色调掩膜板或灰色调掩膜板对形成有所述光刻胶的基板进行曝光、显影后,形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分;其中,所述光刻胶完全去除部分对应位于所述GOA区的待形成的露出所述第一电极的过孔;所述光刻胶完全保留部分对应位于所述像素区的待形成的所述第一图案和位于所述第一图案上方的所述第二图案、以及位于所述GOA区的待形成的与所述第一图案同层的所述有源层保留图案和与所述第二图案同层的所述第二电极;所述光刻胶半保留部分对应其他区域;
采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜、所述n+非晶硅薄膜、所述非晶硅薄膜和所述栅绝缘层薄膜,形成露出所述第一电极的过孔;
采用灰化工艺去除所述光刻胶半保留部分的光刻胶;
采用刻蚀工艺去除露出的所述金属薄膜、所述n+非晶硅薄膜和所述非晶硅薄膜,形成所述第一图案和所述第二图案,以及与所述第一图案同层的所述有源层保留图案和与所述第二图案同层的所述第二电极;其中,所述有源层保留图案和所述第二电极均包括露出所述第一电极的所述过孔;所述第一图案对应所述有源层的图案,所述第二图案对应所述源极和漏极;
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
7.根据权利要求6所述的方法,其特征在于,所述通过一次构图工艺,在所述像素区的基板上至少形成所述源极和漏极、与所述漏极电连接的像素电极、位于所述源极上方并与所述源极电连接的第二透明电极,在所述GOA区的基板上形成位于所述第二电极上方并与所述第二电极和所述第一电极均电连接的第一透明电极包括:
在基板上形成透明导电薄膜,并在所述透明导电薄膜上形成光刻胶;
通过掩膜板对形成有所述光刻胶的基板进行曝光、显影、刻蚀、剥离后,在所述像素区的基板上形成所述有源层的图案、所述源极和漏极、与所述漏极电连接的像素电极、位于所述源极上方并与所述源极电连接的第二透明电极,在所述GOA区的基板上形成位于所述第二电极上方并与所述第二电极和所述第一电极均电连接的第一透明电极;其中,所述有源层的图案包括非晶硅图案和n+非晶硅图案。
8.根据权利要求5所述的方法,其特征在于,所述通过一次构图工艺,在所述像素区和所述GOA区的基板上形成栅绝缘层的图案,在所述像素区的基板上形成第一图案和位于所述第一图案上方的第二图案,在所述GOA区的基板上形成与所述第一图案同层的有源层保留图案、与所述第二图案同层的第二电极,且所述有源层保留图案和所述第二电极均包括露出所述第一电极的过孔;其中,所述第一图案对应有源层的图案,所述第二图案对应源极和漏极包括:
在所述基板上依次形成栅绝缘层薄膜、金属氧化物薄膜、以及金属薄膜,并在所述金属薄膜上形成光刻胶;
采用半色调掩膜板或灰色调掩膜板对形成有所述光刻胶的基板进行曝光、显影后,形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分;其中,所述光刻胶完全去除部分对应位于所述GOA区的待形成的露出所述第一电极的过孔;所述光刻胶完全保留部分对应位于所述像素区的待形成的所述第一图案和位于所述第一图案上方的所述第二图案、以及位于所述GOA区的待形成的与所述第一图案同层的所述有源层保留图案和与所述第二图案同层的所述第二电极;所述光刻胶半保留部分对应其他区域;
采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜、所述金属氧化物薄膜和所述栅绝缘层薄膜,形成露出所述第一电极的过孔;
采用灰化工艺去除所述光刻胶半保留部分的光刻胶;
采用刻蚀工艺去除露出的所述金属薄膜、所述金属氧化物薄膜,形成所述第一图案和所述第二图案,以及与所述第一图案同层的所述有源层保留图案和与所述第二图案同层的所述第二电极;其中,所述有源层保留图案和所述第二电极均包括露出所述第一电极的所述过孔;所述第一图案为所述有源层的图案,所述第二图案对应所述源极和漏极;
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
9.根据权利要求8所述的方法,其特征在于,所述通过一次构图工艺,在所述像素区的基板上至少形成所述源极和漏极、与所述漏极电连接的像素电极、位于所述源极上方并与所述源极电连接的第二透明电极,在所述GOA区的基板上形成位于所述第二电极上方并与所述第二电极和所述第一电极均电连接的第一透明电极包括:
在基板上形成透明导电薄膜,并在所述透明导电薄膜上形成光刻胶;
通过掩膜板对形成有所述光刻胶的基板进行曝光、显影、刻蚀、剥离后,在所述像素区的基板上形成所述源极和漏极、与所述漏极电连接的像素电极、位于所述源极上方并与所述源极电连接的第二透明电极,在所述GOA区的基板上形成位于所述第二电极上方并与所述第二电极和所述第一电极均电连接的第一透明电极。
10.根据权利要求5至9任一项所述的方法,其特征在于,所述方法还包括:在所述像素区和所述GOA区的基板上形成钝化层的图案;在所述像素区的基板上还形成公共电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310409592.8A CN103456746B (zh) | 2013-09-10 | 2013-09-10 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310409592.8A CN103456746B (zh) | 2013-09-10 | 2013-09-10 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103456746A true CN103456746A (zh) | 2013-12-18 |
CN103456746B CN103456746B (zh) | 2016-04-13 |
Family
ID=49738945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310409592.8A Active CN103456746B (zh) | 2013-09-10 | 2013-09-10 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103456746B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218041A (zh) * | 2014-08-15 | 2014-12-17 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
CN104538411A (zh) * | 2015-01-22 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN106019672A (zh) * | 2016-07-26 | 2016-10-12 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板的制作方法 |
CN106206603A (zh) * | 2016-07-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
CN107170753A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN109659312A (zh) * | 2018-10-15 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
CN110120367A (zh) * | 2019-04-09 | 2019-08-13 | 昆山龙腾光电有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
WO2020206751A1 (zh) * | 2019-04-08 | 2020-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示模组及制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956550A (zh) * | 2011-08-18 | 2013-03-06 | 元太科技工业股份有限公司 | 制造主动阵列基板的方法与主动阵列基板 |
US20130075766A1 (en) * | 2011-09-22 | 2013-03-28 | Che-Chia Chang | Thin film transistor device and pixel structure and driving circuit of a display panel |
CN103021944A (zh) * | 2012-12-21 | 2013-04-03 | 北京京东方光电科技有限公司 | Tft阵列基板及制作方法、显示装置 |
-
2013
- 2013-09-10 CN CN201310409592.8A patent/CN103456746B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956550A (zh) * | 2011-08-18 | 2013-03-06 | 元太科技工业股份有限公司 | 制造主动阵列基板的方法与主动阵列基板 |
US20130075766A1 (en) * | 2011-09-22 | 2013-03-28 | Che-Chia Chang | Thin film transistor device and pixel structure and driving circuit of a display panel |
CN103021944A (zh) * | 2012-12-21 | 2013-04-03 | 北京京东方光电科技有限公司 | Tft阵列基板及制作方法、显示装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218041A (zh) * | 2014-08-15 | 2014-12-17 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
US9991295B2 (en) | 2014-08-15 | 2018-06-05 | Boe Technology Group Co., Ltd. | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus |
CN104538411A (zh) * | 2015-01-22 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN106206603A (zh) * | 2016-07-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
CN106019672A (zh) * | 2016-07-26 | 2016-10-12 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板的制作方法 |
CN107170753A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN107170753B (zh) * | 2017-05-10 | 2020-04-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN109659312A (zh) * | 2018-10-15 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
WO2020206751A1 (zh) * | 2019-04-08 | 2020-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示模组及制作方法 |
CN110120367A (zh) * | 2019-04-09 | 2019-08-13 | 昆山龙腾光电有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
CN110120367B (zh) * | 2019-04-09 | 2022-03-01 | 昆山龙腾光电股份有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
Also Published As
Publication number | Publication date |
---|---|
CN103456746B (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103456746B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103066017A (zh) | 一种阵列基板的制备方法 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103715094A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN102903675B (zh) | 一种tft阵列基板、制作方法及显示装置 | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
CN103474396B (zh) | Tft-lcd阵列基板的制造方法 | |
CN103293776A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103022055A (zh) | 一种阵列基板及制备方法、显示装置 | |
CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103021944A (zh) | Tft阵列基板及制作方法、显示装置 | |
CN103901686A (zh) | 边缘场开关模式液晶显示装置的阵列基板及其制造方法 | |
CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
CN103413782A (zh) | 一种阵列基板及其制作方法和显示面板 | |
CN102779783A (zh) | 一种像素结构及其制造方法、显示装置 | |
US20160315195A1 (en) | Array substrate and manufacturing method thereof, and display device | |
CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
CN103560114A (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN102819138A (zh) | 阵列基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |