CN103413817B - Cmos图像传感器的像素结构及其形成方法 - Google Patents
Cmos图像传感器的像素结构及其形成方法 Download PDFInfo
- Publication number
- CN103413817B CN103413817B CN201310353595.4A CN201310353595A CN103413817B CN 103413817 B CN103413817 B CN 103413817B CN 201310353595 A CN201310353595 A CN 201310353595A CN 103413817 B CN103413817 B CN 103413817B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- type
- comb
- cmos image
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种CMOS图像传感器的像素结构及其形成方法,其中,所述CMOS图像传感器的像素结构,包括:半导体衬底;位于半导体衬底上的传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;位于栅极结构的一侧的半导体衬底内的光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构;位于栅极结构的另一侧的半导体衬底内的浮置扩散区。本发明的CMOS图像传感器的像素结构光电子易于向浮置扩散区传输,成像质量高。
Description
技术领域
本发明涉及图像传感器领域,特别涉及一种CMOS图像传感器的像素结构及其形成方法。
背景技术
图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器,通常用于将光学信号转化为相应的电信号。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。
CMOS图像传感器的基本感光单元被称为像素,所述像素包含一个光电二极管和3个或4个MOS晶体管,称为3T型或4T型。目前市场上大部分CMOS图像传感器是4T型。如图1所示的4T型图像传感器包括:4个MOS晶体管和1个光电二极管PD,所述4个MOS晶体管分别为复位晶体管M1、放大晶体管M2、传输晶体管M3的和传输晶体管M4。
下面对如图1所示的4T型图传感器的像素单元的工作原理进行说明。首先,在接收光照前,复位晶体管M1和传输晶体管M4导通,其他晶体管关断,对所述浮置扩散区FD和光电二极管PD进行复位;然后,所有晶体管关断,光电二极管PD接收光照,并且进行光电转换形成光生载流子;然后传输晶体管M4导通,其他晶体管关断,光生载流子自光电二极管PD转移到浮置扩散区FD;接着,放大晶体管M2和选择晶体管M3导通,光生载流子依次从浮置扩散区FD经过放大晶体管M2和选择晶体管M3输出,完成一次光信号的采集与传输。
光生载流子自光电二极管PD传输至浮置扩散区FD依靠的是光电二极管PD的阴极与浮置扩散区FD之间的电势差,当所述电势差大于光电二极管PD与浮置扩散区FD之间的势垒时,所述电势差可以将光电荷传输到浮置扩散区FD。由于所述电势差随着光生载流子的传输逐渐减小,当电势差小于光电二极管PD与浮置扩散区FD之间的势垒时,光生载流子不能被传输出去而留在光电二极管PD中,与光电二极管PD下一次收集的光生载流子叠加,形成残像,影响成像质量。
发明内容
本发明解决的问题是提高CMOS图像传感器的成像质量。
为解决上述问题,本发明提供一种CMOS图像传感器的像素结构,包括:半导体衬底;位于半导体衬底上的传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;位于栅极结构的一侧的半导体衬底内的光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构;位于栅极结构的另一侧的半导体衬底内的浮置扩散区。
可选的,所述梳齿的宽度随着与栅极结构的远离距离增大而逐渐减小。
可选的,所述梳齿的宽度呈阶梯状减小。
可选的,所述梳齿的宽度呈阶梯状减小时,所述阶梯的级数大于等于2。
可选的,所述梳柄的宽度大于等于栅极结构的宽度。
可选的,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
可选的,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
本发明还提供了一种CMOS图像传感器的像素结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;在栅极结构的一侧的半导体衬底内形成光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构;在栅极结构的另一侧的半导体衬底内形成浮置扩散区。
可选的,在形成光电二极管之前,还包括在半导体衬底上形成掩膜层,所述掩膜层具有梳状的开口,梳状的开口暴露出栅极结构一侧的半导体衬底。
可选的,所述深掺杂区形成的过程为:沿梳状的开口对半导体衬底进行第一离子注入,在半导体衬底中形成梳状的注入区;然后对梳状的注入区进行退火,形成深掺杂区。
可选的,所述第一离子注入的能量为100~300Kev,第一离子注入的剂量为1E10~1E13atom/cm2,所述退火的温度为800~1500摄氏度,时间为5~200秒。
可选的,所述梳齿的宽度随着与栅极结构的远离距离增大而逐渐减小。
可选的,所述梳齿的宽度呈阶梯状减小。
可选的,所述梳齿的宽度呈阶梯状减小时,所述阶梯的级数大于等于2。
可选的,所述梳柄的宽度大于等于栅极结构的宽度。
可选的,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
可选的,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的CMOS图像传感器的像素结构包括光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构,深掺杂区为梳状结构,通过离子注入和退火形成的深掺杂区,梳柄中的杂质离子的浓度会大于梳齿中的杂质离子的浓度,从而使得深掺杂区中杂质离子具有浓度分布梯度,深掺杂区中靠近传输晶体管的栅极结构区域的杂质离子的浓度较高,远离传输晶体管的栅极结构区域的杂质离子的浓度较低,相应使得传输晶体管打开时,深掺杂区中电势能分布具有梯度,深掺杂区中靠近传输晶体管的栅极结构区域的电势能较低(对于N型的CMOS图像传感器的像素结构),而远离传输晶体管的栅极结构区域的电势能较高,因此削弱了深掺杂区与传输晶体管的栅极结构的交界处的固定势垒高度,使得深掺杂区的光生载流子更容易转移到浮置扩散区,减少残像的产生,提高了成像质量。
进一步,所述梳齿的宽度随着与栅极结构的远离距离增大而逐渐减小,使得梳齿中的杂质离子的浓度分布,从远离栅极结构的方向指向靠近栅极结构的方向逐渐增大,相应的使得深掺杂区中的电势能分布,从远离栅极结构的方向指向靠近栅极结构的方向逐渐减小,有利于防止深掺杂区中光生电子的残留,并改善了光生电子的传输效率和均匀性。
本发明的CMOS图像传感器的像素结构的形成方法,工艺简单,形成的CMOS图像传感器的像素结构稳定性好,成像质量高。
附图说明
图1为现有技术的4T型图像传感器的电路结构图;
图2为现有技术的N型的CMOS图像传感器像素结构剖面结构示意图;
图3为现有技术的CMOS图像传感器像素结构的传输晶体管在打开时像素结构中电势能的分布图;
图4~图6为本发明实施例CMOS图像传感器像素结构的结构示意图;
图7~图12为本发明实施例CMOS图像传感器像素结构的形成过程的结构示意图;
图13本发明实施例CMOS图像传感器像素结构的深掺杂区的杂质离子浓度分布;
图14本发明实施例CMOS图像传感器像素结构的传输晶体管打开时,光电二极管的深掺杂区的电势能分布。
具体实施方式
现有的N型的CMOS图像传感器像素结构,请参考图2,所述CMOS图像传感器像素结构包括:P型半导体衬底101,位于P型半导体衬底101上的传输晶体管103,所述传输晶体管103包括位于P型半导体衬底101上的栅极结构;位于栅极结构一侧的P型半导体衬底内的光电二极管,所述光电二极管包括位于P型半导体衬底内的N型深掺杂区104,N型深掺杂区104作为光电二极管的P型半导体衬底101作为光电二极管的阳极;位于P型半导体衬底101的另一侧内的N型的浮置扩散区105。
光电二极管的N型深掺杂区104形成过程为:首先在P型半导体衬底101和栅极结构上形成掩膜层,所述掩膜层具有暴露栅极结构一侧的P型半导体衬底101的开口;以所述掩膜层为掩膜,对栅极结构一侧的P型半导体衬底101进行N型离子;然后对P型半导体衬底101进行退火,激活掺杂离子,形成N型深掺杂区104。
经过研究,上述方向形成的N型深掺杂区104中N型杂质离子浓度呈正态分布,即N型深掺杂区104中间区域的N型杂质离子的浓度要高于(略高于)边缘区域的N型杂质离子的浓度,使得N型深掺杂区104中间区域的电势能会低于边缘区域的电势能,具体请参考图3,图3为传输晶体管在打开时像素结构中电势能的分布图,从图3可以看出N型深掺杂区104的中间区域的电势能会小于边缘区域的电势能,使得N型深掺杂区104中间区域与边缘区域之间(或者N型深掺杂区104与传输晶体管103交界区域)会存在一个固定势垒10,当N型深掺杂区104产生光生电子后,传输晶体管103打开,光生电子通过传输晶体管103向浮置扩散区105传输时,由于N型深掺杂区104与传输晶体管103交界区域存在固定势垒10,N型深掺杂区104中间区域的部分光生电子难以越过该固定势垒10转移到浮置扩散区105,从而在N型深掺杂区104造成光生电子的残留,残留的光生电子与光电二极管下一次收集的光生电子叠加,形成残像,影响成像质量。
为此,本发明提供了一种CMOS图像传感器的像素结构及其形成方法,本发明的CMOS图像传感器的像素结构包括光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构,使得深掺杂区中靠近传输晶体管的栅极结构区域的电势能较低(对于N型的CMOS图像传感器的像素结构),而远离传输晶体管的栅极结构区域的电势能较高,因此削弱了深掺杂区与传输晶体管的栅极结构的交界处的固定势垒高度,使得深掺杂区的光生载流子更容易转移到浮置扩散区,减少残像的产生,提高了成像质量。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明实施例首先提供了一种CMOS图像传感器的像素结构,请参考图4和图5,图5为图4沿切割线AB方面的剖面结构示意图,所述CMOS图像传感器的像素结构包括:半导体衬底201;位于半导体衬底201上的传输晶体管,所述传输晶体管包括位于半导体衬底201上的栅极结构203;位于栅极结构203的一侧的半导体衬底201内的光电二极管,所述光电二极管包括位于半导体衬底201内的深掺杂区206,所述深掺杂区206为梳状结构,所述梳状结构包括梳柄205和与梳柄205相连的若干分立的梳齿204,梳柄205靠近传输晶体管的栅极结构203,梳齿204远离传输晶体管的栅极结构203;位于栅极结构203的另一侧的半导体衬底201内的浮置扩散区208。
具体的,所述半导体衬底201材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底201中掺杂有杂质离子,根据的CMOS图像传感器的像素结构的类型,选择不同类型的杂质离子,具体的,CMOS图像传感器的像素结构的类型为N型时,所述半导体衬底201中掺杂有P型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种,相应的,所述深掺杂区206和浮置扩散区208的掺杂类型与半导体衬底201的掺杂类型相反,深掺杂区206和浮置扩散区208中掺杂有N型杂质离子,所述N型杂质离子磷离子、砷离子或锑离子中的一种或几种;所述MOS图像传感器的像素结构的类型为P型时,所述半导体衬底201中掺杂有N型杂质离子,深掺杂区206和浮置扩散区208的掺杂类型与半导体衬底201的掺杂类型相反,深掺杂区206和浮置扩散区208中掺杂有P型杂质离子。本实施例和后续实施例以N型CMOS图像传感器的像素结构作为示例。
本实施例中,所述半导体衬底201中掺杂有P型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种。所述半导体衬底201可以在半导体基底上通过外延工艺形成或者对半导体基底进行P型离子注入形成。
所述半导体衬底201内还形成有浅沟槽隔离结构202,用于隔离相邻的有源区。
所述半导体衬底上还可以形成复位晶体管207(参考图1)。
所述传输晶体管用于控制光电二极管与浮置扩散区208传输通道的打开和关闭,当光电二极管的深掺杂区206产生光生载流子时,传输晶体管打开,深掺杂区206中的光生载流子通过传输晶体管的栅极结构203底部的沟道区传输到浮置扩散区208。
传输晶体管的栅极结构203包括:位于半导体衬底201上的栅介质层21、位于栅介质层21上的栅电极22、以及位于栅介质层21和栅电极22两侧侧壁的侧墙23。所述栅介质层21为材料氧化硅,栅电极22的材料为多晶硅。
所述栅极结构203的一侧的半导体衬底201内具有光电二极管,所述光电二极管包括位于半导体衬底201内的深掺杂区206,所述深掺杂区206为梳状结构,所述梳状结构包括梳柄205和与梳柄205相连的若干分立的梳齿204,梳柄205靠近传输晶体管的栅极结构203,梳齿204远离传输晶体管的栅极结构203。需要说明的是附图4中以及后续附图中深掺杂区的梳柄和梳齿通过虚线加以区分。
所述梳齿204的数量至少大于1个,梳齿204的宽度小于梳柄205的宽度,梳齿的数量204为多个时,梳齿204之间的间距相等。深掺杂区206是通过一次离子注入和退火工艺形成,在进行离子注入之前,需要在半导体衬底201上形成掩膜层,所述掩膜层具有梳状的开口,开口暴露了需要注入的区域,注入后,在半导体衬底中形成梳状的注入区(梳状的注入区也包括梳柄和若干分立的梳齿,梳柄靠近栅极结构,梳齿远离栅极结构),然后对梳状的注入区进行退火工艺,使得梳状的注入区中掺杂杂质离子重新分布,形成梳状的深掺杂区206。由于梳状的注入区中的梳齿是分立的,梳状的注入区多个梳齿的总面积会小于梳状的注入区的梳柄的面积,进行一次离子注入后,梳状的注入区中的梳齿中掺杂杂质离子的总数量相应的会小于梳状的注入区的梳柄中掺杂杂质离子的总数量,在进行退火时,掺杂的杂质离子会重新分布,梳状的注入区的梳齿中的部分杂质离子会扩散到梳齿之间的空白区,最终形成的梳状结构的深掺杂区206中的梳齿204中的杂质离子的浓度会小于梳柄205中的杂质离子浓度,本发明实施例中,深掺杂区206掺杂的杂质离子类型为N型,梳齿204中的电势能会大于梳柄205中的电势能,由于梳柄205是靠近传输晶体管的栅极结构203,使得深掺杂区206靠近栅极结构203区域的电势能会小于远离(沿y轴正方向)栅极结构203区域的电势能,因而削弱了深掺杂区206与传输晶体管的栅极结构203交界处的固定势垒高度,有利于深掺杂区206的光生电子转移到浮置扩散区208,防止或减少了深掺杂区206的光生电子的残留,提高了成像的质量。
所述梳齿204的形状可以为矩形、三角形、梯形、圆、椭圆、不规则图形或其他合适的形状。需要说明的是,梳柄205和梳齿204的形状不应限制本发明的保护范围。
所述梳柄205的宽度可以大于或等于栅极结构203的宽度。需要说明的是本实施例和其他实施例中宽度是指沿x轴方向的尺寸。
在本发明的另一实施例中,所述梳齿的宽度随着与栅极结构的远离距离增大而逐渐减小,具体请参考图6,图6中,所述梳齿204的宽度随着与栅极结构203的远离距离(沿y轴正方向)的增大而逐渐减小,使得梳齿204中的杂质离子的浓度分布,从远离栅极结构203的方向指向靠近栅极结构203的方向(沿y轴负方向)逐渐增大,相应的使得深掺杂区206中的电势能分布,从远离栅极结构203的方向指向靠近栅极结构203的方向(沿y轴负方向)逐渐减小,有利于防止深掺杂区206中光生电子的残留,并改善了光生电子的传输效率和均匀性。
所述梳齿204的宽度的减小方式可以是呈线性、呈阶梯状或者非线性的方式减小。
本实施例中,所述梳齿204的宽度呈阶梯状减小,所述阶梯的级数大于等于2,沿远离栅极结构的方向(沿y轴正方向),每一级对应的梳齿的宽度逐渐减小,梳齿204的级数越多,每个梳齿中的杂质离子浓度的变化越平缓,有利于改善光生电子传输的均匀性,另外阶梯状梳齿204其形成工艺简单,掩膜易于制作,并且工艺较容易控制。
图6中以两级的梳齿作为示例,所述梳齿204包括第一级31和第二级32,第二级32的宽度W2小于第一级31的宽度W1。
本发明实施例还提供了一种形成上述CMOS图像传感器的像素结构的形成方法。
首先,请参考图7,提供半导体衬底201;在所述半导体衬底201上形成传输晶体管,所述传输晶体管包括位于半导体衬底201上的栅极结构203。
本实施例以形成N型的CMOS图像传感器的像素结构做示范性说明。
所述半导体衬底201中掺杂有P型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种。所述半导体衬底201可以在半导体基底上通过外延工艺形成或者对半导体基底进行P型离子注入形成。
所述半导体衬底201内还形成有浅沟槽隔离结构202,用于隔离相邻的有源区。
传输晶体管的栅极结构203包括:位于半导体衬底201上的栅介质层21、位于栅介质层21上的栅电极22、以及位于栅介质层21和栅电极22两侧侧壁的侧墙23。所述栅介质层21为材料氧化硅,栅电极22的材料为多晶硅。在其他实施例中,所述栅介质层的材料还可以为高K介质材料,所述栅电极的材料可以为金属。
接着,请参考图8和图9,图8为图9沿切割线CD方向的剖面结构示意图,半导体衬底201和栅极结构203上形成掩膜层209,所述掩膜层209具有暴露栅极结构203一侧的半导体衬底201的梳状的开口210。
所述掩膜层209作为后续进行第一离子注入时的保护层,掩膜层209可以为硬掩膜或光刻胶掩膜。
掩膜层209中具有梳状的开口210,所述梳状的开口210的形状与后续再半导体衬底201中形成的深掺杂区的形状相对应。所述梳状的开口210具有梳柄210a和若干分立的梳齿210b,梳柄210a和梳齿210b连接在一起,其梳柄210a靠近栅极结构203,梳齿210b远离栅极结构203。
所述梳齿210b的宽度随着与栅极结构203的远离距离而逐渐减小。本实施例中,所述梳齿210b的宽度呈阶梯式的减小,所述梳齿210b的级数大于等于两级。本发明的阶梯式减小的梳齿210b其形成工艺简单,工艺负担小,并较好控制。
参考图10,对所述梳状的开口210暴露的半导体衬底201进行离子注入,在所述半导体衬底201内形成梳状的注入区,梳状的注入区具有梳柄和与梳柄相连若干分立的梳齿;然后对梳状的注入区进行退火,形成梳状结构的深掺杂区206,所述梳状结构包括梳柄205和与梳柄205相连的若干分立的梳齿204,梳柄205靠近传输晶体管的栅极结构203,梳齿204远离传输晶体管的栅极结构203,所述深掺杂区206作为光电二极管的阴极,半导体衬底201作为光电二极管的阳极。
本实施例中,所述第一离子注入的杂质离子类型为N型,N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。在本发明的其他实施例中,当形成P型的CMOS图像传感器的像素结构,第一离子注入的杂质离子类型为P型。
第一离子注入的能量为150~300Kev,第一离子注入的剂量为1E10~1E13atom/cm2。
由于掩膜层209中开口210的形状为梳状,相应的在半导体衬底201中形成的深掺杂区206的形状也为梳状。深掺杂区206的梳齿204由两级构成,包括第一级31和第二级32。
进行第一离子注入后,还包括,对深掺杂区206进行退火,所述退火的温度为800~1500摄氏度,时间为5~200秒。
退火的过程中,梳状的注入区的疏齿中的掺杂离子会向梳齿中间的空白区扩散,在退火后,使得形成的深掺杂区206的梳齿204中的杂质离子的浓度小于深掺杂区206的梳柄205中的杂质离子的浓度。
在本发明的其他实施例中,所述退火也可以在后续形成浮置扩散区后进行。
参考图11和图12,图11为图12沿切割线AB方向的结构示意图,去除所述掩膜层209(参考图10);在栅极结构203的另一侧的半导体衬底201内形成浮置扩散区208。
形成所述浮置扩散区208工艺为第二离子注入,所述第二离子注入的杂质离子类型为N型,N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。在本发明的其让实施例中,当形成P型的CMOS图像传感器的像素结构,第二离子注入的杂质离子类型为P型。
进行第二离子注入后,进行退火工艺,使注入杂质离子重新分布。
在本发明的其他实施例中,所述深掺杂区206表面上还可以形成反型掺杂区(图中未示出),反型掺杂区的掺杂类型与深掺杂区206的掺杂类型相反。本实施例,可以在深掺杂区206表面上形成P型的反型掺杂区,所述反型掺杂区可以对深掺杂区206提供保护,并可以消除半导体衬底201表面的缺陷。
图13为上述形成的CMOS图像传感器的像素结构的深掺杂区的杂质离子浓度分布,从图13中可以看出,光电二极管的深掺杂区中的杂质离子的浓度随着与晶体管的栅极结构的远离距离的增大而减小,越靠近栅极结构,深掺杂区的杂质离子浓度越大,深掺杂区的梳齿(包括第一级31和第二级32)对应区域的杂质离子浓度小于梳柄204对应区域的杂质离子浓度。
图14为传输晶体管203打开时,光电二极管的深掺杂区206的电势能分布,从图14可以看出,深掺杂区206中电势能随着与栅极结构203的远离距离增大而逐渐增大,因而削弱了深掺杂区206与传输晶体管的栅极结构203交界处的固定势垒高度,有利于深掺杂区206的光生电子转移到浮置扩散区208,防止或减少了深掺杂区206的光生电子的残留,提高了成像的质量。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种CMOS图像传感器的像素结构,其特征在于,包括:
半导体衬底;
位于半导体衬底上的传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;
位于栅极结构的一侧的半导体衬底内的光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构;
位于栅极结构的相对另一侧的半导体衬底内的浮置扩散区。
2.如权利要求1所述的CMOS图像传感器的像素结构,其特征在于,所述梳齿的宽度随着与栅极结构的远离距离增大而逐渐减小。
3.如权利要求2所述的CMOS图像传感器的像素结构,其特征在于,所述梳齿的宽度呈阶梯状减小。
4.如权利要求3所述的CMOS图像传感器的像素结构,其特征在于,所述梳齿的宽度呈阶梯状减小时,所述阶梯的级数大于等于2。
5.如权利要求1所述的CMOS图像传感器的像素结构,其特征在于,所述梳柄的宽度大于等于栅极结构的宽度。
6.如权利要求1所述的CMOS图像传感器的像素结构,其特征在于,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
7.如权利要求1所述的CMOS图像传感器的像素结构,其特征在于,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
8.一种CMOS图像传感器的像素结构的形成方法,其特征在于,包括:提供半导体衬底;
在所述半导体衬底上形成传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;
在栅极结构的一侧的半导体衬底内形成光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,所述深掺杂区为梳状结构,所述梳状结构包括梳柄和与梳柄相连的若干分立的梳齿,梳柄靠近传输晶体管的栅极结构,梳齿远离传输晶体管的栅极结构;
在栅极结构的相对另一侧的半导体衬底内形成浮置扩散区。
9.如权利要求8所述的CMOS图像传感器的像素结构的形成方法,其特征在于,在形成光电二极管之前,还包括在半导体衬底上形成掩膜层,所述掩膜层具有梳状的开口,梳状的开口暴露出栅极结构一侧的半导体衬底。
10.如权利要求9所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述深掺杂区形成的过程为:沿梳状的开口对半导体衬底进行第一离子注入,在半导体衬底中形成梳状的注入区;然后对梳状的注入区进行退火,形成深掺杂区。
11.如权利要求10所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述第一离子注入的能量为100~300Kev,第一离子注入的剂量为1E10~1E13atom/cm2,所述退火的温度为800~1500摄氏度,时间为5~200秒。
12.如权利要求8所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述梳齿的宽度随着与栅极结构的远离距离增大而逐渐减小。
13.如权利要求12所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述梳齿的宽度呈阶梯状减小。
14.如权利要求13所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述梳齿的宽度呈阶梯状减小时,所述阶梯的级数大于等于2。
15.如权利要求8所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述梳柄的宽度大于等于栅极结构的宽度。
16.如权利要求8所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
17.如权利要求8所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310353595.4A CN103413817B (zh) | 2013-08-14 | 2013-08-14 | Cmos图像传感器的像素结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310353595.4A CN103413817B (zh) | 2013-08-14 | 2013-08-14 | Cmos图像传感器的像素结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103413817A CN103413817A (zh) | 2013-11-27 |
CN103413817B true CN103413817B (zh) | 2015-11-11 |
Family
ID=49606815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310353595.4A Active CN103413817B (zh) | 2013-08-14 | 2013-08-14 | Cmos图像传感器的像素结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103413817B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106328663A (zh) * | 2015-07-10 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
CN107546118B (zh) * | 2016-06-29 | 2020-05-22 | 中芯国际集成电路制造(北京)有限公司 | 一种cmos图像传感器及其制备方法和电子装置 |
CN108198829A (zh) * | 2018-01-29 | 2018-06-22 | 德淮半导体有限公司 | Cmos图像传感器及其形成方法 |
CN110176467B (zh) * | 2019-05-28 | 2021-05-07 | 上海华力微电子有限公司 | Cmos图像传感器及其制造方法 |
CN112071872B (zh) * | 2020-09-04 | 2023-09-05 | 深圳市华星光电半导体显示技术有限公司 | 一种传感器组件、传感器组件制程方法及显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1322014A (zh) * | 2000-04-29 | 2001-11-14 | 双汉科技股份有限公司 | 光二极管互补金属氧化物半导体图像传感器的制造方法 |
CN102187466A (zh) * | 2008-10-20 | 2011-09-14 | Nxp股份有限公司 | 半导体器件和这种器件的制造方法 |
CN102222679A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器及制作方法 |
CN102222681A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器及制作方法 |
CN102222680A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009083A (ja) * | 2000-06-26 | 2002-01-11 | Toyota Central Res & Dev Lab Inc | 繰り返しpn接合の形成方法及びそれを用いた半導体装置 |
-
2013
- 2013-08-14 CN CN201310353595.4A patent/CN103413817B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1322014A (zh) * | 2000-04-29 | 2001-11-14 | 双汉科技股份有限公司 | 光二极管互补金属氧化物半导体图像传感器的制造方法 |
CN102187466A (zh) * | 2008-10-20 | 2011-09-14 | Nxp股份有限公司 | 半导体器件和这种器件的制造方法 |
CN102222679A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器及制作方法 |
CN102222681A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器及制作方法 |
CN102222680A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103413817A (zh) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1881601B (zh) | 具有优化的漂浮扩散的图像传感器及像素 | |
KR100694470B1 (ko) | 이미지 센서 제조 방법 | |
CN102881703B (zh) | 图像传感器及其制备方法 | |
CN103413817B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
CN102544041B (zh) | Cmos图像传感器的像素单元及其制作方法 | |
CN104517976A (zh) | Cmos图像传感器的像素结构及其形成方法 | |
CN102544042B (zh) | 高速cmos图像传感器的像素单元及其制作方法 | |
CN103811510B (zh) | 图像传感器的像素单元及其形成方法 | |
TWI695497B (zh) | 影像感測器及影像感測器系統 | |
US11695029B2 (en) | Pixel formation method | |
CN104505394A (zh) | 兼容测距的cmos图像传感器像素单元及其制作方法 | |
CN103413816B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
CN101789437B (zh) | Cmos图像传感器的像素结构及其制造方法 | |
US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
CN109065557A (zh) | 背照式cmos图像传感器及其形成方法 | |
US11721774B2 (en) | Full well capacity for image sensor | |
KR100769146B1 (ko) | 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법 | |
US20230067685A1 (en) | Image sensor with vertical transfer gate | |
CN109950269A (zh) | 隔离结构及其形成方法、图像传感器及其制造方法 | |
CN101567337A (zh) | Cmos图像传感器及其制造方法 | |
CN104332481B (zh) | 图像传感器及其形成方法 | |
CN114709231A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
CN102427079B (zh) | Cmos图像传感器 | |
KR100935269B1 (ko) | 이미지 센서 및 그 제조방법 | |
CN110400815A (zh) | 图像传感器及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 508-511, building a, Modern Plaza, No. 18, Weiye Road, Kunshan Development Zone, Suzhou, Jiangsu Patentee after: Ruixin Microelectronics Co., Ltd Address before: Room 508-511, block A, Modern Plaza, 18 Weiye Road, Kunshan, Jiangsu, Suzhou, 215300 Patentee before: BRIGATES MICROELECTRONICS (KUNSHAN) Co.,Ltd. |
|
CP03 | Change of name, title or address |