CN103413816B - Cmos图像传感器的像素结构及其形成方法 - Google Patents
Cmos图像传感器的像素结构及其形成方法 Download PDFInfo
- Publication number
- CN103413816B CN103413816B CN201310353594.XA CN201310353594A CN103413816B CN 103413816 B CN103413816 B CN 103413816B CN 201310353594 A CN201310353594 A CN 201310353594A CN 103413816 B CN103413816 B CN 103413816B
- Authority
- CN
- China
- Prior art keywords
- doped region
- deep doped
- semiconductor substrate
- type
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种CMOS图像传感器的像素结构及其形成方法,其中所述CMOS图像传感器的像素结构,包括:半导体衬底;位于半导体衬底上的传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;位于栅极结构的一侧的半导体衬底内的光电二极管,所述光电二极管包括深掺杂区,深掺杂区中掺杂的杂质离子的浓度分布,随着深掺杂区与栅极结构的距离的增大而减小。位于栅极结构的另一侧的半导体衬底内的浮置扩散区。本发明的CMOS图像传感器的像素结构光电子易于向浮置扩散区传输,成像质量高。
Description
技术领域
本发明涉及图像传感器领域,特别涉及一种CMOS图像传感器的像素结构及其形成方法。
背景技术
图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器,通常用于将光学信号转化为相应的电信号。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。
CMOS图像传感器的基本感光单元被称为像素,所述像素包含一个光电二极管和3个或4个传输晶体管,称为3T型或4T型。目前市场上大部分CMOS图像传感器是4T型。如图1所示的4T型图像传感器包括:4个传输晶体管和1个光电二极管PD,所述4个传输晶体管分别为复位晶体管M1、放大晶体管M2、传输晶体管M3的和传输晶体管M4。
下面对如图1所示的4T型图传感器的像素单元的工作原理进行说明。首先,在接收光照前,复位晶体管M1和传输晶体管M4导通,其他晶体管关断,对所述浮置扩散区FD和光电二极管PD进行复位;然后,所有晶体管关断,光电二极管PD接收光照,并且进行光电转换形成光生载流子;然后传输晶体管M4导通,其他晶体管关断,光生载流子自光电二极管PD转移到浮置扩散区FD;接着,放大晶体管M2和选择晶体管M3导通,光生载流子依次从浮置扩散区FD经过放大晶体管M2和选择晶体管M3输出,完成一次光信号的采集与传输。
光生载流子自光电二极管PD传输至浮置扩散区FD依靠的是光电二极管PD的阴极与浮置扩散区FD之间的电势差,当所述电势差大于光电二极管PD与浮置扩散区FD之间的势垒时,所述电势差可以将光电荷传输到浮置扩散区FD。由于所述电势差随着光生载流子的传输逐渐减小,当电势差小于光电二极管PD与浮置扩散区FD之间的势垒时,光生载流子不能被传输出去而留在光电二极管PD中,与光电二极管PD下一次收集的光生载流子叠加,形成残像,影响成像质量。
发明内容
本发明解决的问题是提高CMOS图像传感器的成像质量。
为解决上述问题,本发明提供一种CMOS图像传感器的像素结构,包括:半导体衬底;位于半导体衬底上的传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;位于栅极结构的一侧的半导体衬底内的光电二极管,所述光电二极管包括深掺杂区,深掺杂区中掺杂的杂质离子的浓度分布,随着深掺杂区与栅极结构的距离的增大而减小;位于栅极结构的另一侧的半导体衬底内的浮置扩散区。
可选的,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区和位于第一深掺杂区内的第二深掺杂区,第二深掺杂区靠近栅极结构,所述第二深掺杂区的面积小于第一深掺杂区的面积,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。包围的排布方式
可选的,所述深掺杂区还包括位于第一深掺杂区内的至少一个第三深掺杂区,第三深掺杂区包围所述二深掺杂区,第三深掺杂区的面积小于第一深掺杂区的面积大于第二深掺杂区的面积,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
可选的,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区,位于第一深掺杂区的远离栅极结构一侧的半导体衬底内的第二深掺杂区,所述第二深掺杂区中掺杂的杂质离子的浓度小于第一深掺杂区中掺杂的杂质离子的浓度,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。平行的排布方式
可选的,所述深掺杂区还包括位于第二深掺杂区的远离栅极结构一侧的半导体衬底内的至少一个第三深掺杂区,所述第三深掺杂区中掺杂的杂质离子的浓度小于第二深掺杂区中掺杂的杂质离子的浓度,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
可选的,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
可选的,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
本发明还提供了一种CMOS图像传感器的像素结构的形成方法,包括:提供半导体衬底;在所述半导体衬底形成传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;在所述栅极结构的一侧的半导体衬底内形成光电二极管,所述光电二极管包括深掺杂区,深掺杂区中掺杂的杂质离子的浓度分布,随着深掺杂区与栅极结构的距离的增大而减小;在栅极结构的另一侧的半导体衬底内形成浮置扩散区。
可选的,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区和位于第一深掺杂区内的第二深掺杂区,第二深掺杂区靠近栅极结构,所述第二深掺杂区的面积小于第一深掺杂区的面积,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
可选的,所述深掺杂区的形成过程为:在所述半导体衬底上形成第一掩膜层,第一掩膜层具有暴露栅极结构一侧的部分半导体衬底表面的第一开口;沿第一开口对暴露的半导体衬底进行第一离子注入,在半导体衬底中形成第一深掺杂区;去除第一掩膜层,在半导体衬底上形成第二掩膜层,所述第二掩膜层中具有暴露靠近栅极结构的部分第一深掺杂区表面的第二开口,第二开口面积小于第一开口面积;沿第二开口对第一深掺杂区进行第二离子注入,在第一深掺杂区中形成第二深掺杂区。
可选的,所述第二离子注入的能量为80~200Kev,第二离子注入的剂量为1E11~5E12atom/cm2。
可选的,所述深掺杂区还包括位于第一深掺杂区内的至少一个第三深掺杂区,第三深掺杂区包围所述二深掺杂区,第三深掺杂区的面积小于第一深掺杂区的面积大于第二深掺杂区的面积,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
可选的,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区,位于第一深掺杂区的远离栅极结构一侧的半导体衬底内的第二深掺杂区,所述第二深掺杂区中掺杂的杂质离子的浓度小于第一深掺杂区中掺杂的杂质离子的浓度,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
可选的,所述深掺杂区的形成过程为:在所述半导体衬底上形成第一掩膜层,第一掩膜层具有包括栅极结构一侧的部分半导体衬底表面的第一开口;沿第一开口对暴露的半导体衬底进行第一离子注入,在半导体衬底中形成第一深掺杂区;去除第一掩膜层,在半导体衬底上形成第二掩膜层,所述第二掩膜层中具有暴露第一深掺杂区的远离栅极结构一侧的半导体衬底的第二开口;沿第二开口对第一深掺杂区一侧的半导体衬底进行第二离子注入,在第一深掺杂区的远离栅极结构一侧的半导体衬底内第二深掺杂区,所述第二离子注入的剂量小于第一离子注入的剂量。
可选的,所述深掺杂区还包括位于第二深掺杂区的远离栅极结构一侧的半导体衬底内的至少一个第三深掺杂区,所述第三深掺杂区中掺杂的杂质离子的浓度小于第二深掺杂区中掺杂的杂质离子的浓度,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
可选的,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
可选的,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的CMOS图像传感器的像素结构包括光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,深掺杂区中掺杂的杂质离子的浓度分布,随着深掺杂区与栅极结构的距离的增大而减小,使得深掺杂区中靠近传输晶体管的栅极结构区域的电势能较低(对于N型的CMOS图像传感器的像素结构),而远离传输晶体管的栅极结构区域的电势能较高,因此削弱了深掺杂区与传输晶体管的栅极结构的交界处的固定势垒高度,使得深掺杂区的光生载流子更容易转移到浮置扩散区,减少残像的产生,提高了成像质量。
进一步,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区和位于第一深掺杂区内的第二深掺杂区,第二深掺杂区靠近栅极结构,第一深掺杂区和第二深掺杂区的边缘与栅极结构的边缘接触,所述第二深掺杂区的面积小于第一深掺杂区的面积,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同,使得深掺杂区中的杂质离子浓度随着与栅极结构的距离的增大(沿y轴正方向)而呈梯度的减小,当传输晶体管打开时,深掺杂区中的电势能随着与栅极结构的距离增大而呈梯度的增大,削弱了深掺杂区与传输晶体管的栅极结构的交界处的固定势垒高度,使得深掺杂区的光生载流子(光生电子)更容易转移到浮置扩散区,并减少残像的产生,提高了成像质量。
进一步,所述深掺杂区还可以包括至少一个第三深掺杂区,第三深掺杂区包围所述二深掺杂区,第三深掺杂区的面积小于第一深掺杂区的面积大于第二深掺杂区的面积,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。第三深掺杂区的存在使得深掺杂区中的杂质离子的浓度,随着与栅极结构的距离的增大呈多级的阶梯式的减小,相应当传输晶体管打开时,使得深掺杂区中电势能的分布,随着与栅极结构的距离的增大呈多级的阶梯式的增大,使深掺杂区的光生载流子更容易转移到浮置扩散区,并提高了光生载流子传输的均匀性和传输效率,有利于提高成像的质量。
本发明的CMOS图像传感器的像素结构的形成方法,工艺简单,形成的CMOS图像传感器的像素结构稳定性好,成像质量高。
附图说明
图1为现有技术的4T型图像传感器的电路结构图;
图2为现有技术的N型的CMOS图像传感器像素结构剖面结构示意图;
图3为现有技术的CMOS图像传感器像素结构的传输晶体管在打开时像素结构中电势能的分布图;
图4~图8为本发明实施例CMOS图像传感器像素结构的结构示意图;
图9~图14为为本发明实施例CMOS图像传感器像素结构的形成过程的结构示意图;
图15本发明实施例CMOS图像传感器像素结构的深掺杂区的杂质离子浓度分布;
图16本发明实施例CMOS图像传感器像素结构的传输晶体管打开时,光电二极管的深掺杂区的电势能分布。
具体实施方式
现有的N型的CMOS图像传感器像素结构,请参考图2,所述CMOS图像传感器像素结构包括:P型半导体衬底101,位于P型半导体衬底101上的传输晶体管103,所述传输晶体管103包括位于P型半导体衬底101上的栅极结构;位于栅极结构一侧的P型半导体衬底内的光电二极管,所述光电二极管包括位于P型半导体衬底内的N型深掺杂区104,N型深掺杂区104作为光电二极管的P型半导体衬底101作为光电二极管的阳极;位于P型半导体衬底101的另一侧内的N型的浮置扩散区105。
光电二极管的N型深掺杂区104形成过程为:首先在P型半导体衬底101和栅极结构上形成掩膜层,所述掩膜层具有暴露栅极结构一侧的P型半导体衬底101的开口;以所述掩膜层为掩膜,对栅极结构一侧的P型半导体衬底101进行N型离子;然后对P型半导体衬底101进行退火,激活掺杂的杂质离子离子,形成N型深掺杂区104。
经过研究,上述方向形成的N型深掺杂区104中N型杂质离子浓度呈正态分布,即N型深掺杂区104中间区域的N型杂质离子的浓度要高于(略高于)边缘区域的N型杂质离子的浓度,使得N型深掺杂区104中间区域的电势能会低于边缘区域的电势能,具体请参考图3,图3为传输晶体管在打开时像素结构中电势能的分布图,从图3可以看出N型深掺杂区104的中间区域的电势能会小于边缘区域的电势能,使得N型深掺杂区104中间区域与边缘区域之间(或者N型深掺杂区104与传输晶体管103交界区域)会存在一个固定势垒10,当N型深掺杂区104产生光生电子后,传输晶体管103打开,光生电子通过传输晶体管103向浮置扩散区105传输时,由于N型深掺杂区104与传输晶体管103交界区域存在固定势垒10,N型深掺杂区104中间区域的部分光生电子难以越过该固定势垒10转移到浮置扩散区105,从而在N型深掺杂区104造成光生电子的残留,残留的光生电子与光电二极管下一次收集的光生电子叠加,形成残像,影响成像质量。
本发明提供了一种CMOS图像传感器的像素结构及其形成方法,本发明的CMOS图像传感器的像素结构包括光电二极管,所述光电二极管包括位于半导体衬底内的深掺杂区,深掺杂区中掺杂的杂质离子的浓度分布,随着深掺杂区与栅极结构的距离的增大而减小,使得深掺杂区中靠近传输晶体管的栅极结构区域的电势能较低(对于N型的CMOS图像传感器的像素结构),而远离传输晶体管的栅极结构区域的电势能较高,因此削弱了深掺杂区与传输晶体管的栅极结构的交界处的固定势垒高度,使得深掺杂区的光生载流子更容易转移到浮置扩散区,减少残像的产生,提高了成像质量。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例首先提供了一种CMOS图像传感器的像素结构,请参考图4和图5,图5为图4沿切割线AB方面的剖面结构示意图,所述CMOS图像传感器的像素结构包括:半导体衬底201;位于半导体衬底201上的传输晶体管,所述传输晶体管包括位于半导体衬底201上的栅极结构203;位于栅极结构203的一侧的半导体衬底201内的光电二极管,所述光电二极管包括位于栅极结构203一侧的半导体衬底201内深掺杂区206,深掺杂区206中掺杂的杂质离子的浓度分布,随着深掺杂区206与栅极结构203的距离的增大而减小,深掺杂区206作为光电二极管的阴极,半导体衬底201作为光电二极管的阳极;位于栅极结构203的另一侧的半导体衬底201内的浮置扩散区208。
具体的,所述半导体衬底201材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底201中掺杂有杂质离子,根据的CMOS图像传感器的像素结构的类型,选择不同类型的杂质离子,具体的,CMOS图像传感器的像素结构的类型为N型时,所述半导体衬底201中掺杂有P型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种,相应的,所述深掺杂区206和浮置扩散区208的掺杂类型与半导体衬底201的掺杂类型相反,深掺杂区206和浮置扩散区208中掺杂有N型杂质离子,所述N型杂质离子磷离子、砷离子或锑离子中的一种或几种;所述MOS图像传感器的像素结构的类型为P型时,所述半导体衬底201中掺杂有N型杂质离子,深掺杂区206和浮置扩散区208的掺杂类型与半导体衬底201的掺杂类型相反,深掺杂区206和浮置扩散区208中掺杂有P型杂质离子。本实施例和后续实施例以N型CMOS图像传感器的像素结构作为示例。
本实施例中,所述半导体衬底201中掺杂有P型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种。所述半导体衬底201可以在半导体基底上通过外延工艺形成或者对半导体基底进行P型离子注入形成。
所述半导体衬底201内还形成有浅沟槽隔离结构202,用于隔离相邻的有源区。
所述半导体衬底上还可以形成复位晶体管207(参考图1)。
所述传输晶体管用于控制光电二极管与浮置扩散区208传输通道的打开和关闭,当光电二极管的深掺杂区206产生光生载流子时,传输晶体管打开,深掺杂区206中的光生载流子通过传输晶体管的栅极结构203底部的沟道区传输到浮置扩散区208。
传输晶体管的栅极结构203包括:位于半导体衬底201上的栅介质层21、位于栅介质层21上的栅电极22、以及位于栅介质层21和栅电极22两侧侧壁的侧墙23。所述栅介质层21为材料氧化硅,栅电极22的材料为多晶硅。
所述栅极结构203一侧的半导体衬底201内具有深掺杂区206,深掺杂区206中掺杂的杂质离子的浓度分布,随着深掺杂区206与栅极结构203的距离的增大而减小,所述深掺杂区206作为光电二极管的一部分,本实施例所述深掺杂区206作为光电二极管的阴极,相应的半导体衬底201作为光电二极管的阳极。
为了使深掺杂区206的靠近栅极结构203(或者与栅极结构的交界处)区域中杂质离子浓度大于远离(沿y轴正方向)栅极结构203区域中的杂质离子浓度,本实施例中,所述深掺杂区206包括位于栅极结构203一侧的半导体衬底201内的第一深掺杂区204和位于第一深掺杂区204内的第二深掺杂区205,第二深掺杂区205靠近栅极结构203,第一深掺杂区204和第二深掺杂区205的边缘与栅极结构203的边缘接触,所述第二深掺杂区205的面积小于第一深掺杂区204的面积,第二深掺杂区205中掺杂的杂质离子的类型与第一深掺杂区204中掺杂的杂质离子的类型相同。
深掺杂区206的靠近栅极结构203的区域等效于第一深掺杂区204和第二深掺杂区205的叠加,第一深掺杂区204和第二深掺杂区205中的杂质离子类型相同,因而叠加区域的杂质离子的浓度增大,相比较而言,深掺杂区206的远离栅极结构203的区域只有第一深掺杂区中的杂质离子,深掺杂区206的远离栅极结构203的区域中的杂质离子浓度小于叠加区域(第一深掺杂区204和第二深掺杂区205叠加区域或者靠近栅极结构203的深掺杂区206对应区域),深掺杂区206中的杂质离子浓度随着与栅极结构203的距离的增大(沿y轴正方向)而减小,使得传输晶体管打开时,深掺杂区206中的电势能随着与栅极结构的距离增大而增大(对于N型CMOS图像传感器),因此削弱了深掺杂区206与传输晶体管的栅极结构203的交界处的固定势垒高度,使得深掺杂区的光生载流子(光生电子)更容易转移到浮置扩散区,并减少残像的产生,提高了成像质量。
所述第一深掺杂区204通过第一离子注入形成,第二深掺杂区205通过第二离子注入形成,第一离子注入和第二离子注入的能量和剂量可以相同或不相同。
第二深掺杂区205深度可以等于或小于第一深掺杂区204的深度,第二深掺杂区205的宽度小于或等于第一深掺杂区204的宽度。需要说明的是本实施例和其他实施例(或后续实施例)中,所述宽度是指沿x轴方向的尺寸,深度是指半导体衬底表面到掺杂区底部的垂直距离。
所述第一深掺杂区204的宽度可以大于或等于栅极结构203的宽度。
所述第一深掺杂区204和第二深掺杂区205的形状可以相同或不同,本实施例中,所述第一深掺杂区204或第二深掺杂区205的形状为矩形,在本发明的其他实施例中,所述第一深掺杂区204或第二深掺杂区205的形状可以为三角形、梯形、圆、椭圆、不规则图形或其他合适的形状。需要说明的是,第一深掺杂区204或第二深掺杂区205的形状不应限制本发明的保护范围。
在本发明的另一实施例中,所述深掺杂区还可以包括至少一个第三深掺杂区,具有请参考图6,所述深掺杂区206还包括位于第一深掺杂区204内的至少一个第三深掺杂区200,第三深掺杂区200包围所述二深掺杂区205,第三深掺杂区200的面积小于第一深掺杂区204的面积大于第二深掺杂区205的面积,第三深掺杂区200中掺杂的杂质离子的类型与第一深掺杂区204中掺杂的杂质离子的类型相同。第三深掺杂区200的存在使得深掺杂区206中的杂质离子的浓度,随着与栅极结构203的距离的增大(沿y走正方向)呈多级的阶梯式的减小,相应当传输晶体管打开时,使得深掺杂区206中电势能的分布,随着与栅极结构203的距离的增大呈多级的阶梯式的增大,使深掺杂区的光生载流子更容易转移到浮置扩散区,并提高了光生载流子传输的均匀性和传输效率,有利于提高成像的质量。
所述第三深掺杂区200的数量可以大于一个,第三深掺杂区200的数量为多个时,第三深掺杂区200沿着远离栅极结构203的方向分布,第三深掺杂区的面积随着与栅极结构的距离增大而增大,第一个第三深掺杂区包围第二深掺杂区205,并且后一个第三深掺杂区包围前一个第三深掺杂区,最后一个第三深掺杂区的面积小于或等于第一深掺杂区的面积。
在本发明的另一实施例中,所述第一深掺杂区和第二深掺杂区沿着远离栅极结构的方向平行分布,具体请参考图7和图8,图8为图7沿切割线AB方向的剖面结构示意图,所述深掺杂区206包括位于栅极结构203一侧的半导体衬底内的第一深掺杂区204,位于第一深掺杂区204的远离栅极结构203一侧的半导体衬底内的第二深掺杂区205,所述第二深掺杂区205中掺杂的杂质离子的浓度小于第一深掺杂区204中掺杂的杂质离子的浓度,第二深掺杂区205中掺杂的杂质离子的类型与第一深掺杂区204中掺杂的杂质离子的类型相同。
上述深掺杂区206的结构可以通过两次注入形成,所述深掺杂区206的形成过程为:在所述半导体衬底上形成第一掩膜层,第一掩膜层具有包括栅极结构203一侧的部分半导体衬底表面的第一开口;沿第一开口对暴露的半导体衬底进行第一离子注入,在半导体衬底中形成第一深掺杂区204;去除第一掩膜层,在半导体衬底上形成第二掩膜层,所述第二掩膜层中具有暴露第一深掺杂区204的远离栅极结构一侧的半导体衬底的第二开口;沿第二开口对第一深掺杂区204一侧的半导体衬底进行第二离子注入,在第一深掺杂区204的远离栅极结构一侧的半导体衬底内第二深掺杂区205,所述第二离子注入的剂量小于第一离子注入的剂量。
所述第一深掺杂区204和第二深掺杂区205面积可以相同或不相同。
所述深掺杂区206还包括位于第二深掺杂区205的远离栅极结构203一侧的半导体衬底内的至少一个第三深掺杂区200,所述第三深掺杂区200中掺杂的杂质离子的浓度小于第二深掺杂区205中掺杂的杂质离子的浓度,第三深掺杂区200中掺杂的杂质离子的类型与第一深掺杂区204中掺杂的杂质离子的类型相同。
所述第三深掺杂区200的数量可以大于1个,第三深掺杂区200的数量为多个时,沿着远离栅极结构203的方向(沿y轴正方向)平行分布,并且每个第三深掺杂区200中的杂质离子浓度随着与栅极结构203的距离增大而逐渐减小。
本发明实施例中还提供形成上述的CMOS图像传感器的像素结构的形成方法。
首先,请参考图9,提供半导体衬底201;在所述半导体衬底201上形成传输晶体管,所述传输晶体管包括位于半导体衬底201上的栅极结构203。
本实施例以形成N型的CMOS图像传感器的像素结构做示范性说明。
所述半导体衬底201中掺杂有P型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种。所述半导体衬底201可以在半导体基底上通过外延工艺形成或者对半导体基底进行P型离子注入形成。
所述半导体衬底201内还形成有浅沟槽隔离结构202,用于隔离相邻的有源区。
传输晶体管的栅极结构203包括:位于半导体衬底201上的栅介质层21、位于栅介质层21上的栅电极22、以及位于栅介质层21和栅电极22两侧侧壁的侧墙23。所述栅介质层21为材料氧化硅,栅电极22的材料为多晶硅。在其他实施例中,所述栅介质层的材料还可以为高K介质材料,所述栅电极的材料可以为金属。
接着,请参考图10,半导体衬底201和栅极结构203上形成第一掩膜层209,第一掩膜层209具有暴露栅极结构203一侧的部分半导体衬底201表面的第一开口210。
所述掩膜层209作为后续进行第一离子注入时的保护层,掩膜层209可以为硬掩膜或光刻胶掩膜。
接着,参考图11,沿第一开口210对暴露的半导体衬底201进行第一离子注入,在半导体衬底201中形成第一深掺杂区204。
本实施例中,所述第一离子注入的杂质离子类型为N型,N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。在本发明的其让实施例中,当形成P型的CMOS图像传感器的像素结构,第一离子注入的杂质离子类型为P型。所述第一离子注入的能量为150~300KeV,剂量为1E12~1E13atom/cm2。
接着,参考图12和图13,去除第一掩膜层209(参考图11),在半导体衬底201和栅极结构203上形成第二掩膜层211,所述第二掩膜层211中具有暴露靠近栅极结构203的部分第一深掺杂区204表面的第二开口212,第二开口212面积小于第一开口210(参考图11)面积;沿第二开口212对第一深掺杂区204进行第二离子注入,在第一深掺杂区204中形成第二深掺杂区205。
第一深掺杂区204和第二深掺杂区205构成深掺杂区206,第一深掺杂区205位于栅极结构一侧的半导体衬底内,第二深掺杂区204位于第一深掺杂区内,第二深掺杂区204靠近栅极结构203,所述第二深掺杂区204的面积小于第一深掺杂区205,第二深掺杂区205中掺杂的杂质离子的类型与第一深掺杂区204中掺杂的杂质离子的类型相同。
所述第二离子注入的杂质离子类型为N型,N型杂质离子为磷离子、砷离子或锑离子中的一种或几种,所述第二离子注入的能量为80~200Kev,第二离子注入的剂量为1E11~5E12atom/cm2。
进行第二离子注入后,进行退火工艺,使深掺杂区206中的杂质离子重新分布,所述退火工艺的温度为800~1200摄氏度,时间为5~200秒。
在本发明的其他实施例中,所述退火也可以在后续形成浮置扩散区后进行。
本发明的其他实施例中,所述深掺杂区还包括位于第一深掺杂区内的至少一个第三深掺杂区,第三深掺杂区包围所述二深掺杂区,第三深掺杂区的面积小于第一深掺杂区的面积大于第二深掺杂区的面积,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
在本发明的其他实施例中,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区,位于第一深掺杂区的远离栅极结构一侧的半导体衬底内的第二深掺杂区,所述第二深掺杂区中掺杂的杂质离子的浓度小于第一深掺杂区中掺杂的杂质离子的浓度,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
所述深掺杂区的形成过程为:在所述半导体衬底上形成第一掩膜层,第一掩膜层具有包括栅极结构一侧的部分半导体衬底表面的第一开口;沿第一开口对暴露的半导体衬底进行第一离子注入,在半导体衬底中形成第一深掺杂区;去除第一掩膜层,在半导体衬底上形成第二掩膜层,所述第二掩膜层中具有暴露第一深掺杂区的远离栅极结构一侧的半导体衬底表面的第二开口;沿第二开口对第一深掺杂区一侧的半导体衬底进行第二离子注入,在第一深掺杂区的远离栅极结构一侧的半导体衬底内第二深掺杂区,所述第二离子注入的剂量小于第一离子注入的剂量;进行注入工艺后,进行退火工艺使得,掺杂杂质离子重新分布。所述深掺杂区还包括位于第二深掺杂区的远离栅极结构一侧的半导体衬底内的至少一个第三深掺杂区,所述第三深掺杂区中掺杂的杂质离子的浓度小于第二深掺杂区中掺杂的杂质离子的浓度,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
最后,请参考图14,在栅极结构203的另一侧的半导体衬底201内形成浮置扩散区208。
形成所述浮置扩散区208工艺为第三离子注入,所述第三离子注入的杂质离子类型为N型,N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。在本发明的其让实施例中,当形成P型的CMOS图像传感器的像素结构,第三离子注入的杂质离子类型为P型。
进行第三离子注入后,进行退火工艺,使注入杂质离子重新分布。
在本发明的其他实施例中,所述深掺杂区206表面上还可以形成反型掺杂区(图中未示出),反型掺杂区的掺杂类型与深掺杂区206的掺杂类型相反。本实施例,可以在深掺杂区206表面上形成P型的反型掺杂区,所述反型掺杂区可以对深掺杂区206提供保护,并可以消除半导体衬底201表面的缺陷。
图15为上述形成的CMOS图像传感器的像素结构的深掺杂区的杂质离子浓度分布,从图15中可以看出,光电二极管的深掺杂区(包括第一深掺杂区204和第二深掺杂区205)中的杂质离子的浓度随着与晶体管的栅极结构203的远离距离的增大而减小,越靠近栅极结构203,深掺杂区的杂质离子浓度越大。
图16为传输晶体管203打开时,光电二极管的深掺杂区206的电势能分布,从图16可以看出,深掺杂区206中电势能随着与栅极结构203的远离距离增大而逐渐增大,因而削弱了深掺杂区206与传输晶体管的栅极结构203交界处的固定势垒高度,有利于深掺杂区206的光生电子转移到浮置扩散区208,防止或减少了深掺杂区206的光生电子的残留,提高了成像的质量。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (4)
1.一种CMOS图像传感器的像素结构的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底形成传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;
在所述栅极结构的一侧的半导体衬底内形成光电二极管,所述光电二极管包括深掺杂区,所述深掺杂区包括位于栅极结构一侧的半导体衬底内的第一深掺杂区,位于第一深掺杂区的远离栅极结构一侧的半导体衬底内的第二深掺杂区,所述第二深掺杂区中掺杂的杂质离子的浓度小于第一深掺杂区中掺杂的杂质离子的浓度,第二深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同,所述深掺杂区的形成过程为:在所述半导体衬底上形成第一掩膜层,第一掩膜层具有暴露栅极结构一侧的部分半导体衬底表面的第一开口;沿第一开口对暴露的半导体衬底进行第一离子注入,在半导体衬底中形成第一深掺杂区;去除第一掩膜层,在半导体衬底上形成第二掩膜层,所述第二掩膜层中具有暴露第一深掺杂区的远离栅极结构一侧的半导体衬底的第二开口;沿第二开口对第一深掺杂区一侧的半导体衬底进行第二离子注入,在第一深掺杂区的远离栅极结构一侧的半导体衬底内第二深掺杂区,所述第二离子注入的剂量小于第一离子注入的剂量;
在栅极结构的另一侧的半导体衬底内形成浮置扩散区。
2.如权利要求1所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述深掺杂区还包括位于第二深掺杂区的远离栅极结构一侧的半导体衬底内的至少一个第三深掺杂区,所述第三深掺杂区中掺杂的杂质离子的浓度小于第二深掺杂区中掺杂的杂质离子的浓度,第三深掺杂区中掺杂的杂质离子的类型与第一深掺杂区中掺杂的杂质离子的类型相同。
3.如权利要求1所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述半导体衬底的掺杂类型为P型,深掺杂区的掺杂类型为N型,浮置扩散区的掺杂类型为N型。
4.如权利要求1所述的CMOS图像传感器的像素结构的形成方法,其特征在于,所述半导体衬底的掺杂类型为N型,深掺杂区的掺杂类型为P型,浮置扩散区的掺杂类型为P型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310353594.XA CN103413816B (zh) | 2013-08-14 | 2013-08-14 | Cmos图像传感器的像素结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310353594.XA CN103413816B (zh) | 2013-08-14 | 2013-08-14 | Cmos图像传感器的像素结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103413816A CN103413816A (zh) | 2013-11-27 |
CN103413816B true CN103413816B (zh) | 2016-08-10 |
Family
ID=49606814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310353594.XA Active CN103413816B (zh) | 2013-08-14 | 2013-08-14 | Cmos图像传感器的像素结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103413816B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864181A (zh) * | 2020-12-30 | 2021-05-28 | 长春长光辰芯光电技术有限公司 | 一种图像传感器及其制造方法 |
CN112635507A (zh) * | 2021-01-08 | 2021-04-09 | 尤小月 | 一种图像传感器 |
CN112885912B (zh) * | 2021-01-08 | 2023-12-15 | 深圳市诚远光电科技有限公司 | 一种光电转换装置 |
CN113140649B (zh) * | 2021-04-13 | 2022-12-27 | 中国科学院上海高等研究院 | 新型光电二极管结构、制备方法及电路结构 |
CN113782551A (zh) * | 2021-08-05 | 2021-12-10 | 华虹半导体(无锡)有限公司 | 改善图像滞后的cis器件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102222679A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器及制作方法 |
CN102709300A (zh) * | 2012-05-23 | 2012-10-03 | 上海宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4258875B2 (ja) * | 1999-02-15 | 2009-04-30 | 株式会社ニコン | 光電変換素子及び光電変換装置 |
JP4832541B2 (ja) * | 2009-03-17 | 2011-12-07 | シャープ株式会社 | 固体撮像素子および電子情報機器 |
-
2013
- 2013-08-14 CN CN201310353594.XA patent/CN103413816B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102222679A (zh) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | Cmos图像传感器及制作方法 |
CN102709300A (zh) * | 2012-05-23 | 2012-10-03 | 上海宏力半导体制造有限公司 | Cmos图像传感器及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103413816A (zh) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103413816B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
CN103413818B (zh) | 图像传感器及其制作方法 | |
CN102544041B (zh) | Cmos图像传感器的像素单元及其制作方法 | |
CN102544042B (zh) | 高速cmos图像传感器的像素单元及其制作方法 | |
CN106229324A (zh) | 图像传感器及其制备方法 | |
CN104517976A (zh) | Cmos图像传感器的像素结构及其形成方法 | |
CN104505394A (zh) | 兼容测距的cmos图像传感器像素单元及其制作方法 | |
CN103413817B (zh) | Cmos图像传感器的像素结构及其形成方法 | |
JP2005310826A (ja) | 固体撮像装置 | |
CN104617119A (zh) | 兼容测距的高速cmos图像传感器像素单元及制作方法 | |
CN106952931B (zh) | 一种cmos图像传感器的制造方法 | |
CN109950268A (zh) | Pdaf图像传感器及其形成方法 | |
CN109065557A (zh) | 背照式cmos图像传感器及其形成方法 | |
KR100769146B1 (ko) | 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법 | |
CN104157661B (zh) | 一种cmos图像传感器的制造方法 | |
CN100576511C (zh) | Cmos图像传感器的制造方法 | |
CN104332481B (zh) | 图像传感器及其形成方法 | |
CN103268880A (zh) | 像素单元的制作方法和图像传感器的制作方法 | |
CN104078472B (zh) | Cmos图像传感器及其制造方法 | |
CN108258004A (zh) | 图像传感器及其形成方法 | |
CN101567337A (zh) | Cmos图像传感器及其制造方法 | |
CN108198829A (zh) | Cmos图像传感器及其形成方法 | |
CN114709231A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
CN109638025A (zh) | Cmos图像传感器及其制备方法 | |
CN104517841B (zh) | 一种半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 508-511, building a, Modern Plaza, No. 18, Weiye Road, Kunshan Development Zone, Suzhou, Jiangsu Patentee after: Ruixin Microelectronics Co., Ltd Address before: Room 508-511, block A, Modern Plaza, 18 Weiye Road, Kunshan, Jiangsu, Suzhou, 215300 Patentee before: BRIGATES MICROELECTRONICS (KUNSHAN) Co.,Ltd. |
|
CP03 | Change of name, title or address |