CN103402068B - 非压缩式视频播放***及播放方法 - Google Patents

非压缩式视频播放***及播放方法 Download PDF

Info

Publication number
CN103402068B
CN103402068B CN201310347781.7A CN201310347781A CN103402068B CN 103402068 B CN103402068 B CN 103402068B CN 201310347781 A CN201310347781 A CN 201310347781A CN 103402068 B CN103402068 B CN 103402068B
Authority
CN
China
Prior art keywords
video
interface
data
input
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310347781.7A
Other languages
English (en)
Other versions
CN103402068A (zh
Inventor
赵小明
宗靖国
常文静
李佳
戚勇
苟超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Novastar Electronic Technology Co Ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201310347781.7A priority Critical patent/CN103402068B/zh
Publication of CN103402068A publication Critical patent/CN103402068A/zh
Application granted granted Critical
Publication of CN103402068B publication Critical patent/CN103402068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种非压缩式视频播放***及播放方法,该***输入输出复用接口模块与主控处理模块的FPGA相连,作为图像/视频采集设备的数据的输入输出接口;FPGA主控处理模块作为主控处理器,将前端图像/视频采集设备输入的数据分流缓存,存储在存储单元中;ARM控制模块与FPGA主控处理模块相连,为记录的大容量数据建立文件***映射,并提供操作***;存储单元由多颗NAND FLASH阵列排布组成;***对图像/视频数据进行无压缩存储记录,***提供视频播放接口,支持图像/视频无压缩播放显示,接口可扩展,输入输出接口采用标准视频接口,外加转换板即可适应任意输入输出设备接口,灵活性高。

Description

非压缩式视频播放***及播放方法
技术领域
本发明属于高速大容量的图像/视频数据实时记录及非压缩式播放领域,涉及一种非压缩式播放***及播放方法。
背景技术
随着科学技术的不断进步,CCD、CMOS等感光器件也取得了突飞猛进的发展,本世纪九十年代,CCD就已经能够达到百万像素的高分辨率。在追求更真实地还原自然,记录世界地原则驱动下,感光器件的发展必然不会停止脚步,现在甚至已经出现了所谓的超高分辨率的CCD器件。但是,尽管利用这些传感器技术能够近乎完美地记录我们的自然世界,却还没有一种设备能够将采集到的如此之大的图像/视频原封不动地还原播放出来。现在的图像/视频采集卡都是将采集到的数据经过一定的压缩方式压缩后存储到计算机中再做相应处理后播放。计算机播放的视频都是经过压缩后的视频,我们经常看到的那些视频格式都是一种视频的压缩编码方式,也就是说我们熟知的各种视频源相对于最原始采集设备采集到的数据,都是经过压缩的。
压缩后的图像/视频相比于最原始采集到的数据量大大减小了,然而,这样播放出来的图像/视频却已经不再是最原始的,必然导致了失真,同时与感光器件的发展背道而驰。例如在军事上,利用高清的采集设备采集后的数据如果压缩后再播放显示,许多细节和有用信息缺失,这显然失去了该设备应有的意义。
对于采用高分辨率的感光器件制造的高清摄像机等,它们的特点是高帧频、高分辨率,这样,它们的数据输出速率就会非常高,同时实时记录一段时间的数据量也非常大。因此,首先必须将如此高速、大容量的数据保存起来,然后再播放显示。然而,如果用计算机访问硬盘的方式去读取视频并播放的话,首先硬盘的容量对于前端高清摄像机采集的几个TB的数据就很吃力,其次计算机访问硬盘的速度(假设100MB/S)远远小于高清摄像机的数据输出速率(假设400MB/S),这样想原封不动地播放采集到的图像/视频显然是不可能的。综上所述,现有的记录及播放***无法实时存储高帧频、高分辨率的数据,并且快速的将高速、大容量的数据无压缩播放显示。
发明内容
本发明目的在于克服现有技术缺陷,提供一种非压缩式视频播放***及播放方法,实现将高帧频、高分辨率的图像/视频采集设备采集的数据无压缩记录,并无压缩地播放。
为实现上述目的,本发明采用以下技术方案:
非压缩式视频播放***,包括输入输出复用接口模块、FPGA主控处理模块、ARM控制模块、存储单元及电源模块;
输入输出复用接口模块采用TTL/CMOS电平标准视频接口总线与主控处理模块的FPGA相连,作为图像/视频采集设备的数据输入输出接口;
FPGA主控处理模块作为主控处理器,将前端图像/视频采集设备输入的高带宽、大容量的数据分流缓存后,存储到存储单元中;
ARM控制模块与主控处理模块的FPGA相连,为记录的大容量数据建立文件***映射,并提供操作***,支持用户可视界面操作:
存储单元由多颗NAND FLASH阵列排布组成,每颗NAND FLASH的8位I/O和控制线分别单独与主控处理模块的FPGA相连;
电源模块为整个***提供电源。
所述输入输出复用接口模块,能够通过串行/并行转换板与下一级非压缩式视频播放***的输入输出复用接口模块连接,作为容量扩展时的级联接口,实现容量扩展。
包括功能扩展接口,功能扩展接口与主控处理模块的FPGA相连用来在***设备之间级联时传输控制命令、反馈***状态。
非压缩式视频播放***的播放方法,包括以下步骤:
(1)将图像/视频采集设备采集的高帧频、高分辨率数据通过串行传输线输送到串行/并行接口转换板转换为并行数据,然后通过并行视频接口总线送入非压缩式视频播放***中,FPGA主控处理模块将数据分流处理后存储在非压缩式视频播放***的存储单元中;
(2)当数据采集记录过程结束后,非压缩式视频播放***将存储在本***中的图像/视频数据通过输入输出复用接口模块由并行视频接口总线送入并行/串行接口转换板转换为串行数据,通过单向串行传输线输送至高清显示设备上无压缩地播放出最原始的图像/视频。
非压缩式视频播放***由多级***级联组成,具体播放步骤如下:
(1)当第1级非压缩式视频播放***快存满之前的一定周期内,由功能扩展接口发送命令告知第2级非压缩式视频播放***,准备开始存储数据,第2级***通过功能扩展接口接收到第1级***传来的命令,等待一定周期后开始接收输入输出复用接口模块进来的数据并同样进行分流处理后存储在第2级非压缩式视频播放***的存储单元中,依次类推,直到第N级非压缩式视频播放***存储结束,前端图像/视频采集设备采集结束;
(2)当数据采集记录过程结束后,***将存储在本***中的图像/视频数据按照存储顺序依次由第1级***、第2级***……第N级***开始逐个输出播放显示。
在数据存储时,图像/视频采集设备进来的数据依次通过每级***后,到达该时刻待存储的***中存储,每级***及其外部连接只提供数据传输总线的直连,而不对数据总线做任何处理。
在播放时,轮到某级***中的数据播放时,由该级***提供播放驱动,之后的每级***不对数据总线做任何处理,数据直接传输至第N级***的输入输出复用接口进行输出播放。
所述前端图像/视频采集设备的串行传输线为Camera Link传输线、DVI传输线或HDMI传输线。
所述高清显示设备的接口串行传输线为TMDS协议的DVI传输线或HDMI传输线。
本发明的具有以下有益效果:
1、高速,***实时写入速度高达1GB/S,能够适应前端高清输入设备的数据带宽要求。
2、大容量,***采用NAND FLASH(固态电子闪存)作为存储介质,存储密度高,以阵列堆叠形式提供大容量。
3、数据无压缩,***对数据无压缩记录,并提供非压缩播放显示。
进一步,本发明还具有以下优点:
1、***提供级联接口,支持扩展,容量可扩展,理论上存储容量无上限,满足采集设备实时、长时间地数据记录。
2、接口可扩展,***的输入输出接口采用标准视频接口,外加转换板即可适应任意输入输出设备接口,灵活性高。
附图说明
图1为本发明非压缩式视频播放***架构图;
图2为本发明非压缩式视频播放***实施图;
图3为本发明非压缩式视频播放***级联扩展实施图。
具体实施方式
下面结合附图对本发明作进一步的描述:
如图1所示,非压缩式视频播放***分为以下几个模块:
输入输出复用接口模块1、FPGA主控处理模块2、ARM控制模块3、存储单元4、功能扩展接口模块6以及电源模块5。
输入输出复用接口模块1:均采用TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,总线都与主控处理器FPGA相连,且输入输出接口都可作为功能复用接口。
功能复用描述:
对于输入接口模块,(a)可以作为图像/视频采集设备的数据输入接口,由于我们采用了标准的视频总线接口,因此对于任意前端采集设备的接口,只需要提供接口转换板即可兼容使用,例如图像/视频采集设备的输出接口CameraLink接口、DVI接口、HDMI接口等;(b)同时输入接口模块可以作为容量扩展时的级联接口,只需要加上转换板即可转换成串行的TMDS传输线协议进行级联时的数据传输,并接收上一级传来的数据。
对于输出接口模块,(a)由于采用标准视频接口总线,因此可以通过在输出接口模块增加接口转换板用来支持DVI、HDMI等高清视频接口,实现无压缩地将存储的图像/视频数据输出播放,而***提供高清视频接口驱动;(b)同时输出接口模块可以作为容量扩展时的级联接口,只需要加上转换板即可转换成串行的TMDS传输线协议进行级联时的数据传输,并将数据传输至下一级;(c)如果需要将***存储的数据转移至计算机存储、分析处理,可以利用相应的接口转换板将输出接口的并行数据模式转换成相应的计算机数据通信接口(例如USB、以太网等),这样就可以提供本***数据与计算机的数据交换。
FPGA主控处理模块2:采用现场可编程门阵列FPGA作为主控处理器,将前端图像/视频采集设备输出的高带宽、大容量的数据分流缓存,并合理地存入多个低带宽的闪存芯片。
在***中,FPGA主要实现单个***上多颗存储芯片NAND FLASH的读写、坏块管理、ECC校验,对于多颗闪存的读写操作采用流水线方式,大大提高了读写速度。在级联扩展实例中,每一级设备的高清视频输出播放接口驱动由FPGA实现。同时FPGA与ARM控制器通信,方便ARM控制器进行存储管理等,二者通信接口为ARM控制器上的GPMC接口,速度可达200Mhz。
ARM控制模块3:采用插针的方式在本***设备上提供ARM处理器核心板连接,核心板采用Cortex-A8ARM控制器,板上包括必要的DDR3SDRAM数据缓存、NAND FLASH程序存储以及ARM专用电源模块。
该ARM控制器在本***中为记录的大容量的数据建立文件***映射,并提供Android嵌入式操作***,支持用户可视界面操作。同时ARM控制器通过高速的GPMC I/O与FPGA相连作为两者的数据通信,GPMC引脚理论可操作速度为200Mhz。同时ARM控制器作为协处理器,提供播放***运行过程中的大部分控制和管理。
存储单元4:存储单元由多颗NAND FLASH阵列排布组成,每颗NANDFLASH的8位I/O和控制线单独与主控处理器FPGA相连。
NAND FLASH采用ONFI2.2标准接口协议,兼容所有相同协议接口的NAND FLASH,并且随着半导体工艺的不断发展,单颗NAND FLASH的容量不断增大,替换本发明***的NAND FLASH显得相当方便,避免了重复开发时间,同时极大地提高了存储密度。
电源模块5:用来提供整个***的电源。
功能扩展接口模块6:采用LVDS协议的标准接口,包括LVDS的数据输入输出对和时钟输入输出对。该扩展接口主要用来在***设备之间级联时传输控制命令、状态反馈等,***中的LVDS传输线协议驱动直接由FPGA自带IP核产生,可靠性高。
如图2所示,本发明的非压缩式视频播放***的播放方法,包括以下步骤:
(1)图像/视频采集设备采集的高帧频、高分辨率数据通过串行传输线①到串行/并行接口转换板,然后通过视频接口总线②进入我们的***设备的输入输出接口,经过本***的FPGA主控处理模块将数据分流处理后存储在***的存储单元中;
(2)当数据采集记录过程结束后,***将存储在本***中的图像/视频数据通过***的输入输出接口输出至视频接口总线③后,再经过接口并行/串行转换板到串行传输线④方向,最后在高清显示设备上无压缩地播放出最原始的图像/视频。
当然,本***也提供将存储数据通过对应的特定接口转换板由视频接口总线③方向传输至计算机存储、进行分析处理。
其中:①前端图像/视频采集设备的接口传输线,由采集设备决定,一般为串行传输,例如Camera Link传输线、DVI传输线、HDMI传输线;
②TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,并行总线;
③TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,并行总线;
④高清显示设备的接口传输线,为串行传输,例如DVI传输线、HDMI传输线,都为TMDS协议;
串行/并行接口转换板:将①传输线的串行数据终端接口(Camera Link、DVI、HDMI)转换成②传输线的并行总线模式;
并行/串行接口转换板:作为播放时,将③的并行总线模式转换成DVI、HDMI标准的显示输出接口;作为上传数据至计算机时,将③的并行总线模式转换成USB、以太网等通信接口。
如图3所示,本发明的非压缩式视频播放***级联扩展***的播放方法,包括以下步骤:
(1)图像/视频采集设备采集的高帧频、高分辨率数据通过串行传输线①到串行/并行接口转换板,然后通过视频接口总线②进入我们的第1级非压缩式播放***的输入输出复用接口模块,经过第1级***的FPGA主控处理模块将数据分流处理后存储在第1级***的存储单元中;
(2)当第1级***快存满之前的特定周期内,由功能扩展接口通过⑧发送命令告知第2级***,准备开始存储数据;
(3)第2级***通过功能扩展接口接收到第1级***传来的命令,等待特定周期后开始接收⑤进来的数据并同样进行分流处理后存储在第2级***的存储单元中;
(4)依次类推,直到第N个***时前端图像/视频采集设备采集结束;
(5)当数据采集记录过程结束后,***将存储在本***中的图像/视频数据按照存储顺序依次由第1级***、第2级***……第N级***开始逐个输出播放显示。播放时,轮到某个***数据输出时就由该***提供视频播放驱动,并都经过最后第N级***的输入输出接口模块由⑥输出到并行/串行接口转换板,然后通过⑦后由高清显示设备无压缩地播放显示。
当然,本***也提供将存储数据通过对应的特定接口转换板由⑥方向传输至计算机存储、分析处理。
①前端图像/视频采集设备的接口传输线,由采集设备决定,一般为串行传输,例如Camera Link传输线、DVI传输线、HDMI传输线
②TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,并行总线
③TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,并行总线
④DVI、HDMI接口之间的连接线,为串行的TMDS传输线协议,单向
⑤TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,并行总线
⑥TTL/CMOS电平标准的标准视频接口总线,该总线包括24位数据线+4位控制信号+1位时钟信号,并行总线
⑦高清显示设备的接口传输线,为串行传输,例如DVI传输线、HDMI传输线,都为TMDS协议
⑧采用LVDS协议传输控制命令及状态反馈等,双向
串行/并行接口转换板:将①传输线的串行数据终端接口(Camera Link、DVI、HDMI)转换成②传输线的并行总线模式
并行/串行接口转换板:作为第N个***播放时,将⑥的并行总线模式转换成DVI、HDMI标准的显示输出接口;作为级联扩展时,将③的并行总线模式转换成支持串行传输的DVI、HDMI接口;作为上传数据至计算机时,将③的并行总线模式转换成USB、以太网等通信接口;
在数据存储时,图像/视频采集设备进来的数据依次通过每个设备后到达该时刻需要存储的***中存储,之前的每个设备包括虚线框中的外部连接只提供数据传输总线的直连,而不对数据总线做任何处理
在播放时,轮到某个***中的数据播放时,由该***提供播放驱动,之后的每个设备包括虚线框中的外部连接也只提供数据传输总线的直连,而不对数据总线做任何处理。

Claims (7)

1.非压缩式视频播放***,其特征在于:包括输入输出复用接口模块(1)、FPGA主控处理模块(2)、ARM控制模块(3)、存储单元(4)及电源模块(5);
输入输出复用接口模块(1)采用TTL/CMOS电平标准视频接口总线与主控处理模块的FPGA相连,作为图像/视频采集设备的数据输入输出接口;
FPGA主控处理模块(2)作为主控处理器,将前端图像/视频采集设备输入的高带宽、大容量的数据分流缓存后,存储到存储单元(4)中;
ARM控制模块(3)与主控处理模块的FPGA相连,为记录的大容量数据建立文件***映射,并提供操作***,支持用户可视界面操作:
存储单元(4)由多颗NAND FLASH阵列排布组成,每颗NAND FLASH的8位I/O和控制线分别单独与主控处理模块的FPGA相连;
电源模块(5)为整个***提供电源
所述输入输出复用接口模块(1),能够通过串行/并行转换板与下一级非压缩式视频播放***的输入输出复用接口模块(1)连接,作为容量扩展时的级联接口,实现容量扩展。
2.根据权利要求1所述的非压缩式视频播放***,其特征在于:包括功能扩展接口(6),功能扩展接口与主控处理模块的FPGA相连用来在***设备之间级联时传输控制命令、反馈***状态。
3.一种基于权利要求1非压缩式视频播放***的播放方法,其特征在于包括以下步骤:
(1)将图像/视频采集设备采集的高帧频、高分辨率数据通过串行传输线输送到串行/并行接口转换板转换为并行数据,然后通过并行视频接口总线送入非压缩式视频播放***中,FPGA主控处理模块将数据分流处理后存储在非压缩式视频播放***的存储单元中;
(2)当数据采集记录过程结束后,非压缩式视频播放***将存储在本***中的图像/视频数据通过输入输出复用接口模块由并行视频接口总线送入并行/串行接口转换板转换为串行数据,通过单向串行传输线输送至高清显示设备上无压缩地播放出最原始的图像/视频。
4.根据权利要求3所述的播放方法,其特征在于:非压缩式视频播放***由多级***级联组成,具体播放步骤如下:
(1)当第1级非压缩式视频播放***快存满之前的一定周期内,由功能扩展接口发送命令告知第2级非压缩式视频播放***,准备开始存储数据,第2级***通过功能扩展接口接收到第1级***传来的命令,等待一定周期后开始接收输入输出复用接口模块进来的数据并同样进行分流处理后存储在第2级非压缩式视频播放***的存储单元中,依次类推,直到第N级非压缩式视频播放***存储结束,前端图像/视频采集设备采集结束;
(2)当数据采集记录过程结束后,***将存储在本***中的图像/视频数据按照存储顺序依次由第1级***、第2级***……第N级***开始逐个输出播放显示。
5.根据权利要求4所述的播放方法,其特征在于:在播放时,轮到某级***中的数据播放时,由该级***提供播放驱动,之后的每级***不对数据总线做任何处理,数据直接传输至第N级***的输入输出复用接口进行输出播放。
6.根据权利要求3或4所述的播放方法,其特征在于:所述前端图像/视频采集设备的串行传输线为Camera Link传输线、DVI传输线或HDMI传输线。
7.根据权利要求3或4所述的播放方法,其特征在于:所述高清显示设备的接口串行传输线为TMDS协议的DVI传输线或HDMI传输线。
CN201310347781.7A 2013-08-09 2013-08-09 非压缩式视频播放***及播放方法 Active CN103402068B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310347781.7A CN103402068B (zh) 2013-08-09 2013-08-09 非压缩式视频播放***及播放方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310347781.7A CN103402068B (zh) 2013-08-09 2013-08-09 非压缩式视频播放***及播放方法

Publications (2)

Publication Number Publication Date
CN103402068A CN103402068A (zh) 2013-11-20
CN103402068B true CN103402068B (zh) 2016-08-17

Family

ID=49565584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310347781.7A Active CN103402068B (zh) 2013-08-09 2013-08-09 非压缩式视频播放***及播放方法

Country Status (1)

Country Link
CN (1) CN103402068B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102613A (zh) * 2014-06-20 2014-10-15 联想(北京)有限公司 一种电子设备及信息处理方法
CN104954721B (zh) * 2015-06-15 2018-07-24 中国航空无线电电子研究所 一种基于fpga的dvi视频接收解码方法
CN105979228A (zh) * 2016-06-29 2016-09-28 江苏三棱智慧物联发展股份有限公司 带有视频压缩功能的pc视频采集卡
CN108206913B (zh) * 2017-07-17 2021-03-09 北京市商汤科技开发有限公司 一种图像采集方法、装置、嵌入式***和存储介质
WO2020061813A1 (zh) * 2018-09-26 2020-04-02 深圳市大疆创新科技有限公司 图像处理***和图像处理方法
DE102019107853B4 (de) * 2019-03-27 2020-11-19 Schölly Fiberoptic GmbH Verfahren zur Inbetriebnahme einer Kamerasteuerungseinheit (CCU)
CN111050093B (zh) * 2019-12-17 2021-11-19 中国科学院光电技术研究所 一种基于camera-link full嵌入式图像存储以及图像处理***和方法
CN115474061B (zh) * 2021-06-10 2024-07-09 广州视源电子科技股份有限公司 图像数据的传输方法、装置、终端设备和存储介质
CN113473060B (zh) * 2021-07-02 2023-12-15 北京格非科技股份有限公司 一种4k超高清无压缩ip信号处理器及处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091989A1 (en) * 2008-10-09 2010-04-15 Shigeyuki Yamashita Signal transmission apparatus and signal transmission method
CN201898573U (zh) * 2010-11-03 2011-07-13 巴可伟视(北京)电子有限公司 可实现dvi编解码的fpga组件
CN102340656A (zh) * 2011-10-19 2012-02-01 中兴通讯股份有限公司 监控终端、监控***,以及监控数据的发送方法、接收方法
CN102438118A (zh) * 2011-11-30 2012-05-02 哈尔滨工业大学 一种运动目标特征高速视觉捕捉装置
CN103139553A (zh) * 2011-11-29 2013-06-05 上海全维光纤网络***有限公司 一种多媒体信号的传输和转换的设备及其***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091989A1 (en) * 2008-10-09 2010-04-15 Shigeyuki Yamashita Signal transmission apparatus and signal transmission method
CN201898573U (zh) * 2010-11-03 2011-07-13 巴可伟视(北京)电子有限公司 可实现dvi编解码的fpga组件
CN102340656A (zh) * 2011-10-19 2012-02-01 中兴通讯股份有限公司 监控终端、监控***,以及监控数据的发送方法、接收方法
CN103139553A (zh) * 2011-11-29 2013-06-05 上海全维光纤网络***有限公司 一种多媒体信号的传输和转换的设备及其***
CN102438118A (zh) * 2011-11-30 2012-05-02 哈尔滨工业大学 一种运动目标特征高速视觉捕捉装置

Also Published As

Publication number Publication date
CN103402068A (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
CN103402068B (zh) 非压缩式视频播放***及播放方法
CN109412914B (zh) 流数据与axi接口通信装置
CN102098562B (zh) 高速图像实时无损记录存储回放装置
CN101516015B (zh) 多路视频数据采集处理和传输的方法
CN201937742U (zh) 一种高速图像采集***
CN102253915A (zh) 一种数据采集回放***
CN102427543B (zh) 一种帧同步3d实时视频信息处理平台和处理方法
CN103517085B (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN103246754B (zh) 一种高速数字信号采集、存储***
CN105955899B (zh) 基于全固态半导体存储器阵列的雷达数字信号处理装置
CN101567979A (zh) 基于usb2.0的红外摄像机与计算机间数据采集***
CN107566704A (zh) 多输出高清高速成像记录一体摄像机
CN216014252U (zh) 基于hp接口的多通道数据采集存储回放卡及***
CN105120235A (zh) 基于usb3.0接口的工业图像采集***及其图像采集处理方法
CN109413344B (zh) 基于视频采集及编码技术的多分辨率屏幕操作状态监视装置
CN103686039B (zh) 多通道视频采集卡及其处理方法
CN104394371A (zh) 一种适合大量连续图像采集和快速存储的***
CN113918505A (zh) 一种星上超高速存储***及方法
CN206611519U (zh) 一种高速实时图像采集传输***
CN108134912A (zh) 一种视频流转换方法
CN103475871B (zh) 一种带有准时数据传输功能的高速摄像***
CN101998135A (zh) 移动电视信号采集及播放***、控制方法
CN209642818U (zh) 一种支持多路高清图像的实时拼接装置
CN201118765Y (zh) 一种基于cmos图像传感器的图像采集、回放***
CN101325712A (zh) 一种基于arm的便携式图像实时采集和显示终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Zhao Xiaoming

Inventor after: Zong Jingguo

Inventor after: Chang Wenjing

Inventor after: Li Jia

Inventor after: Qi Yong

Inventor after: Gou Chao

Inventor before: Zhao Xiaoming

Inventor before: Qi Yong

Inventor before: Gou Chao

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180209

Address after: 710075 Shaanxi city of Xi'an province science and technology high tech Zone two road Xi'an Software Park

Patentee after: Xian Novastar Electronic Technology Co., Ltd.

Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2

Patentee before: Xidian University

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 710075 DEF101, Zero One Square, Xi'an Software Park, No. 72 Zhangbajie Science and Technology Second Road, Xi'an High-tech Zone, Shaanxi Province

Patentee after: XI'AN NOVASTAR TECH Co.,Ltd.

Address before: 710075 qinfengge, Xi'an Software Park, Keji Second Road, high tech Zone, Xi'an, Shaanxi

Patentee before: Xi'an NovaStar Tech Co.,Ltd.