CN103384151A - 处理数控振荡器中的失配的方法及装置 - Google Patents

Abstract

本发明实施例提供一种处理DCO中的失配的方法及装置，其中该方法包括至少一个测量操作；根据该测量操作产生的估算失配值估算该失配；其中每个测量操作包含：在第一和第二设置阶段，分别控制DCO的第一电容阵列具有固定的第一和第二电容值，并控制DCO的第二电容阵列处于闭环状态以将该DCO的频率锁定在一目标值，其中第一和第二电容阵列分别响应于数字控制字的整数和分数部分；根据第一与第二特征值之间的差值获取该估算值，其中该第一与第二特征值分别由该数字控制字在该第一与第二设置阶段经过适应性的校正而得到。本发明实施例可以提供一种内置的自校正机制，对DCO中产生的电容失配与***失配进行测量并补偿。

Description

处理数控振荡器中的失配的方法及装置

【技术领域】

本发明是有关于一种数字控制振荡器，尤其是关于一种对该数字控制振荡器中的失配进行测量及补偿的方法及装置。

【背景技术】

锁相环（phase-locked loop，PLL）是一种可产生具有与参考信号的相位相关的固定相位的电子控制***。PLL可根据输入信号的频率与相位，自动地升高或降低受控振荡器的频率直至其与参考信号的频率与相位匹配为止。本领域技术人员所熟知的是，由于可使用的电压余量（voltage headroom）变得越来越少，模拟PLL电路的性能会按比例缩放过程（process scaling）变得越来越差，为了解决这一问题，全数字锁相环（ADPLL）得以产生。ADPLL可以极大地改善面积降低与制程迁移（process migration）的问题。例如，可使用数位控制振荡器（digital-controlled oscillator，DCO）来代替传统使用的电压控制振荡器（VCO）（VCO为模拟器件），以及使用相位侦测器来代替时间至数字转换器（time-to-digital converter，TDC）。从而，在无线电通信领域中，APDLL的使用成为一种趋势。举例来说，ADPLL可用于基于发射机的直接调频（directfrequency modulation，DFM）中，该发射机例如可以为一数字极性发射机。因此，DCO的跟踪电容阵列（tracking capacitor array）中的电容失配将成为影响发射机（TX）调制性能（例如输出射频频谱（output radio frequency spectrum，ORFS）性能）的一个重要的因素。此外，整数跟踪电容器与分数跟踪电容器之间的***不匹配也会降低ORFS性能。

因此，如何提供一种内置的自校正机制，以能够在短时间内对DCO中产生的失配（例如电容失配与***失配）进行测量并补偿成为了亟需解决的课题。

【发明内容】

本发明的目的之一在于提供一种处理（测量及补偿）数控振荡器中的失配的方法及装置，以解决上述问题。

根据本发明的一实施例，提供一种处理数位振荡器中的失配的方法，该方法包含执行至少一个测量操作；根据该至少一个测量操作产生的至少一个估算失配值估算该失配；其中每个该测量操作包含：在第一设置阶段，控制该数位振荡器的第一电容阵列具有固定的第一电容值，以及控制该数位振荡器的第二电容阵列处于闭环状态，以将该数位振荡器的频率锁定在一目标值，其中该第一电容阵列响应于数字控制字的整数部分，该第二电容阵列响应于该数字控制字的分数部分；在第二设置阶段，控制该第一电容阵列具有固定的第二电容值，以及控制该第二电容阵列处于该闭环状态，以将该数位振荡器的频率锁定在该目标值，其中该第二电容值不同于该第一电容值；根据第一特征值与第二特征值之间的差值获取得到该估算值，其中该第一特征值由该数字控制字在该第一设置阶段经过适应性的校正而得到，以及该第二特征值由该数字控制字在该第二设置阶段经过适应性的校正而得到。

根据本发明的另一实施例，提供一种处理数控振荡器中的失配的装置，该装置包含测量装置与估算装置；其中该测量装置包含测量电路，用于执行至少一个测量操作，每个该测量操作包含：在第一设置阶段，控制该数位振荡器的第一电容阵列具有固定的第一电容值，以及控制该数位振荡器的第二电容阵列处于闭环状态，以将该数位振荡器的频率锁定在一目标值，其中该第一电容阵列对应数字控制字的整数部分，该第二电容阵列对应该数字控制字的分数部分；在第二设置阶段，控制该第一电容阵列具有固定的第二电容值，以及控制该第二电容阵列处于该闭环状态，以将该数位振荡器的频率锁定在该目标值，其中该第二电容值不同于该第一电容值；以及根据第一特征值与第二特征值之间的差值获取得到该估算值，其中该第一特征值由该数字控制字在该第一设置阶段经过适应性的校正而得到，以及该第二特征值由该数字控制字在该第二设置阶段经过适应性的校正而得到；该估算电路用于根据该至少一个测量操作产生的至少一个估算失配值估算该失配。

本发明实施例的处理（测量及补偿）数控振荡器中的失配的方法及装置，可以提供一种内置的自校正机制，能够在短时间内对DCO中产生的失配（例如电容失配与***失配）进行测量并补偿。

【附图说明】

图1为使用依据本发明实施例的测量及补偿机制的ADPLL的模块示意图；

图2所示为图1所示ADPLL的部分电路的一实施例的模块示意图；

图3所示为依据本发明一实施例的测量操作的示意图；

图4所示为基于图3所示的失配测量操作的多个测量操作的示意图；

图5所示为图2的测量电路的一实施例的示意图；

图6所示为图2的补偿电路的第一实施例的示意图；

图7所示为图2的补偿电路的第二实施例的示意图；

图8所示为依据本发明实施例的图2中的Σ-Δ调制器216的示意图；

图9所示为图1所示ADPLL的部分电路的另一实施例的示意图；

图10所示为图9的DEM电路的一实施例的示意图；

图11为当电容阵列202为二进制码电容阵列时测量电路执行的测量操作的一实施例的示意图；

图12所示为当电容阵列202为二进制码电容阵列时测量电路所执行的测量操作的另一实施例的示意图；

图13为依据本发明另一实施例的测量操作的示意图；

图14为基于图13所示的失配测量的多个测量操作的示意图。

【具体实施方式】

在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在本文中应解释为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。

本发明的主要概念是要使用分数电容器来测量/估算及补偿分数电容器与整数电容器之间的电容失配（即DCO增益K_DCO的失配）以及***失配。由于根据分数电容器单元尺寸来测量失配，因此测量分辨率得以增加。举例来说，依据数字控制字的分数部分来控制跟踪电容阵列中的分数电容器。如果分数部分具有N比特，则理论上的测量分辨率为0.2%（即1/(2^N-1)）。除了提升的测量分辨率之外，本发明所提出的测量机制能够在短时间内（例如大约10ms）测量所有用于发射机调制的跟踪电容器。通过更准确及更快速地对DCO不想要的失配进行补偿，可以提升基于发射机的DFM的调制性能。因此，本发明能在不降低噪声性能的基础上实现几乎完全匹配的DCO。进一步细节描述如下。

图1为依据本发明实施例的使用测量及补偿机制的ADPLL的模块示意图。举例来说，ADPLL100可被应用在基于DFM的发射机（例如极性发射机）中。ADPLL100包含TDC102、回路滤波器104、数字***设备106、DCO108、分频器110、Σ-Δ调制器112、测量装置114以及补偿装置116。DCO108产生具有相位Φ_LO的振荡信号。该振荡信号由分频器110处理以产生具有相位Φ_DIV的分频信号，其中分频因子N_DIV由Σ-Δ调制器112来设置。TDC102比较参考相位Φ_REF与Φ_DIV，并产生相位误差d[k]至回路滤波器104。回路滤波器104响应相位误差d[k]以产生滤波器输出LF_OUT至DCO108的数字***设备106。数字***设备106将滤波器输出LF_OUT转换至DCO控制输入DCO_IN，其中滤波器输出LF_OUT具体为具有整数部分及小数部分的数字控制字。DCO频率响应于DCO控制输入DCO_IN。具体地，DCO控制输入DCO_IN用于控制DCO108中的电容阵列（即变容器阵列）。如上所述，DCO108中的电容器具有失配，例如电容失配及***失配，因此本发明提出使用测量装置114及补偿装置116实现的内建自校准机制，测量装置114用于测量DCO108中的失配，以及补偿装置116用于根据测量装置114估算的失配对DCO108进行补偿。

请参考图2，其为图1所示ADPLL100的部分电路的一实施例的示意图。如图2所示，DCO108具有多个跟踪电容器。理想状态下，所有的跟踪电容器应具有相同的电容值。然而，跟踪电容器并非完全匹配的，因此需要对失配进行补偿。在此实施例中，电容阵列201具有224个用于频率合成的跟踪电容器，电容阵列202具有127（或127+1）个用于发射机调制的跟踪电容器，以及电容阵列203具有5个用于频率合成及发射机调制的跟踪电容器。具体地，当ADPLL100操作在频率合成模式时，电容阵列202中使能的（enabled）电容器数量为固定的，电容阵列201中使能的电容器数量和电容阵列203中使能的电容器数量都为可调的，其中电容阵列201响应于数字控制字（即滤波器输出LF_OUT）的整数部分INT₁，以及电容阵列203响应于数字控制字的分数部分FRAC。当ADPLL100操作于发射机调制模式时，电容阵列201中使能的电容器数量为固定的，电容阵列202中使能的电容器数量和电容阵列203中使能的电容器数量都为可调的，其中电容阵列202响应于数字控制字的整数部分INT₂，以及电容阵列203响应于数字控制字的分数部分FRAC。应注意的是，DCO108中使用的跟踪电容器的数量仅用于说明目的，并非对本发明的限制。此外，图2中仅显示一个与本发明有关的跟踪电容器以求简洁。实际上，DCO108还可包含其他电容阵列，例如开关电容阵列（switching capacitor array，SCA）。

如图2所示，数字***设备106包含分流器（splitter）211，多个二进制至温度计（binary-to-thermometer）转换器212、213，再同步装置（re-synchronizer）214，延迟匹配电路215，Σ-Δ调制器216以及分频器217。分流器211用于将滤波器输出LF_OUT分流成整数部分INT₁/INT₂和分数部分FRAC。二进制至温度计转换器212/213用于将整数部分INT₁/INT₂（其为二进制码）转换为整数部分TRK_INT/TRK_MOD（其为温度计码）。DCO时钟由分频器217处理，并产生分频时钟clkdsDCO至再同步装置214及Σ-Δ调制器216。再同步装置214在分频时钟clkdsDCO的时序控制下，同步接收到的整数部分TRK_INT/MOD_INT及分数部分FRAC，并输出同步后的整数部分TRK_INT’/MOD_INT’及分数部分FRAC’。Σ-Δ调制器216用于在分频时钟clkdsDCO的时序控制下，对同步后的分数部分FRAC’执行Σ-Δ调制（sigma-delta modulation，SDM），并相应地产生SDM输出TRK_FRAC。延迟匹配电路215用于延迟再同步装置214产生的整数部分TRK_INT’/TRK_MOD’，如此一来，整数部分TRK_INT’/TRK_MOD’及SDM输出TRK_FRAC同时传送至DCO108。从图2可以看到，电容阵列201响应于整数部分TRK_INT’，电容阵列202响应于整数部分MOD_INT’，以及电容阵列203响应于SDM输出TRK_FRAC。因此，整数部分TRK_INT’用于控制电容阵列201中的哪个整数跟踪电容器可被使能，整数部分MOD_INT’用于控制电容阵列202中的哪个整数跟踪电容器可被使能，以及SDM输出TRK_FRAC用于控制电容阵列203中的哪个分数跟踪电容器被使能。

为了提升发射机调制性能，电容阵列202中电容器的电容失配（即随机电容误差）和电容阵列202中电容器与电容阵列203中电容器之间的***失配得到适当地补偿。因此，第一步应该为测量/表示该电容失配及***失配。在本实施例中，测量装置114包含测量电路222及估算电路224。当启动测量装置114来测量DCO108中的失配时，补偿装置116被禁能（disabled），从而不会对滤波器输出LF_OUT的整数部分及分数部分进行任何调整。也就是说，滤波器输出LF_OUT的整数部分及分数部分在失配测量程序期间被补偿装置116旁路。

请参见图3，图3所示为依据本发明一实施例的测量操作的示意图。对电容阵列202中的一个电容器的失配测量操作包括三个连续的阶段：DCO SCA校正阶段，第一设置阶段和第二设置阶段。但是，这仅作为示例性的说明，而并非对本发明的限制。也就是说，使用分数跟踪电容器以对整数跟踪电容器的电容失配进行测量的任何测量机制均可落入本发明的保护范畴中。在DCO SCA校正阶段，测量电路222指示APDLL100将DCO180运作于一开环状态，并固定电容阵列201-203中所有的跟踪电容器的状态。如图3所示，电容阵列201中一半的电容器被使能，电容阵列202中所有的电容器被使能，以及电容阵列203中的一个电容器被使能。因此，此时的DCO频率接近于开关电容阵列SCA在开环控制下的一目标值。

在紧接DCO SCA校正阶段的第一设置阶段，测量电路222指示ADPLL100将DCO108运作在闭环状态，并仅固定电容阵列202中的电容器的状态。如图3所示，电容阵列202中的所有电容器被使能。因此电容阵列201与203可以被校正/设置以解决SCA的残留误差。也就是说，在闭环状态下，电容阵列201中使能的电容器的数量与电容阵列203中使能的电容器的数量是可以适应性地调整以实现将DCO频率锁定在一目标值的，电容阵列201中使能的电容器的数量可以等于110。在第一设置阶段的最后，记录根据数字控制字得出的第一特征值，且该数字控制字可在第一设置阶段得到适应性的调整。电容阵列203受控于SDM的输出TRK_FRAC，电容阵列203中使能的电容器的数量可以因Σ-Δ调制而发生连续的变化。因此，在第一设置阶段，滤波器的输出LF_OUT不再是固定不变的。但这仅是作为示例性的说明，而并非对本发明的限制，在其他实施例中，该第一特征值也可以是滤波器输出LF_OUT在一预定时间内（例如30us）的平均值。

在紧接第一设置阶段的第二设置阶段，测量电路222仍然指示ADPLL100将DCO108运作在闭环状态，并固定电容阵列201与202中电容器的状态。如图3所示，电容阵列201中使能的电容器的数量在第一设置阶段的最后是固定不变的，以及电容阵列202中的一个电容器被禁能。也就是说，就电容阵列202而言，在第二设置阶段，待测量的目标电容器是禁能的。由于电容阵列202中的一个整数电容器被禁能，在闭环控制下分数电容器（即电容阵列203中的电容器）的数量应该得到增加以使DCO频率能锁定至该目标值。换句话说，在第二设置阶段，需调整/设置电容阵列203以锁定DCO频率至目标频率。类似地，在第二设置阶段的最后，根据数字控制字（即滤波器输出LF_OUT）得出的第二特征值得以记录，该数字控制字同样可在第二设置阶段得到适应性调整，如上所述，电容阵列203受控于SDM的输出TRK_FRAC。因此，电容阵列203中使能的电容器的数量可以因Σ-Δ调制而发生连续的变化。换句话说，在第二设置阶段，滤波器的输出LF_OUT不再是固定不变的。但这仅是作为示例性的说明，而并非对本发明的限制，在其他实施例中，该第二特征值也可以是滤波器输出LF_OUT在一预定时间内（例如30us）的平均值。

需要了解的是，对于电容阵列202中的每一电容器来说，分频器110所使用的分频因子N_DIV不再需要在失配测量期间通过任何额外的预定数值进行校正。在获取得到第一特征值与第二特征值之后，测量电路222计算第一特征值与第二特征值之间的差值，该差值代表了所测量的电容器（即在第二设置阶段电容阵列202中禁能的电容器）的电容失配（即K_DCO失配），且该差值以分数电容器的单元尺寸为单位。该差值可以通过以下的方程式得以计算：

unit_mod＝C_lsb*(1+dC)  (1)

unit_frac＝C_lsb*(1+kfrac_err)  (2)

$\mathrm{\Δlf}\_\mathrm{out}=\mathrm{lf}\_\mathrm{out}2-\mathrm{lf}\_\mathrm{out}1$

$=[\frac{C\_\mathrm{lsb}\·(1+\mathrm{dC})}{C\_\mathrm{lsb}\·(1+\mathrm{kfrac}\_\mathrm{err})}-1]$

$=\frac{\mathrm{dC}-\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}}$

$=\frac{\mathrm{dC}}{1+\mathrm{kfrac}\_\mathrm{err}}-\frac{\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}}---\left(3\right)$

在上述方程式中，unit_mod代表电容阵列202中的一电容器的实际电容值，unit_frac代表电容阵列203中的一电容器的实际电容值，C_lsb代表一跟踪电容器的理想电容值，dC代表电容失配值，kfrac_err代表***失配值，lf_out1代表第一特征值，lf_out2代表第二特征值，以及Δlf_out代表上述差值。

简单地来说，测量电路222所执行的测量操作至少包含下列的步骤：（a）在第一设置阶段，控制DCO的第一电容阵列具有一固定的第一电容值，此时DCO的第二电容阵列被控制处于闭环状态，从而DCO的频率被锁定为一目标值，其中第一电容阵列响应于数字控制字的整数部分，以及第二电容阵列响应于该数字控制字的分数部分；（b）在第二设置阶段，控制该第一电容阵列具有固定的第二电容值，此时该第二电容阵列被控制处于闭环状态，从而DCO的频率被锁定为上述目标值，该第二电容值与第一电容值不同；（c）计算第一特征值与第二特征值之间的差值，其中该第一特征值由该数字控制字在第一设置阶段经过适应性的校正而得到，以及该第二特征值由该数字控制字在第二设置阶段经过适应性的校正而得到。

上述测量操作依序地使用至电容阵列202的所有电容器中。特别地，若电容阵列202包含N个电容器，该测量电路222将执行N次上述的测量操作以获得N个差值。举例来说，在本实施例中，N=127。因此，如图4所示，127个差值Δlf_out[0]-Δlf_out[126]被顺序的获得。

测量装置114中的估算电路224用于根据从至少一个测量操作中获得的至少一个差值估算DCO108的失配值。在本实施例中，测量电路222产生多个差值Δlf_out[0:126]，该估算电路224对这些差值Δlf_out[0:126]进行操作，以测量电容阵列202中每一个电容器的电容失配（即随机电容误差）与电容阵列202的电容器与电容阵列203的电容器之间的***失配。具体地，该估算电路226计算得到这些差值Δlf_out[0:126]的一平均值x，并接着根据该平均值x估算一***失配值kfrac_err_est。以及针对电容阵列202中的每一个电容器，该估算电路226根据对应于该电容器的差值Δlf_out[k]、估算得到的上述***失配值kfrac_err_est以及上述平均值x以估算得到该电容器的电容失配值mismatchdC_est[k]。

请参考图5，其为图2所示测量电路222的示范性实施例的示意图。如图5所示，测量电路222包含多个处理单元502-512，其中处理单元502用于执行求平均值操作，处理单元504用于执行-X/(X+1)操作，处理单元506和512的每一个用于执行乘法操作，以及处理单元508和510的每一个用于执行加法操作。依据上述方程式（3），标识为k的电容器的差值Δlf_out[k]可表示如下：

$\mathrm{\Δlf}\_\mathrm{out}\left[k\right]=\frac{\mathrm{dC}\left[k\right]}{1+\mathrm{kfrac}\_\mathrm{err}}-\frac{\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}}---\left(4\right)$

因此，平均值x的计算可由以下方程式表示：

$x=\frac{\underset{k=0}{\overset{126}{\mathrm{\Σ}}}\mathrm{\Δlf}\_\mathrm{out}\left[k\right]}{127}$

$=\frac{\underset{k=0}{\overset{126}{\mathrm{\Σ}}}\mathrm{dC}\left[k\right]}{127\·(1+\mathrm{kfrac}\_\mathrm{err})}-\frac{\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}}\≈-\frac{\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}}---\left(5\right)$

应注意的是，电容失配dC[k]为一随机电容误差。因此，由于电容失配dC[0]-dC[126]的随机分布，项

可被视为零。

在获得平均值x之后，下一级处理单元504计算得到***失配值kfrac_err_est。***失配值kfrac_err_est的计算可由以下方程式表示：

$\frac{-x}{x+1}=\frac{-(-\frac{\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}})}{(-\frac{\mathrm{kfrac}\_\mathrm{err}}{1+\mathrm{kfrac}\_\mathrm{err}})+1}=\frac{\mathrm{kfrac}\_\mathrm{err}}{-\mathrm{kfrac}\_\mathrm{err}+(1+\mathrm{kfrac}\_\mathrm{err})}=\mathrm{kfrac}\_\mathrm{err}---\left(6\right)$

使用处理单元506、508、510及512来对电容阵列202中每一电容器计算获取估算的电容失配值dC_est[k]。电容失配值dC_est[k]的计算可由以下方程式表示：

$(\mathrm{\Δlf}\_\mathrm{out}[k]-x)\·(1+\mathrm{kfrac}\_\mathrm{err})=\frac{\mathrm{dC}\left[k\right]}{1+\mathrm{kfrac}\_\mathrm{err}}\·(1+\mathrm{kfrac}\_\mathrm{err})=\mathrm{dC}\left[k\right]---\left(7\right)$

在估算电路224产生估算的***失配值kfrac_err_est及估算的电容失配dC_est[0:126]之后，下一级的补偿装置116被使能以对DCO108进行估算的失配补偿。请再次参考图2。在该实施例中，补偿装置116包含处理电路232、补偿电路234、检测电路236以及调整电路238，其中调整电路238包含多个多工器242、244及多个加法器246、248。处理电路232接收估算的电容失配值dC_est[0:126]，并据此搜索查找表（look-up table）LUT。电容阵列202为一温度计码电容阵列（thermometer coded capacitor array），查找表LUT因此通过累积估算的电容失配值dC_est[0:126]来予以建立。举例来说，查找表LUT被设定为具有128个表入口（table entry）LUT[0]-LUT[127]。应注意的是，LUT[0]=0，且

其中i>0。更具体地说，LUT[1]=dC_est[0]，LUT[2]=dC_est[0]+dC_est[1]，以及

例如，在处理电路232中建立的一示范性的查找表LUT可表示如下：

处理电路232依据整数部分INT2决定第一补偿值C1，并提供该第一补偿值C1给补偿电路234以用于电容失配补偿。此外，处理电路232还提供第二补偿值C2给补偿电路234以用于***失配补偿。

关于补偿电路234，其用于依据第一补偿值C1及第二补偿值C2调整分数部分FRAC，如此一来，电容阵列202中根据整数部分INT2被选择使能的电容器的总电容失配由第一补偿值C1得以补偿，以及电容阵列202中的电容器与电容阵列203中的电容器之间的***失配由第二补偿值C2而得以补偿。请参考图6，其为图2所示补偿电路234的第一示范性实施例的示意图。图6所示的补偿电路234包括实际用于执行减法操作的加法器602及用于执行乘法操作的乘法器604。假设上述查找表LUT在处理电路232中被建立，则处理电路232参考整数部分INT2来在查找表LUT[0:127]中搜索以得到第一补偿值C1，并将第二补偿值C2设定为(1-kfrac_err_est)。从上述方程式（2）可以看出，基于电容阵列203中各电容器的使用，***失配项(1+kfrac_err)可以得到移除以使电容阵列202中电容器的电容失配被得到正确的补偿。由于

因此第二补偿值C2设定为(1-kfrac_err_est)以简化补偿操作。

如上所述，在禁能电容阵列202中的一个整数电容器之后，接着使用电容阵列203中的分数电容器（一个或多个）来估算该禁能的整数电容器的电容失配。即将应用至分数部分FRAC的补偿量ΔFrac是依据估算的电容失配dC_est[0:126]来决定的。在此实施例中，C1=ΔFrac=LUT[INT2]。由于根据分数电容器单元尺寸来估算一个整数电容器的电容失配，该估算的电容失配dC_est可为较大的正值。因此，从加法器602产生的减法输出值（从原始分数部分FRAC中减去补偿量ΔFrac）可以为一负数，从而不会被下一级Σ-Δ调制器216所接受。因此，本发明还提出了一种通过检测电路236及调整电路238实现的保护机制。

检测电路236用于检测预定条件是否满足。举例来说，当分数部分FRAC在通过对应于原始整数部分INT2的补偿量ΔFrac（即LUT[INT2]）进行补偿时变为一负数时，检测电路236判定该预定条件满足。预定条件的满足意味着分数部分FRAC应该在加法器602处理前被调整；否则，加法器602的减法输出将会变为负值。然而，如果预定条件不满足，则意味着分数部分FRAC在经加法器602处理前不需要调整，因为加法器602的减法输出不会为负值。

调整电路238用于依据检测电路236产生的检测结果来选择性调整进入的分数部分FRAC。在检测电路236判定预定条件不满足的情况中，检测电路236设定选择信号SEL为逻辑低电平（即SEL=0）。因此，多工器242输出数值0至加法器246，以及多工器244输出数值0至加法器248。由于整数部分INT2和分数部分FRAC都没被数值0影响，因此加法器246的求和输出为INT2，以及加法器248的求和输出为FRAC。从而，加法器602的减法输出为FRAC-ΔFrac。

然而，在检测电路236判定预定条件满足的情况中，检测电路236设定选择信号SEL为逻辑高电平（即SEL=1）。因此，多工器242输出数字值-1至加法器246，以及多工器244输出数字值+1至加法器248。从而，加法器246的求和输出为INT2-1，以及加法器248的求和输出为FRAC+1。因此加法器602的减法输出为FRAC+1-ΔFrac。由于整数部分被减少至INT2-1（即INT2=INT2-1），处理电路232依据该减少的整数部分（例如C1=LUT[INT2-1]）来决定第一补偿值C1。简单来说，当预定条件满足时，调整电路238被设置为用于以一调整值来增加分数部分以及以该调整值来降低整数部分，其中处理电路232依据该降低的整数部分决定第一补偿值，以及补偿电路234依据由处理电路232提供的第一补偿值及第二补偿值来调整该增加的分数部分。

上述操作可使用以下伪代码表示：

ΔFrac=LUT[INT2]

If((FRAC-ΔFrac)>=0)

FRAC=FRAC-ΔFrac

else

INT2=INT2-1

ΔFrac=LUT[INT2]

FRAC=FRAC+1-ΔFrac

为了更好地理解上述操作，现通过一示范例来进行说明。假设使用上述查找表LUT[0:127]，FRAC=0.02，且INT2=65。

ΔFrac=LUT[65]=0.05

(FRAC-ΔFrac)=0.02-0.05=-0.03<0

INT2=65-1=64

ΔFrac=LUT[64]=-0.02

FRAC=0.02+1-(-0.02)=1.04

图6所示的电路配置仅用于说明目的，并非意味着对本发明的限制。请参考图7，其为图2所示补偿电路234的第二示范性实施例的示意图。图7所示的补偿电路234具有用于执行减法操作的加法器702以及用于执行乘法操作的乘法器704。图6及图7所示的补偿电路之间的主要差别在于减法操作和乘法操作的顺序。当使用图7所示的电路来实现图2所示的补偿电路234时，上述查找表LUT应该被适当地修改以具有表入口LUT’[0]-LUT’[127]。处理电路232参考整数部分INT2来搜索预计算的查找表LUT’[0:127]以得到第一补偿值C1，并设定第二补偿值C2为1+kfrac_err_est。从而可以实现对DCO进行估算的失配补偿的同样目的。

对于传统的Σ-Δ调制器设计来说，其输入范围被限制在[01]内。但是，经由本发明实施例的使用分数电容器对整数电容器的电容失配进行测量的方法，SDM的输入可以大于1。因此传统的Σ-Δ调制器设计不再适用于实现图2所示的Σ-Δ调制器。本发明实施例因此提出了一种新型的Σ-Δ调制器设计，其具有更宽的输入范围。请参见图8，图8所示为依据本发明实施例的图2中的Σ-Δ调制器216的示意图。如图8所示，该Σ-Δ调制器216为二阶（2^nd order）Σ-Δ调制器，其输入范围为[03.999]，大于传统的Σ-Δ调制器的输入范围[01]。此外，响应于SDM输入xin(z)，图8所示的该Σ-Δ调制器216可以产生一SDM输出y(z)，该SDM输出y(z)具有5个数字位，分别为z^-1*c1a(z)，z^-1*c1b(z),z^-1*c1c(z)，c2(z)与–z^-1*c2(z)，以用于分别控制5个分数跟踪电容器。

在使用分数电容器（即电容阵列203中的电容器）对所有的整数电容器（即电容阵列202中的电容器）的电容失配进行测量之后，所有的整数电容器可以看作具有相同的电容值。但是实际上，电容阵列203中的所有电容器可能并不会具有完全一致的电容值，从而降低了失配测量的性能。因此，由于电容阵列203中失配电容器的存在，该估算的电容失配值dC_est[0:126]可能会不同于实际的电容失配值。为了克服这种由估算精度损失引起的失配，动态单元匹配（dynamic element matching，DEM）技术得以使用。请参见图9，图9所示为图1所示ADPLL的部分电路的另一实施例的示意图。图9所示的电路与图2所示电路的主要差别在于，在Σ-Δ调制器216与电容阵列203之间还耦接有一DEM电路915。该DEM电路915用于传送SDM输出TRK_FRAC至电容阵列203中。由于DEM电路915的设置，当Σ-Δ调制器216产生两个具有相同的数值的SDM输出时，电容阵列203中的不同电容器可以被选择以及被使能。

请参见图10，图10所示为图9所示的DEM电路915的一实施例的示意图。在本实施例中，DEM电路915通过一旋转器1002予以实现，该旋转器1002可支持多种不同的连接设置R[0]-R[4]，其中每一种连接设置均用于耦接输入节点N0-N4至输出节点P0-P4。假设此时Σ-Δ调制器216通过图8所示的Σ-Δ调制器设置予以实现，SDM输出TRK_FRAC将包含5个数字位I[0]，I[1]，I[2]，I[3]与I[4]（即z^-1*c1a(z)，z^-1*c1b(z),z^-1*c1c(z)，c2(z)与–z^-1*c2(z)），以分别使能/禁能电容阵列203中的5个电容器。其中电容阵列203中的电容器分别由5个数字位Frac_enb[0]，Frac_enb[1]，Frac_enb[2]，Frac_enb[3]与Frac_enb[4]所使能/禁能，以及I[0]-I[4]中的每一个数字位通过旋转器1002中的一种连接设置被分配给Frac_enb[0]-Frac_enb[4]中的每个数字位。旋转器1002的作用相当于一个连接开关。举例来说，当控制信号DEM_enb具有高逻辑电平（即DEM_enb=1）时，旋转器1002循环地选择5种连接设置R[0]-R[4]；以及当控制信号DEM_enb具有低逻辑电平（即DEM_enb=0）时，旋转器1002选择连接设置R[0]-R[4]中的一种并始终使用选择的该种连接设置。旋转器1002的运作可以通过下述伪代码来表示：

If(DEM_enb==0)

R=1

else

R=R<<1

举例说明，当连接设置R[0]被选取时，数字位Frac_enb[0]-Frac_enb[4]分别由I[0]-I[4]而设定；当连接设置R[1]被选取时，数字位Frac_enb[0]-Frac_enb[4]分别由I[1]-I[4]与I[0]而设定；当连接设置R[2]被选取时，数字位Frac_enb[0]-Frac_enb[4]分别由I[2]-I[4]，I[0]与I[1]而设定；当连接设置R[3]被选取时，数字位Frac_enb[0]-Frac_enb[4]分别由I[3]-I[4]与I[0]-I[2]而设定；以及当连接设置R[4]被选取时，数字位Frac_enb[0]-Frac_enb[4]分别由I[4]与I[0]-I[3]而设定。简单地来说，数字位Frac_enb[0]-Frac_enb[4]的设定可以由下述方程式来表示：

Frac_enb[0]=(R[0]&I[0])|(R[1]&I[1])|(R[2]&I[2])|(R[3]&I[3])|(R[4]&I[4])

                                                    (8)

Frac_enb[1]=(R[0]&I[1])|(R[1]&I[2])|(R[2]&I[3])|(R[3]&I[4])|(R[4]&I[0])

                                                    (9)

Frac_enb[2]=(R[0]&I[2])|(R[1]&I[3])|(R[2]&I[4])|(R[3]&I[0])|(R[4]&I[1])

                                                    (10)

Frac_enb[3]=(R[0]&I[3])|(R[1]&I[4])|(R[2]&I[0])|(R[3]&I[1])|(R[4]&I[2])

                                                    (11)

Frac_enb[4]=(R[0]&I[4])|(R[1]&I[0])|(R[2]&I[1])|(R[3]&I[2])|(R[4]&I[3])

                                                    (12)

在上述的实施例中，电容阵列202为一温度计码电容阵列，但是该相同的概念也可以应用于二进制码电容阵列中。当电容阵列202为二进制码电容阵列时，电容阵列202可以包含较少数量的电容器（例如7个电容器），从而可以占据较小的芯片/电路面积，失配测量与补偿操作所占用的时间也会得到极大的降低。此外，图2/图9中所示的二进制码至温度计码转换器213可以省略，以及第一设置阶段与第二设置阶段所执行的操作也可以得到适度的修改。请参考图11，图11为当电容阵列202为二进制码电容阵列时测量电路222执行的测量操作的示意图。为了描述的简洁与清楚起见，假设该电容阵列202具有4个电容器C₀，C₁，C₂，C₃，其中电容器C₀，C₁，C₂，C₃的的电容值具有下述关系：C₃=8xC₀,C₂=4xC₀，以及C₂=2xC₀。

在本实施例中，测量电路222分别在第一设置阶段对电容阵列202中被选定电容的不同组合，以及在第二设置阶段对电容阵列202中被选定的多个电容执行多次测量操作。在测量电路222所执行的第一测量操作中，第一设置阶段将使能所有的电容C₀-C₃，以及第二设置阶段仅禁能电容器C₀。第一特征值（在第一设置阶段的最后根据滤波器输出LF_OUT得到）与第二特征值（第二设置阶段的最后根据滤波器输出LF_OUT得到）之间的差值记录为Δlf_out[0]。在测量电路222所执行的第二测量操作中，第一设置阶段仅禁能电容器C₀，以及第二设置阶段仅禁能电容器C₁。第一特征值与第二特征值之间的差值记录为Δlf_out[1]。在测量电路222所执行的第三测量操作中，第一设置阶段将禁能电容器C₀-C₁，以及第二设置阶段仅禁能电容器C₂。第一特征值与第二特征值之间的差值记录为Δlf_out[2]。在测量电路222所执行的第四测量操作中，第一设置阶段仅使能电容器C₃，以及第二设置阶段仅禁能电容器C₃。第一特征值与第二特征值之间的差值记录为Δlf_out[3]。

更简单的说，假定测量电路22可以在第一设置阶段固定地使能从电容阵列202中选择的第一电容器（包含一个或多个电容器），以及在第二设置阶段固定地使能从电容阵列202中选择的第二电容器（包含一个或多个电容器）。其中该第一电容器的总电容值与第二电容器的总电容值之间差值与电容阵列202中的最小电容器的电容值对应。

类似地，估算电路224根据上述差值Δlf_out[0]-Δlf_out[3]估算失配值（例如电容失配值与***失配值），以及，补偿装置116对DCO108补偿测量装置114估算出的这些失配值。通过上述设置，同样能够实现无噪声代价的近似完全匹配的DCO。

当顺序执行上述测量操作时，可能会发生ADPLL的工作温度持续地上升或下降的状况。温度的变化将引起累积误差的产生。假设无***匹配产生（即kfrac_err=0），以及假设在每个测量操作中均由于温度变化而产生了固定误差Δ_T，在此温度变化的背景下获得的差值Δlf_out[0]-Δlf_out[3]将表示如下：

Δlf_out[0]＝dC_act,1+Δ_T  (13)

Δlf_out[1]＝dC_act,2-dC_act,1+Δ_T  (14)

Δlf_out[2]＝dC_act,4-dC_act,1-dC_act,2+Δ_T  (15)

Δlf_out[3]＝dC_act,8-dC_act,1-dC_act,2-dC_act,4+Δ_T  (16)

在上述方程式(13)-(16)中，dC_act代表实际的电容失配值。基于上述方程式(13)-(16)，估算出的电容器C₀-C₃的电容失配值dCest,1-dCest,4将表示如下：

dC_est,1＝Δlf_out[0]＝dC_act,1+Δ_T  (17)

dC_est,2＝Δlf_out[1]+dC_est,1＝dC_act,2+2·Δ_T  (18)

dC_est,4＝Δlf_out[2]+dC_est,1+dC_est,2＝dC_act,4+4·Δ_T  (19)

dC_est,8＝Δlf_out[3]+dC_est,1+dC_est,2+dC_est,4＝dC_act,8+8·Δ_T  (20)

从上述方程式(18)-(20)中可以看出，由温度变化所引起的误差将得到积累，并且会影响到估算的电容失配的精度。

为了解决这一问题，本发明实施例因此提出了在至少一测量操作中反向电容器的移除顺序（removal sequence）（即反向第一设置阶段与第二设置阶段中禁能电容器的顺序）的解决方案。请参考图12，图12所示为当电容阵列202为二进制码电容阵列时测量电路22所执行的测量操作的另一实施例的示意图。图12所示的测量操作与图11所示的测量操作的主要差别在于，在图12所示的测量操作中第一测量操作中的电容器移除顺序得以反向。也就是说，在测量电路222所执行的第一测量操作中，第一设置阶段仅禁能电容C₀，第二设置阶段使能所有的电容器C₀-C₃。更简单地说，测量电路222所执行的多个测量操作中包含至少一个测量操作，其中第一设置阶段选择使能的第一电容器的总电容值大于第二设置阶段所选择使能的第二电容器的总电容值；以及包含至少一个测量操作，其中第一设置阶段选择使能的第一电容器的总电容值小于第二设置阶段所选择使能的第二电容器的总电容值。此时差值Δlf_out[0]-Δlf_out[3]可以通过下述方程式表示如下：

Δlf_out[0]＝-dC_act,1+Δ_T  (21)

Δlf_out[1]＝dC_act,2-dC_act,1+Δ_T  (22)

Δlf_out[2]＝dC_act,4-dC_act,1-dC_act,2+Δ_T  (23)

Δlf_out[3]＝dC_act,8-dC_act,1-dC_act,2-dC_act,4+Δ_T  (24)

基于上述方程式(21)-(24)，估算出的电容器C₀-C₃的电容失配值dCest,1-dCest,4将表示如下：

dC_est,1＝-Δlf_out[0]＝dC_act,1-Δ_T  (25)

dC_est,2＝Δlf_out[1]+dC_est,1＝dC_act,2  (26)

dC_est,4＝Δlf_out[2]+dC_est,1+dC_est,2＝dC_act,2  (27)

dC_est,8＝Δlf_out[3]+dC_est,1+dC_est,2+dC_est,4＝dC_act,2  (28)

从上述方程式(26)-(28)中可以看出，由温度变化而引起的误差将得到消除。在此方式下，估算的电容失配值的精度将得以提高。

在以上实施例中，在电容阵列202中每一电容器的失配测量期间，不再需要通过任何额外的预计算值对分频因子N_DIV进行调整。因此，由方程式（3）得到的差值Δlf_out能指示被测量的电容器（即在第二设置阶段禁能的电容阵列202的电容器）的电容失配（即K_DCO失配），该电容失配以分数电容器的单元尺寸为单位。然而，这仅用于说明目的，并非意味着本发明的限制。实际上，使用分数跟踪电容器来测量整数跟踪电容器的电容失配的任何测量机制都落入本发明的范畴。举例来说，在本发明实施例的另一失配测量设计中，在失配测量期间，可采用一额外的预计算值来改变分频因子N_DIV。更多细节可参考图13和图14描述如下。图13为依据本发明另一实施例的的测量操作的示意图。图14为基于图13所示失配测量的多个测量操作的示意图。

在DCO SCA校正阶段，测量电路222指示ADPLL100将DCO108运作在开环状态并固定电容阵列201-203中所有跟踪电容器。如图13所示，电容阵列201中一半电容器被使能，电容阵列202中所有电容器被使能，电容阵列203中电容器其中之一被使能。因此，在开环控制下SCA使得DCO频率更接近目标值。

在DCO SCA校正阶段后的第一设置阶段，测量电路222指示ADPLL100将DCO108运作在闭环状态下，使分频器110运作在分频因子N_DIV下，以及仅固定电容阵列202中的电容器。如图13所示，电容阵列202中所有电容器被使能。因此，电容阵列201及203可被调整/设置以计算出SCA残留误差（residualerror）。也就是说，电容阵列201中电容器的数量及电容阵列203中电容器的数量在闭环状态下被自适应地调整，以使DCO频率锁定于目标值，其中位于反馈路径的分频器110依据分频因子N_DIV来操作。在第一设置阶段结束时，来自数字控制字（即滤波器输出LF_OUT）的第一特征值被记录，该数字控制字可在第一设置阶段被自适应地调整。如上所述，电容阵列203由SDM输出TRK_FRAC控制，以及电容阵列202中使能的电容器的数量由于Σ-Δ调制不断地发生变化。由于在第一设置阶段期间滤波器输出LF_OUT不是固定的，因此第一特征值还可为滤波器输出LF_OUT在预定时间（例如30us）期间的平均值。

在第一设置阶段之后的第二设置阶段，测量电路222指示ADPLL100将DCO108运作在闭环状态，并固定电容阵列201和202中的电容器状态。此外，测量电路222还指示ADPLL100将分频器110操作于调整后的分频因子N_DIV+ΔN_mmd下，该调整后的分频因子N_DIV+ΔN_mmd不同于在先前第一设置阶段使用的分频因子N_DIV。举例来说，加入至分频因子N_DIV的预计算量ΔN_mmd可设定为K_{DCO_est}/F_REF（即=ΔN_mmd=K_{DCO_est}/F_REF），其中K_{DCO_est}为DCO增益K_DCO的依赖于频率的初始猜测值（frequency dependent initial guess），以及F_REF为参考时钟频率（例如，送入TDC102的参考时钟的频率）。如图13所示，电容阵列201中被使能的电容器的数量在第一设置阶段结束时被冻结，且电容阵列202中的一个电容器被禁能。也就是说，对于电容阵列202来说，待测量的目标电容器在第二设置阶段被禁能。由于电容阵列202中的一个整数电容器被禁能且分频因子被改变为N_DIV+ΔN_mmd，分数电容器（即电容阵列203中电容器）的数量会在闭环控制下被调整以使DCO频率锁定在目标值。换句话说，在第二设置阶段，电容阵列203被调整/设定以保持DCO频率锁定于目标值。类似地，在第二设置阶段结束时，源自数字控制字（即滤波器输出LF_OUT）的第二特征值被记录，该数字控制字在第二设置阶段被自适应地调整。如上所述，电容阵列203由SDM输出TRK_FRAC控制。因此，电容阵列202中被使能的电容器的数量由于Σ-Δ调制被不断地改变。换句话说，在第二设置阶段期间滤波器输出LF_OUT不是固定的。同样地，第二特征值可为滤波器输出LF_OUT在预定时间（例如30us）期间的平均值。

在得到第一特征值及第二特征值之后，测量电路222按照上述方程式（3）来计算第一特征值及第二特征值之间的差值Δlf_out。应注意的是，在第二设置阶段分频因子的设定不同于在第一设置阶段分频因子的设定。因此，差值Δlf_out不能等于所测量的电容器的电容失配（即K_DCO失配）。在本实施例中，测量电路222基于差值Δlf_out进行一额外的计算以相应地得到计算值Δlf_out’，其中该计算值Δlf_out’表示所测量的电容器（即在第二设置阶段电容阵列202的被禁能的电容）的电容失配（即K_DCO失配），且该电容失配以分数电容器的单元尺寸为单位。计算值Δlf_out’可从以下方程式获得。

$\mathrm{\&Delta;lf}\_\mathrm{ou}{t}^{\&prime;}=\frac{F_{\mathrm{REF}}*{\mathrm{\&Delta;N}}_{\mathrm{mmd}}}{1+\mathrm{\&Delta;lf}\_\mathrm{out}}---\left(29\right)$

简单地说，在本实施例的失配测量设计中，由测量电路222执行的测量操作包含至少以下步骤：在第一设置阶段，控制DCO的第一电容阵列始终具有第一电容值，其中DCO的第二电容阵列被控制处于闭环状态以使DCO频率锁定在目标值，第一电容阵列响应于数字控制字的整数部分，以及第二电容阵列响应于数字控制字的分数部分；在第二设置阶段，使用一预计算量来调整位于反馈路径的分频器使用的分频因子，并控制第一电容阵列始终具有第二电容值，其中第二电容阵列被控制处于闭环状态以使DCO频率锁定在目标值，且第二电容值不同于第一电容值；并基于参考时钟频率、预计算量以及第一特征值与第二特征值之间的差值来计算一计算值，其中第一特征值来源于在第一设置阶段被自适应地调整的数字控制字，以及第二特征值来源于在第二设置阶段被自适应地调整的数字控制字。

上述测量操作被连续地应用于包含在电容阵列202中的所有电容器。具体地，如果电容阵列202具有包含在其中的N个电容器，则测量电路222通过连续执行N此上述测量操作来获得N个差值。在此实施例中，N=127。因此，127个计算差值Δlf_out’[0]-Δlf_out’[126]被连续得到，如图14所示。

应注意的是，在第二设置阶段改变分频因子的相同概念同样可应用至图11/图12所示的示范性测量设计中。类似地，可使用相同方程式（29）来获得对应于图11/图12所示的差值Δlf_out[0]-Δlf_out[3]的计算值。这些变化设计都落入本发明的范围。

简单的进行总结，在本发明实施例的一种情形下，当测量装置114被设置为采用的失配测量机制（例如，图3所示的示范性失配测量机制）具有在第二设置阶段不能由预计算量调整的分频因子时，差值（例如Δlf_out[0]-Δlf_out[126]）分别表示被测量的各电容器的电容失配（即K_DCO失配）。因此，测量装置114直接利用并输出该差值作为估算值，以及补偿装置16参考该估算值（例如Δlf_out[0]-Δlf_out[126]）来执行上述补偿操作。

而在本发明实施例的另一情形下，当测量装置114被设置为采用的失配测量机制（例如，图13所示的示范性失配测量机制）具有在第二设置阶段能通过一预计算量进行调整的分频因子时，由不同差值（例如Δlf_out[0]-Δlf_out[126]）得出的计算值（例如Δlf_out’[0]-Δlf_out’[126]）分别表示被测量的电容器的电容失配（即K_DCO失配）。因此，测量装置114输出该计算值作为估算值，以及补偿装置16参考该估算值（例如Δlf_out’[0]-Δlf_out’[126]）来执行上述补偿操作。换句话说，由于该产生的计算值将直接作为补偿装置116所需的估算值，因此如图5-7所示的上述补偿操作将采用该计算值来代替该差值以进行处理。而DCO中的失配测量与补偿的目的同样可以得到实现。

虽然本发明已以具体实施例揭露如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的权利要求所界定者为准。

Claims (20)

1.一种处理数位振荡器中的失配的方法，其特征在于，包含：

执行至少一个测量操作；

根据该至少一个测量操作产生的至少一个估算失配值估算该失配；

其中每个该测量操作包含：

在第一设置阶段，控制该数位振荡器的第一电容阵列具有固定的第一电容值，以及控制该数位振荡器的第二电容阵列处于闭环状态，以将该数位振荡器的频率锁定在一目标值，其中该第一电容阵列响应于数字控制字的整数部分，该第二电容阵列响应于该数字控制字的分数部分；

在第二设置阶段，控制该第一电容阵列具有固定的第二电容值，以及控制该第二电容阵列处于该闭环状态，以将该数位振荡器的频率锁定在该目标值，其中该第二电容值不同于该第一电容值；

根据第一特征值与第二特征值之间的差值获取得到该估算值，其中该第一特征值由该数字控制字在该第一设置阶段经过适应性的校正而得到，以及该第二特征值由该数字控制字在该第二设置阶段经过适应性的校正而得到。

2.如权利要求1所述的方法，其特征在于：

该第一电容阵列为温度计码电容阵列；

该控制该第一电容阵列具有固定的第一电容值的步骤包含：固定地使能该第一电容阵列中的第一预定数量个电容器；

该控制该第一电容阵列具有固定的第二电容值的步骤包含：固定地使能该第一电容阵列中的第二预定数量个电容器；以及

该第一预定数量与该第二预定数量之间的差值为零。

3.如权利要求2所述的方法，其特征在于，多个该测量操作分别针对该第一电容阵列中的多个电容器而执行；以及对于该多个电容器中的每一电容器，其在该第一设置阶段和第二设置阶段中的一个设置阶段被使能，而在另一设置阶段被禁能。

4.如权利要求1所述的方法，其特征在于：

该第一电容阵列为二进制码电容阵列；

该控制该第一电容阵列具有固定的第一电容值的步骤包含：固定地使能从该第一电容阵列中选择的第一组电容器；

该控制该第一电容阵列具有固定的第二电容值的步骤包含：固定地使能从该第一电容阵列中选择的第二组电容器；以及

其中该第一组电容器与该第二组电容器中包含一个或多个电容器，该第一组电容器的总电容值与该第二组电容器的总电容值之间的差值与该第一电容阵列中的最小电容器的电容值对应。

5.如权利要求4所述的方法，其特征在于，多个该测量操作分别针对该第一组电容器与第二组电容器所形成的多种不同的组合而执行。

6.如权利要求5所述的方法，其特征在于，多个该测量操作中至少包含一个测量操作，其中该第一组电容的总电容值大于该第二组电容的总电容值；以及多个该测量操作中至少包含另一个测量操作，其中第一组电容的总电容值小于该第二组电容的总电容值。

7.如权利要求1所述的方法，其特征在于，该方法还包括：

根据该估算失配值与该数字控制字的整数部分确定第一补偿值，以及

根据该第一补偿值与第二补偿值校正该数字控制字的分数部分，以使该第一电容阵列中根据该整数部分被选择使能的电容器的总电容失配由该第一补偿值得到补偿，以及该第一电容阵列的电容器与该第二电容阵列的电容器之间的***失配由该第二补偿值得到补偿。

8.如权利要求7所述的方法，其特征在于，该方法还包含：

检测一预定条件是否满足；以及

当该预定条件满足时，以一调整值增加该分数部分，并以该调整值降低该整数部分，其中该第一补偿值依据降低的整数部分予以确定，以及该增加的分数部分依据该第一补偿值与该第二补偿值得到调整。

9.如权利要求8所述的方法，其特征在于，当该分数部分在通过对应于该整数部分的补偿值进行补偿时变为负值时，表示该预定条件满足。

10.如权利要求1所述的方法，其特征在于，该方法还包含：

接收由该分数部分得到的控制值；

对该控制值执行Σ-Δ调制操作以产生Σ-Δ调制输出；以及

使用动态单元匹配电路来将该Σ-Δ调制输出传送至该第二电容阵列，以使该第二电容阵列响应于该动态单元匹配电路的输出。

11.一种用于处理数控振荡器中的失配的装置，其特征在于，包含测量装置与估算装置；

其中该测量装置包含测量电路，用于执行至少一个测量操作，每个该测量操作包含：

在第一设置阶段，控制该数位振荡器的第一电容阵列具有固定的第一电容值，以及控制该数位振荡器的第二电容阵列处于闭环状态，以将该数位振荡器的频率锁定在一目标值，其中该第一电容阵列对应数字控制字的整数部分，该第二电容阵列对应该数字控制字的分数部分；

在第二设置阶段，控制该第一电容阵列具有固定的第二电容值，以及控制该第二电容阵列处于该闭环状态，以将该数位振荡器的频率锁定在该目标值，其中该第二电容值不同于该第一电容值；以及

根据第一特征值与第二特征值之间的差值获取得到该估算值，其中该第一特征值由该数字控制字在该第一设置阶段经过适应性的校正而得到，以及该第二特征值由该数字控制字在该第二设置阶段经过适应性的校正而得到；

该估算电路用于根据该至少一个测量操作产生的至少一个估算失配值估算该失配。

12.如权利要求11所述的装置，其特征在于：

该第一电容阵列为温度计码电容阵列；

该控制该第一电容阵列具有固定的第一电容值的步骤包含：固定地使能该第一电容阵列中的第一预定数量个电容器；

该控制该第一电容阵列具有固定的第二电容值的步骤包含：固定地使能该第一电容阵列中的第二预定数量个电容器；以及

该第一预定数量与该第二预定数量之间的差值为零。

13.如权利要求12所述的装置，其特征在于，多个该测量操作分别针对该第一电容阵列中的多个电容器而执行；以及对于该多个电容器中的每一电容器，其在该第一设置阶段和第二设置阶段中的一个设置阶段被使能，而在另一设置阶段被禁能。

14.如权利要求12所述的装置，其特征在于，该第一电容阵列为二进制码电容阵列；

该控制该第一电容阵列具有固定的第一电容值的步骤包含：固定地使能从该第一电容阵列中选择的第一组电容器；

该控制该第一电容阵列具有固定的第二电容值的步骤包含：固定地使能从该第一电容阵列中选择的第二组电容器；以及

其中该第一组电容器与该第二组电容器中包含一个或多个电容器，该第一组电容器的总电容值与该第二组电容器的总电容值之间的差值与该第一电容阵列中的最小电容器的电容值对应。

15.如权利要求14所述的装置，其特征在于，多个该测量操作分别针对该第一组电容器与第二组电容器所形成的多种不同的组合而执行。

16.如权利要求14所述的装置，其特征在于，多个该测量操作中至少包含一个测量操作，其中该第一组电容的总电容值大于该第二组电容的总电容值；以及多个该测量操作中至少包含另一个测量操作，其中第一组电容的总电容值小于该第二组电容的总电容值。

17.如权利要求11所述的装置，其特征在于，该装置还包含补偿装置，该补偿装置包含：

处理电路，用于根据该估算失配值与该数字控制字的整数部分确定第一补偿值，以及

补偿电路，用于根据该第一补偿值与第二补偿值校正该数字控制字的分数部分，以使该第一电容阵列中根据该整数部分被选择使能的电容器的总电容失配由该第一补偿值得到补偿，以及该第一电容阵列的电容器与该第二电容阵列的电容器之间的***失配由该第二补偿值得到补偿。

18.如权利要求17所述的装置，其特征在于，该补偿装置还包含：

检测电路，用于检测一预定条件是否满足；以及

调整电路，用于当该预定条件满足时，以一调整值增加该分数部分，并以该调整值降低该整数部分，其中该第一补偿值依据降低的整数部分予以确定，以及该增加的分数部分依据该第一补偿值与该第二补偿值得到调整。

19.如权利要求18所述的装置，其特征在于，当该分数部分在通过对应于该整数部分的补偿值进行补偿时变为负值时，该检测电路判定该预定条件满足。

20.如权利要求11所述的装置，其特征在于，所述装置还包含该数控振荡器的数字***装置，该数字***装置包含：

Σ-Δ调制器，用于接收由该分数部分得到的控制值，并对该控制值执行Σ-Δ调制操作以产生Σ-Δ调制输出；

动态单元匹配电路，用于将该Σ-Δ调制输出传送至该第二电容阵列，以使该第二电容阵列响应于该动态单元匹配电路的输出。

Images