具有电流检测和限流功能的低压差线性开关
技术领域
本发明属于电子电路技术领域,涉及模拟集成电路,特别是一种具有电流检测和限流功能的低压差线性开关,可用于转换器与电池之间的通断。
背景技术
随着便携式设备的飞速发展,电池的续航能力越来越受到人们的重视。线性开关被越来越多地应用于DC-DC变换器与电池的连接,线性开关具有众多优点,例如漏电流低、静态电流极小、体积小、抗电磁干扰能力强,尤其是其输出电压与输入电压近乎相等,这对于延长电池的使用时间、节约能源起到了重要作用。
传统的线性开关结构如图1所示,它包括高压PMOS管M1,高压NMOS管M2,电阻R1和电容C1;当控制信号EN为高时,高压NMOS管M2的漏极被拉低,同时高压PMOS管M1打开,输出电压VOUT约等于输入电压VIN;当控制信号EN为低时,高压NMOS管M2处于截止状态,输入电压信号VIN通过电阻R1将高压PMOS管M1的栅极拉高,高压PMOS管M1关断,输出电压VOUT与输入电压VIN断开。
上述传统线性开关虽然结构简单,但是其采用的器件的尺寸大,芯片面积大;此外该传统线性开关还有如下几个缺点:1)当输出端短路时,流过PMOS管M1的电流很大很可能会损坏PMOS管M1;2)当控制信号EN为高并且输出电压VOUT处于空载状态时,有电流通过电阻R1和NMOS管M2流到地,增加了线性开关的静态功耗。
发明内容
本发明的目的在于针对传统线性开关的以上两个缺点,提出一种具有电流检测和限流功能的低压差线性开关,以对线性开关的输出电流进行限制,降低空载时线性开关的静态电流。
为实现上述目的,本发明的低压差线性开关,包括:
基准电压电流产生单元1,用于产生零温度系数的基准电压VREF和零温度系数的偏置电流I1~I5;
误差放大器2,其反相端连接基准电压电流产生单元1输入的基准电压VREF,其正相端连接电流采样单元4输入的反馈电压VFB,用于对基准电压VREF和反馈电压VFB之间的差值进行放大,并输出误差放大信号VCOMP给电流采样单元4,控制低压差线性开关输出电流的大小;
运算放大器3,用于整个低压差线性开关的输出电压VOUT与电压采样信号VOUT1之间的电压差值,实现对限流值的精确控制;
电流采样单元4,用于对整个低压差线性开关的输出电流进行采样,并将采样电流转换成反馈电压VFB给误差放大器2,构成负反馈环路,限制输出电流值。
上述低压差线性开关,其中基准电压电流产生单元1,采用带隙基准结构产生零温度系数的基准电压VREF,通过对基准电压VREF进行电压电流转换后,采用电流镜结构产生零温度系数的偏置电流I1~I5。
上述的低压差线性开关,其中误差放大器2,包括13个低压NMOS管M201~M213,11个低压PMOS管M219~M229,5个高压NMOS管M214~M218,电阻R1和电容C1;
所述低压NMOS管M201~M203串联连接,低压NMOS管M201的栅极与自身漏极相连,并连接基准电压电流产生单元1输入的偏置电流I1和高压NMOS管M214~M218;该高压NMOS管M214~M218均为源、漏极之间耐压值大于30V的器件,用于保护低压NMOS管M204~M211;
所述低压NMOS管M204~M207,其栅极相连构成有源电流镜,且低压NMOS管M204的栅极与自身漏极相连,并连接基准电压电流产生单元1输入的偏置电流I2;低压NMOS管M205的漏极连接到高压NMOS管M214的源极;低压NMOS管M206的漏极连接到高压NMOS管M215的源极;低压NMOS管M207的漏极连接到高压NMOS管M216的源极;
所述低压NMOS管M208~M209,其栅极相连构成有源电流镜,且低压NMOS管M209的栅极与自身漏极相连,并连接到低压NMOS管M212的源极;低压NMOS管M208的漏极连接到高压管M217的源极;
所述低压NMOS管M210~M211,其栅极相连构成有源电流镜,且低压NMOS管M210的栅极与自身漏极相连,并连接到低压NMOS管M213的源极;低压NMOS管M211的漏极连接到高压管M218的源极;
所述低压NMOS管M212和M213,其漏极相连构成差分对结构,且低压NMOS管M213的栅极连接电流采样单元4输入的反馈电压VFB,低压NMOS管M212的栅极连接基准电压电流产生单元1输入的基准电压VREF;
所述低压PMOS管M219和M220,串联连接,其栅极相连并连接到低压PMOS管M223的栅极;低压PMOS管M219的源极连接整个低压差线性开关的输入电压VIN,低压PMOS管M220的漏极与高压NMOS管M214的漏极相连;
所述低压PMOS管M221和M222,其栅极相连构成有源电流镜,且低压PMOS管M221的栅极与自身漏极相连,并连接到高压NMOS管M215的漏极;低压PMOS管M222的漏极连接到低压PMOS管M223的源极;该低压PMOS管M223的漏极连接到低压NMOS管M212和M213的漏极;
所述低压PMOS管M224和M225,其栅极相连构成有源电流镜,且低压PMOS管M224的栅极与自身漏极相连,并连接到高压NMOS管M217的漏极;低压PMOS管M225的漏极连接到高压NMOS管M218的漏极,并连接到低压PMOS管M229的栅极;
所述低压PMOS管M226~M228,其栅极分别与自身漏极相连,构成3个二极管,这3个二极管串联跨接于低压差线性开关的输入电压VIN与低压PMOS管M229的栅极之间;该低压PMOS管M229的源极与低压差线性开关的输入电压VIN相连,其漏极与高压NMOS管M216的漏极相连,并作为误差放大器2的输出端,输出误差放大信号VCOMP;
所述电阻R1与电容C1,串联后作为米勒补偿,跨接于低压PMOS管M229的栅极与其漏极之间,以保证环路稳定。
上述的低压差线性开关,其中运算放大器3,包括11个低压NMOS管M301~M308、M323~M325,8个低压PMOS管M314~M321,5个高压NMOS管M309~M313,1个高压PMOS管M322和电阻R2;
所述低压NMOS管M301~M304,其栅极相连构成有源电流镜;低压NMOS管M301的漏极与自身栅极相连,并连接基准电压电流产生单元1输入的偏置电流I3;低压NMOS管M302的漏极连接到高压NMOS管M309的源极,低压NMOS管M303的漏极连接到高压NMOS管M310的源极,低压NMOS管M304的漏极通过高压NMOS管M311连接到低压NMOS管M307和M308的源极,为其提供尾电流;
所述低压NMOS管M323~M325串联连接,其栅极相连,并连接到高压NMOS管M309~M313的栅极;该高压NMOS管M309~M313均为源、漏极之间耐压值大于30V的器件,用于保护低压NMOS管M301~M306;低压NMOS管M323的漏极与自身栅极相连,并连接基准电压电流产生单元1输入的偏置电流I4;
所述低压NMOS管M307和M308,其源极相连构成差分对结构;且低压NMOS管M307的栅极连接电流采样单元4输入的输出电压VOUT,低压NMOS管M308的栅极通过电阻R2连接电流采样单元4输入的电压采样信号VOUT1;低压NMOS管M307的漏极连接到低压PMOS管M317的漏极,低压NMOS管M308的漏极连接到低压PMOS管M319的漏极;
所述低压NMOS管M305和M306,其源极共同连接到地,其栅极相连并连接到高压NMOS管M312的漏极;低压NMOS管M305的漏极连接到高压NMOS管M312的源极,低压NMOS管M306的漏极连接到高压NMOS管M313的源极;
所述低压PMOS管M314和M315串联连接,其栅极相连并连接到低压PMOS管M318和M320的栅极,低压PMOS管的漏极连接到高压NMOS管M309的漏极;
所述低压PMOS管M316,M317,M319和M321,其栅极相连构成有源电流镜,且低压PMOS管M316的漏极与自身栅极相连,并连接到高压NMOS管M310的漏极;低压PMOS管M317的漏极通过低压PMOS管M318连接到高压NMOS管M312的漏极,低压PMOS管M319的漏极通过低压PMOS管M320连接到高压NMOS管M313的漏极,低压PMOS管M321的漏极作为运算放大器3的输出,输出放大信号VOP;
所述高压PMOS管M322的,其源极连接放大信号VOP,其栅极连接到高压NMOS管M313的漏极,其漏极连接到地。
上述的低压差线性开关,其特征在于电流采样单元4,包括1个低压NMOS管M401,3个高压PMOS管M402~M404和电阻R3;
所述3个高压POMS管M402~M404均为源、漏极之间耐压值大于30V的器件;其中高压PMOS管M402和M403,其栅极共同连接误差放大器2输入的误差放大信号VCOMP,其源极共同连接低压差线性开关的输入电压VIN;高压PMOS管M402的漏极输出电压采样信号VOUT1,高压PMOS管M403的漏极电压即为输出电压VOUT;高压PMOS管M404的源极连接电压采样信号VOUT1和基准电压电流产生单元1输入的偏置电流I5;高压PMOS管M404的栅极连接运算放大器3的输入的放大信号VOP,其源极输出反馈电压VFB;
所述低压NMOS管M401,其源极连接到地,其漏极连接输出电压VOUT,其栅极连接外部控制信号EN;
所述电阻R3跨接于高压PMOS管M404的漏极与地之间,对输出电流进行采样。
本发明与传统的技术相比具有以下优点:
(1)本发明中由于采用的电压采样单元可以实时地检测输出电流大小,并将采样到电流信号转换成反馈电压VFB给误差放大器2,构成负反馈环路,限制输出电流值,以实现输出短路保护。
(2)本发明由于采用运算放大器来调节输出电压VOUT与电压采样信号VOUT1之间的电压差值,使得低压差线性开关在空载时,可以将电压采样单元中的高压PMOS管M402彻底关断,降低了低压差线性开关的静态功耗。
附图说明
图1为传统的线性开关结构框图;
图2为本发明的结构框图;
图3为本发明的第一实施例中误差放大器电路原理图;
图4为本发明的第一实施例中运算放大器电路原理图;
图5为本发明的第一实施例中电压采样单元电路原理图;
图6为本发明的第二实施例中运算放大器电路原理图。
具体实施方式
以下结合附图及其实施例对本发明进一步描述。
实施例1
参照图2,本发明的低压差线性开关,包括基准电压电流产生单元1,误差放大器2,运算放大器3和电流采样单元4。其中:
基准电压电流产生单元1,其内部采用常规的带隙基准构产生零温度系数的基准电压VREF,通过对基准电压VREF进行电压电流转换后,采用常规电流镜结构产生零温度系数的偏置电流I1~I5;
误差放大器2,设有4个输入端a、b、c、d和1个输出端e;该输入端a连接电流采样单元4输入的反馈电压VFB;该输入端b连接基准电压电流产生单元1输入的基准电压VREF;该输入端c连接基准电压电流产生单元1输入的偏置电流I1;该输入端d连接基准电压电流产生单元1输入的偏置电流I2;该输出端e输出误差放大信号VCOMP给电流采样单元4;
运算放大器3,设有4个输入端p、v、w、s和1个输出端t;该输入端p连接整个低压差线性开关的输出电压VOUT;该输入端p连接电流采样单元4输入的电压采样信号VOUT1;该输入端v连接基准电压电流产生单元1输入的偏置电流I3;该输入端w连接基准电压电流产生单元1输入的偏置电流I4;该输出端t输出放大信号VOP给电流采样单元4;
电流采样单元4,设有4个输入端g、h、u、n,3个输出端f、k、m;该输入端h连接误差放大器2的输入的误差放大信号VCOMP;该输入端g连接外部使能信号EN;该输入端u连接基准电压电流产生单元1输入的偏置电流I5;该输入端n连接运算放大器3输入的放大信号VOP;该输出端f输出反馈电压VFB;该输出端k作为整个低压差线性开关的输出,输出电压VOUT;该输出端m输出电压采样信号VOUT1。
参照图3,本发明的误差放大器2包括13个低压NMOS管M201~M213,11个低压PMOS管M219~M229,5个高压NMOS管M214~M218,电阻R1和电容C1。其中:
低压NMOS管M201~M203串联连接,为高压NMOS管M214~M218提供偏置电压;低压NMOS管M203的源极接地,其漏极连接到低压NMOS管M202的源极;低压NMOS管M202的漏极连接到低压NMOS管M201的源极;低压NMOS管M201的漏极与低压NMOS管M201~M203的栅极相连,并与基准电压电流产生单元1输入的偏置电流I1相连;
低压NMOS管M204~M207,其源极连接到地,其栅极相连构成有源电流镜,且低压NMOS管M204的栅极与自身漏极相连作为有源电流镜的输入端,连接基准电压电流产生单元1输入的偏置电流I2;低压NMOS管M205的漏极作为有源电流镜的第一输出端,连接到高压NMOS管M214的源极;低压NMOS管M206的漏极作为有源电流镜的第二输出端,连接到高压NMOS管M215的源极;低压NMOS管M207的漏极作为有源电流镜的第三输出端,连接到高压NMOS管M216的源极;
低压NMOS管M208~M209,其源极连接到地,其栅极相连构成有源电流镜,且低压NMOS管M209的栅极与自身漏极相连作为有源电流镜的输入端,连接到低压NMOS管M212的源极;低压NMOS管M208的漏极作为有源电流镜的输出端,连接到高压管M217的源极;
低压NMOS管M210~M211,其源极接地,其栅极相连构成有源电流镜,且低压NMOS管M210的栅极与自身漏极相连作为有源电流镜的输入端,连接到低压NMOS管M213的源极;低压NMOS管M211的漏极有源电流镜的输出端,连接到高压管M218的源极;
高压NMOS管M214~M218均为源、漏极之间耐压值大于30V的器件,用于保护低压NMOS管M204~M211,其栅极均连接到低压NMOS管M201~M203的栅极;
低压NMOS管M212和M213,其漏极相连构成差分对结构,且低压NMOS管M213的栅极连接电流采样单元4输入的反馈电压VFB,低压NMOS管M212的栅极连接基准电压电流产生单元1输入的基准电压VREF;
低压PMOS管M219和M220串联连接,为低压PMOS管M223提供偏置电压;该低压PMOS管M219和M220的栅极相连并连接到低压PMOS管M223的栅极;低压PMOS管M219的源极连接整个低压差线性开关的输入电压VIN,其漏极连接到低压PMOS管M220的源极;低压PMOS管M220的漏极连接到高压NMOS管M214的漏极;
低压PMOS管M221和M222,其源极连接整个低压差线性开关的输入电压VIN;其栅极相连构成有源电流镜,且低压PMOS管M221的栅极与自身漏极相连连作为有源电流镜的输入端,连接到高压NMOS管M215的漏极;低压PMOS管M222的漏极作为有源电流镜的输出端,连接到低压PMOS管M223的源极;该低压PMOS管M223的漏极连接到低压NMOS管M212和M213的漏极;
低压PMOS管M224和M225,其源极连接整个低压差线性开关的输入电压VIN;其栅极相连构成有源电流镜,且低压PMOS管M224的栅极与自身漏极相连作为有源电流镜的输入端,连接到高压NMOS管M217的漏极;低压PMOS管M225的漏极作为有源电流镜的输出端,连接到高压NMOS管M218的漏极;
低压PMOS管M226~M228,其栅极分别与自身漏极相连,构成3个二极管,这3个二极管串联跨接于整个低压差线性开关的输入电压VIN与低压PMOS管M229的栅极之间;该低压PMOS管M229的源极与低压差线性开关的输入电压VIN相连,其漏极与高压NMOS管M216的漏极相连,并作为误差放大器2的输出端,输出误差放大信号VCOMP;
电阻R1与电容C1,串联后作为米勒补偿,跨接于低压PMOS管M229的栅极与其漏极之间,以保证环路稳定。
参照图4,本发明的运算放大器3,包括11个低压NMOS管M301~M308、M323~M325,8个低压PMOS管M314~M321,5个高压NMOS管M309~M313,1个高压PMOS管M322和电阻R2。其中:
低压NMOS管M323~M325串联连接,为高压NMOS管M309~M313提供偏置电压;低压NMOS管M325的源极接地,其漏极连接到低压NMOS管M324的源极;低压NMOS管M324的漏极连接到低压NMOS管M325的源极;低压NMOS管M325的漏极与低压NMOS管M323~M325的栅极相连,并连接基准电压电流产生单元1输入的偏置电流I4;
低压NMOS管M301~M304,其源极连接到地,其栅极相连构成有源电流镜;且低压NMOS管M301的漏极与自身栅极相连作为有源电流镜的输入端,连接基准电压电流产生单元1输入的偏置电流I3;低压NMOS管M302的漏极作为有源电流镜的第一输出端,连接到高压NMOS管M309的源极,低压NMOS管M303的漏极作为有源电流镜的第二输出端,连接到高压NMOS管M310的源极,低压NMOS管M304的漏极作为有源电流镜的第三输出端,连接到高压NMOS管M311的漏极;
低压NMOS管M305和M306,其源极共同连接到地,其栅极相连并连接到高压NMOS管M312的漏极;低压NMOS管M305的漏极连接到高压NMOS管M312的源极,低压NMOS管M306的漏极连接到高压NMOS管M313的源极;
高压NMOS管M309~M313均为源、漏极之间耐压值大于30V的器件,用于保护低压NMOS管M301~M306;该高压NMOS管M309~M313的栅极共同连接到低压NMOS管M323~M325的栅极,高压NMOS管M311的漏极与低压NMOS管M307和M308的源极相连;
低压NMOS管M307和M308,其源极相连构成差分对结构;且低压NMOS管M307的栅极连接电流采样单元4输入的输出电压VOUT,低压NMOS管M308的栅极通过电阻R2连接电流采样单元4输入的电压采样信号VOUT1;低压NMOS管M307的漏极连接到低压PMOS管M317的漏极,低压NMOS管M308的漏极连接到低压PMOS管M319的漏极;
低压PMOS管M314和M315串联连接,低压PMOS管M314的源极连接整个低压差线性开关的输入电压VIN,其漏极连接到低压PMOS管M315的源极;低压PMOS管M315的漏极连接到高压NMOS管M309的漏极;低压PMOS管M314和M315的栅极相连并连接到低压PMOS管M318和M320的栅极,为低压PMOS管M318和M320提供偏置电压;该低压PMOS管M318的漏极连接到高压NMOS管M312的漏极,低压PMOS管M320的漏极连接到高压NMOS管M313的漏极;
低压PMOS管M316,M317,M319和M321,其源极连接整个低压差线性开关的输入电压VIN;其栅极相连构成有源电流镜,且低压PMOS管M316的漏极与自身栅极相连作为有源电流镜的输入端,连接到高压NMOS管M310的漏极;低压PMOS管M317的漏极作为有源电流镜的第一输出端,连接到低压PMOS管M318的源极;低压PMOS管M319的漏极作为有源电流镜的第二输出端,连接到低压PMOS管M320的源极;低压PMOS管M321的漏极作为有源电流镜的第三输出端,连接到低压PMOS管M322的源极;
高压PMOS管M322,其栅极连接到高压NMOS管M313的漏极,其漏极连接到地,其源极作为运算放大器的输出,输出放大信号VOP。
参照图5,本发明的电流采样单元4,包括1个低压NMOS管M401,3个高压PMOS管M402~M404和电阻R3。其中:
高压PMOS管M402~M404均为源、漏极之间耐压值大于30V的器件;该高压PMOS管M402和M403,其栅极共同连接误差放大器2输入的误差放大信号VCOMP,其源极共同连接整个低压差线性开关的输入电压VIN;高压PMOS管M402的漏极输出电压采样信号VOUT1,高压PMOS管M403的漏极电压即为输出电压VOUT;高压PMOS管M404的源极连接电压采样信号VOUT1和基准电压电流产生单元1输入的偏置电流I5;高压PMOS管M404的栅极连接运算放大器3的输入的放大信号VOP,其源极输出反馈电压VFB;电阻R3跨接于高压PMOS管M404的漏极与地之间,对输出电流进行采样。上述高压PMOS管M402与M403的尺寸比例为1:1000,因此流过高压PMOS管M2的最大电流值为:Ilimit=1000×(VREF/R3)。
低压NMOS管M401,其源极连接到地,其漏极连接输出电压VOUT,其栅极连接外部控制信号EN。
电流采样单元4,输出的电压采样信号VOUT1比输出电压VOUT高出24mV,当整个低压差线性开关的输出端空载时,将高压PMOS管M402彻底关断,降低低压差线性开关的静态电流;正常工作时,外部控制信号EN为低,输出电压VOUT等于整个低压差线性开关的输入电压VIN;当有异常状况发生时,外部控制信号EN变高,低压NMOS管M401处于导通状态,迅速将输出电压VOUT拉到地,对芯片进行保护。
实施例2
本发明包括基准电压电流产生单元1,误差放大器2,运算放大器3和电流采样单元4,其中基准电压电流产生单元1,误差放大器2,电流采样单元4与实施例1相同。
参照图6,本发明的运算放大器3,包括8个低压NMOS管M601~M605、M611~M613,3个低压PMOS管M608~M610,2个高压NMOS管M606和M607及电阻R4。其中:
低压NMOS管M611~M613串联连接,为高压NMOS管M606和M607提供偏置电压;低压NMOS管M613的源极接地,其漏极连接到低压NMOS管M612的源极;低压NMOS管M612的漏极连接到低压NMOS管M611的源极;低压NMOS管M611的漏极与低压NMOS管M611~M613的栅极相连,并连接基准电压电流产生单元1输入的偏置电流I4;
低压NMOS管M601~M603,其源极共同连接到地;其栅极相连构成有源电流镜,且低压NMOS管M601的栅极与自身漏极相连作为有源电流镜的输入端,连接基准电压电流产生单元1输入的偏置电流I3;低压NMOS管M602的漏极作为有源电流镜的第一输出端,连接到高压NMOS管M606的源极;低压NMOS管M603的漏极作为有源电流镜的第二输出端连接到高压NMOS管M607的源极相连;
高压NMOS管M606和M607均为源、漏极之间耐压值大于30V的器件,用于保护低压NMOS管M601~M603;高压NMOS管M606的漏极连接低压NMOS管M604与M605的源极,高压NMOS管M607的漏极作为运算放大器3的输出端,输出放大信号VOP。
低压NMOS管M604和M605,其源极相连构成差分对结构;低压NMOS管M604的栅极连接电流采样单元4输入的输出电压VOUT,低压NMOS管M605的栅极通过电阻R4连接电流采样单元4输入的电压采样信号VOUT1;
低压PMOS管M608~M610,其源极共同连接整个低压差线性开关的输入电压VIN;其栅极相连构成有源电流镜,且低压PMOS管M608的栅极与自身漏极相连作为有源电流镜的输入端,连接到低压NMOS管M604的漏极;低压PMOS管M609的漏极作为有源电流镜的第一输出端,连接到低压NMOS管M605的漏极,低压PMOS管M610的漏极作为有源电流镜的第二输出端,连接放大信号VOP。
结合实施例1和实施例2,本发明的工作原理是:低压差线性开关上电时,基准电压电流产生单元1产生零温度系数的基准电压VREF和零温度系数的偏置电流I1~I5,基准电压VREF作为误差放大器2的过流检测的阈值,正常工作时,外部控制信号EN为低,输出电压VOUT等于整个低压差线性开关的输入电压VIN;当整个低压差线性开关的输出端空载时,由于运算放大器3使得电压采样信号VOUT1比输出电压VOUT高出24mV,故高压PMOS管M402彻底被关断,降低了低压差线性开关的静态电流;当整个低压差线性开关的输出端发生过流或短路时,流过电流采样单元4中高压PMOS管M403的电流增大,由于流过高压PMOS管M402的电流是高压PMOS管M403的千分之一,因此流过高压PMOS管M402也增大,反馈电压VFB升高,误差放大器2输出的误差放大信号VCOMP升高,流过高压PMOS管M403的电流降低,实现对输出电流的限制。
以上仅是本发明的两个最佳实例,不构成对本发明的任何限制,显然在本发明的构思下,可以对其电路进行不同的变更与改进,但均在本发明的保护之列。