CN103647518B - 用于单级功率因数校正控制器的可调输入误差放大器 - Google Patents

Abstract

本发明公开了一种用于单级功率因数校正控制器的可调输入误差放大器，主要解决现有误差放大器因不能调节输入电压，导致电能损耗，工作效率低下，成本较高的问题。该误差放大器包括第一缓冲电压模块(1)、第二缓冲电压模块(2)、传输控制模块(3)和运算放大器模块(4)；第一缓冲电压模块(1)和第二缓冲电压模块(2)分别将外部提供的基准电压和反馈电压分压输出不同的基准分压和不同的反馈分压；通过传输控制模块(3)在外部提供的使能信号控制下，根据不同的工作模式在不同的基准分压和不同的反馈分压之间进行切换，各选其一输入到运算放大器模块(4)放大，输出误差放大信号。本发明实现了可调输入的功能，有效地降低了电能损耗，提高了电路的工作效率。

Description

用于单级功率因数校正控制器的可调输入误差放大器

技术领域

本发明属于电子电路技术领域，涉及模拟集成电路，特别是用于单级功率因数校正控制器的可调输入误差放大器。

背景技术

随着整流桥在电子设备中的广泛应用，输入市电电流包含大量的谐波分量，这些谐波分量降低了电网的供电效率、增强了电磁干扰，因此，在电子设备中必须采取功率因数校正技术。而在功率因数校正电路设计中，误差放大电路是非常重要的模块，是***设计成功的核心。图1显示了传统误差放大器的结构图。

如图1所示，电路主要包括运算放大器模块。基准电压V1和反馈电压V2经过运算放大器模块，得到输出信号V3输入到下级电路中。这种传统的误差放大器由于不能根据电路不同的工作模式调节输入电压，使得电路在不正常工作的情况下仍进行误差放大比较，因此会造成电能的损耗，工作效率低下，成本较高。

发明内容

本发明的目的在于针对现有误差放大器的不足，提出一种应用于单级功率因数校正控制器的可调输入误差放大器，以降低电能的损耗，提高电路的工作效率，节省成本。

为实现上述目的，本发明包括：运算放大器模块4，其特征在于：运算放大器模块4的输入端连接有传输控制模块3，传输控制模块3的输入端连接有第一缓冲电压模块1和第二缓冲电压模块2；

所述第一缓冲电压模块1，用于对外部提供的基准电压V1进行分压隔离，输出两个大小不同的基准分压V4和V5，并将其同时输入到传输控制模块3的第一输入端D和第二输入端E；

所述第二缓冲电压模块2，用于对外部提供的反馈电压V2进行分压隔离，输出两个大小不同的反馈分压V6和V7，并将其同时输入到传输控制模块3的第三输入端F和第四输入端G；

所述传输控制模块3，用于在外部提供的使能信号V8控制下，对基准分压V4和基准分压V5进行二选一选择，输出基准电压V10到运算放大器模块4的正向输入端；在外部提供的使能信号V9控制下，对反馈分压V6和反馈分压V7进行二选一选择，输出反馈电压V11到运算放大器模块4的反向输入端；

所述运算放大器模块4，用于将基准电压V10和反馈电压V11进行误差放大比较，得到误差放大信号V3。

作为优选，上述可调输入误差放大器，其中第一缓冲电压模块1，包括偏置电流源IBIAS，七个PMOS管M1～M7，七个NMOS管M8～M14，三个电阻R1～R3和一个电容C1；

第一PMOS管M1、第二PMOS管M2、第三PMOS管M3依次连接，形成第一电流镜；

第四PMOS管M4与第五PMOS管M5连接，形成第二电流镜；

第六PMOS管M6与第七PMOS管M7连接，形成差分对；

第一NMOS管M8、第二NMOS管M9、第五NMOS管M12依次连接，形成第三电流镜；

第三NMOS管M10、第四NMOS管M11、第六NMOS管M13依次连接，形成第四电流镜。

第一PMOS管M1，作为第一电流镜的输入端，其漏极连接外部提供的偏置电流源IBIAS；其源级连接电源电压VCC；其栅极与自身漏极相连，且同时与第二PMOS管M2的栅极相连；

第二PMOS管M2，作为第一电流镜的第一输出端，其漏极与第一NMOS管M8的漏极相连；其源级连接电源电压VCC；其栅极与第三PMOS管M3的栅极相连；

第三PMOS管M3，作为第一电流镜的第二输出端，其漏极与第六PMOS管M6的源极相连；其源级连接电源电压VCC。

第四PMOS管M4，作为第二电流镜的输入端，其漏级与第二NMOS管M9的漏极相连；其源级连接电源电压VCC；其栅极与其自身漏极相连，且同时与第五PMOS管M5的栅极相连；

第五PMOS管M5，作为第二电流镜的输出端，其漏级与第五NMOS管M12的漏极相连；其源级连接电源电压VCC。

第六PMOS管M6，其漏极与第二NMOS管M9的漏极相连；其源级与第七PMOS管M7的源级相连；其栅极作为第一缓冲电压模块(1)的输入端A；该第七PMOS管M7，其源极与第五NMOS管M12的漏极相连，其栅极连接到第一缓冲电压模块(1)的输出端B。

第一NMOS管M8，作为第三电流镜的输入端，其源级与第三NMOS管M10的漏极相连；其栅极与自身漏极相连，且同时与第二NMOS管M9的栅极相连；

第二NMOS管M9，作为第三电流镜的第一输出端，其源级与第四NMOS管M11的漏极相连；其栅极与第五NMOS管M12的栅极相连；

第五NMOS管M12，作为第三电流镜的第二输出端，其源级与第六NMOS管M13的漏极相连；其漏极与第七NMOS管M14的栅极相连；

所述第七NMOS管M14，其栅极与地之间跨接有电容C1；其漏极接电源电压VCC；其源级连接有第一电阻R1和第二电阻R2；该第一电阻R1的另一端连接有第三电阻R3，并作为第一缓冲电压模块(1)的输出端B，该第二电阻R2的另一端作为第一缓冲电压模块(1)的输出端C。

第三NMOS管M10，作为第四电流镜的输入端，其源级接地；其栅极与自身漏极相连，且同时与第四NMOS管M11的栅极相连；

第四NMOS管M11，作为第四电流镜的第一输出端，其源级接地；其栅极与第六NMOS管M13的栅极相连；

第六NMOS管M13，第四电流镜的第二输出端，其源级接地。

作为优选，上述可调输入误差放大器，其中第二缓冲电压模块2，其内部结构与第一缓冲电压模块1相同。

作为优选，上述可调输入误差放大器，其中传输控制模块3，包括四个NMOS管M15～M18，四个PMOS管M19～M22和两个反相器X1、X2；

第八NMOS管M15与第八PMOS管M19连接，形成第一传输门，即第八NMOS管M15的源级与第八PMOS管M19的漏级相连，作为传输控制模块(3)的输入端D；第八NMOS管M15的漏极与第八PMOS管M19的源极相连，作为传输控制模块(3)的输出端J；第八NMOS管M15的栅极与第一反相器X1的输出端L相连；第八PMOS管M19的栅极与传输控制模块(3)的输入端H相连；

第九NMOS管M16与第九PMOS管M20连接，形成第二传输门，即第九NMOS管M16的源级与第九PMOS管M20的漏级相连，作为传输控制模块(3)的输入端E；第九NMOS管M16的漏极与第九PMOS管M20的源极相连，同时与传输控制模块(3)的输出端J相连；第九NMOS管M16的栅极与传输控制模块(3)的输入端H相连；第九PMOS管M20的栅极与第一反相器X1的输出端L相连；

第十NMOS管M17与第十PMOS管M21连接，形成第三传输门，即第十NMOS管M17的源级与第十PMOS管M21的漏级相连，作为传输控制模块(3)的输入端F；第十NMOS管M17的漏极与第十PMOS管M21的源极相连，作为传输控制模块(3)的输出端K；第十NMOS管M17的栅极与第二反相器X2的输出端M相连；第十PMOS管M21的栅极与传输控制模块(3)的输入端I相连；

第十一NMOS管M18与第十一PMOS管M22连接，形成第四传输门，即第十一NMOS管M18的源级与第十一PMOS管M22的漏级相连，作为传输控制模块(3)的输入端G；第十一NMOS管M18的漏极与第十一PMOS管M22的源极相连，同时与传输控制模块(3)的输出端K相连；第十一NMOS管M18的栅极与传输控制模块(3)的输入端I相连；第十一PMOS管M22的栅极与第二反相器X2的输出端M相连；

第一反相器X1的输入端与传输控制模块(3)的输入端H相连；第二反相器X2的输入端与传输控制模块(3)的输入端I相连。

本发明与现有技术相比具有如下优点：

1.本发明由于增加了第一缓冲电压模块1和第二缓冲电压模块2，使外部提供的基准电压V1和外部提供的反馈电压V2与后级电路隔离并输出分压，使其分压不受后级电路的影响；

2.本发明由于增加了传输控制模块3，在外部提供的使能信号V8和使能信号V9的控制下，使误差放大器电路可以根据不同的工作模式，其正向输入端可以在基准分压V4和基准分压V5之间进行二选一选择，其负向输入端在反馈电压V6和反馈电压V7之间进行二选一选择，实现了可调输入的功能，降低了电能的损耗，提高了电路的工作效率，节省了成本。

附图说明

图1是传统的误差放大器结构图；

图2是本发明的误差放大器结构图；

图3是本发明中缓冲电压模块电路原理图；

图4是本发明中传输控制模块电路原理图。

具体实施方式

以下结合附图详细说明本发明的电路结构。

参照图2，本发明的可调输入误差放大器包括：第一缓冲电压模块1，第二缓冲电压模块2，传输控制模块3和运算放大器模块4。

所述第一缓冲电压模块1，设有一个输入端A，两个输出端B、C；其中输入端A与外部提供的基准电压V1相连；输出端B输出基准分压V4；输出端C输出基准分压V5；

所述第二缓冲电压模块2，设有一个输入端A，两个输出端B、C；其中输入端A与外部提供的反馈电压V2相连；输出端B输出反馈分压V6；输出端C输出反馈分压V7；

所述传输控制模块3，设有六个输入端D、E、F、G、H、I，两个输出端J、K；其中输入端D与基准分压V4相连；输入端E与基准分压V5相连；输入端F与反馈分压V6相连；输入端G与反馈分压V7相连；输入端H与外部提供的使能信号V8相连；输入端I与外部提供的使能信号V9相连；输出端J输出基准电压V10；输出端K输出反馈电压V11；

所述运算放大器模块4，设有一个正向输入端，一个负向输入端，一个输出端；其中正向输入端与基准电压V10相连；负向输入端与反馈电压V11相连；输出端输出误差放大信号V3。

参照图3，本发明的第一缓冲电压模块1包括：偏置电流源IBIAS，七个PMOS管M1～M7，七个NMOS管M8～M14，三个电阻R1～R3和电容C1。其中：第一PMOS管M1、第二PMOS管、第三PMOS管M3的栅极依次相连，形成第一电流镜；第四PMOS管M4与第五PMOS管M5的栅极相连，形成第二电流镜；第六PMOS管M6与第七PMOS管M7连接，形成差分对；第一NMOS管M8、第二NMOS管M9、第五NMOS管M12的栅极依次相连，形成第三电流镜；第三NMOS管10、第四NMOS管M11和第六NMOS管M13的栅极相连，形成第四电流镜。

所述第一PMOS管M1的栅极与自身漏极相连，作为第一电流镜的输入端，该漏极同时连接外部提供的偏置电流源IBIAS，其源级与电源电压VCC相连；

所述第二PMOS管M2作为第一电流镜的第一输出端，其漏极与第一NMOS管M8的漏极相连，其源级与电源电压VCC相连；

所述第三PMOS管M3作为第一电流镜的第二输出端，其漏极与第六PMOS管M6的源极相连，其源级与电源电压VCC相连；

所述第四PMOS管M4的栅极与自身漏极相连，作为第二电流镜的输入端，该漏级同时与第二NMOS管M9的漏极相连，其源级与电源电压VCC相连；

所述第五PMOS管M5作为第二电流镜的输出端，其漏极与第五NMOS管M12的漏极相连，其源级与电源电压VCC相连；

所述第六PMOS管M6的栅极作为第一缓冲电压模块1的输入端A，其漏极与第二NMOS管M9的漏极相连，其源级与第七PMOS管M7的源级相连；

所述第七PMOS管M7的栅极连接到第一缓冲电压模块1的输出端B，其漏极与第五NMOS管M12的源极相连；

所述第一NMOS管M8的栅极与自身漏极相连，作为第三电流镜的输入端，其源级与第三NMOS管M10的漏极相连；

所述第二NMOS管M9作为第三电流镜的第一输出端，其源级与第四NMOS管M11的漏极相连；

所述第五NMOS管M12作为第三电流镜的第二输出端，其源级与第六NMOS管M13的漏极相连；其漏极与第七NMOS管M14的栅极相连；

所述第七NMOS管M14，其栅极与地之间跨接电容C1；其漏极接电源电压VCC；其源级连接第一电阻R1和第二电阻R2的公共端；该第一电阻R1的另一端连接第三电阻R3，并作为第一缓冲电压模块(1)的输出端B，该第二电阻R2的另一端作为第一缓冲电压模块(1)的输出端C；

所述第三NMOS管M10的栅极与自身漏极相连，作为第四电流镜的输入端，其源级接地；

所述第四NMOS管M11和第六NMOS管M13分别作为第四电流镜的第一输出端和第四电流镜的第二输出端，其源级同时接地；

所述NMOS管M8～M13，构成共源共栅结构。

本发明的第二缓冲电压模块2，其内部结构与第一缓冲电压模块1相同。

参照图4，本发明的传输控制模块3，包括：四个NMOS管M15～M18，四个PMOS管M19～M22和两个反相器X1、X2，其中：第八NMOS管M15与第八PMOS管M19连接，形成第一传输门；第九NMOS管M16与第九PMOS管M20连接，形成第二传输门；第十NMOS管M17与第十PMOS管M21连接，形成第三传输门；第十一NMOS管M18与第十一PMOS管M22连接，形成第四传输门；第一反相器X1的输入端与传输控制模块3的输入端H相连；第二反相器X2的输入端与传输控制模块3的输入端I相连。

所述第一传输门的连接关系为：第八NMOS管M15的源级与第八PMOS管M19的漏级相连，作为传输控制模块3的输入端D；第八NMOS管M15的漏极与第八PMOS管M19的源极相连，作为传输控制模块3的输出端J；第八NMOS管M15的栅极与第一反相器X1的输出端L相连；第八PMOS管M19的栅极与传输控制模块3的输入端H相连；

所述第二传输门的连接关系为：第九NMOS管M16的源级与第九PMOS管M20的漏级相连，作为传输控制模块3的输入端E；第九NMOS管M16的漏极与第九PMOS管M20的源极相连，同时与传输控制模块3的输出端J相连；第九NMOS管M16的栅极与传输控制模块3的输入端H；第九PMOS管M20的栅极与第一反相器X1的输出端L相连；

所述第三传输门的连接关系为：第十NMOS管M17的源级与第十PMOS管M21的漏级相连，作为传输控制模块3的输入端F；第十NMOS管M17的漏极与第十PMOS管M21的源极相连，作为传输控制模块3的输出端K；第十NMOS管M17的栅极与第二反相器X2的输出端M相连；第十PMOS管M21的栅极与传输控制模块3的输入端I相连；

所述第四传输门的连接关系为：第十一NMOS管M18的源级与第十一PMOS管M22的漏级相连，作为传输控制模块3的输入端G；第十一NMOS管M18的漏极与第十一PMOS管M22的源极相连，同时与传输控制模块3的输出端K相连；第十一NMOS管M18的栅极与传输控制模块3的输入端I相连；第十一PMOS管M22的栅极与第二反相器X2的输出端M相连。

本发明的具体工作原理是：外部提供的基准电压V1通过第一缓冲电压模块1得到不同的基准分压V4和基准分压V5，外部提供的反馈电压V2通过第二缓冲电压模块2得到不同的反馈分压V6和反馈分压V7；该基准分压V4、基准分压V5、反馈分压V6和反馈分压V7再通过传输控制模块3，在外部提供的使能信号V8和外部提供的使能信号V9的控制下，使误差放大器电路可以根据不同的工作模式，其正向输入端可以在基准分压V4和基准分压V5之间进行二选一选择，输出基准电压V10；其负向输入端在反馈电压V6和反馈电压V7之间进行二选一选择，输出反馈电压V11；将选择后的输出基准电压V10和反馈电压V11再输入到运算放大器模块4进行误差放大比较，最终得到误差放大信号V3。

以上所述仅是本发明的最佳实施例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (8)

1.一种用于单级功率因数校正控制器的可调输入误差放大器，包括运算放大器模块(4)，其特征在于：运算放大器模块(4)的输入端连接传输控制模块(3)，传输控制模块(3)的输入端连接有第一缓冲电压模块(1)和第二缓冲电压模块(2)；

所述第一缓冲电压模块(1)，用于对外部提供的基准电压V1进行分压隔离，输出两个大小不同的基准分压V4和V5，将基准分压V4输入到传输控制模块(3)的输入端D，将基准分压V5输入到传输控制模块(3)的输入端E；

所述第二缓冲电压模块(2)，用于对外部提供的反馈电压V2进行分压隔离，输出两个大小不同的反馈分压V6和V7，将反馈分压V6输入到传输控制模块(3)的输入端F，将反馈分压V7输入到传输控制模块(3)的输入端G；

所述传输控制模块(3)，用于在外部提供的使能信号V8控制下，对基准分压V4和基准分压V5进行二选一选择，输出基准电压V10到运算放大器模块(4)的正向输入端；在外部提供的使能信号V9控制下，对反馈分压V6和反馈分压V7进行二选一选择，输出反馈电压V11到运算放大器模块(4)的反向输入端；该传输控制模块，包括四个NMOS管M15～M18，四个PMOS管M19～M22和两个反相器X1、X2；

第八NMOS管M15与第八PMOS管M19连接，形成第一传输门；即第八NMOS管M15的源级与第八PMOS管M19的漏级相连，作为传输控制模块(3)的输入端D；第八NMOS管M15的漏极与第八PMOS管M19的源极相连，作为传输控制模块(3)的输出端J；第八NMOS管M15的栅极与第一反相器X1的输出端L相连；第八PMOS管M19的栅极与传输控制模块的第一输入端H相连；

第九NMOS管M16与第九PMOS管M20连接，形成第二传输门；即第九NMOS管M16的源级与第九PMOS管M20的漏级相连，作为传输控制模块(3)的输入端E；第九NMOS管M16的漏极与第九PMOS管M20的源极相连，同时与传输控制模块的第一输出端J相连；第九NMOS管M16的栅极与传输控制模块的第一输入端H相连；第九PMOS管M20的栅极与第一反相器X1的输出端L相连；

第十NMOS管M17与第十PMOS管M21连接，形成第三传输门；即第十NMOS管M17的源级与第十PMOS管M21的漏级相连，作为传输控制模块(3)的输入端F；第十NMOS管M17的漏极与第十PMOS管M21的源极相连，作为传输控制模块(3)的输出端K；第十NMOS管M17的栅极与第二反相器X2的输出端M相连；第十PMOS管M21的栅极与传输控制模块的第二输入端I相连；

第十一NMOS管M18与第十一PMOS管M22连接，形成第四传输门；即第十一NMOS管M18的源级与第十一PMOS管M22的漏级相连，作为传输控制模块(3)的输入端G；第十一NMOS管M18的漏极与第十一PMOS管M22的源极相连，同时与传输控制模块的第二输出端K相连；第十一NMOS管M18的栅极与传输控制模块的第二输入端I相连；第十一PMOS管M22的栅极与第二反相器X2的输出端M相连；

第一反相器X1的输入端与传输控制模块的第一输入端H相连；第二反相器X2的输入端与传输控制模块的第二输入端I相连；

所述运算放大器模块(4)，用于将基准电压V10和反馈电压V11进行误差放大比较，得到误差放大信号V3。

2.根据权利要求书1所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于第一缓冲电压模块(1)，包括偏置电流源IBIAS，七个PMOS管M1～M7，七个NMOS管M8～M14；

第一PMOS管M1、第二PMOS管M2、第三PMOS管M3依次连接，形成第一电流镜；

第四PMOS管M4与第五PMOS管M5连接，形成第二电流镜；

第六PMOS管M6与第七PMOS管M7连接，形成差分对；

第一NMOS管M8、第二NMOS管M9、第五NMOS管M12依次连接，形成第三电流镜；

第三NMOS管M10、第四NMOS管M11、第六NMOS管M13依次连接，形成第四电流镜。

3.根据权利要求书2所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于第一电流镜的结构关系为：

第一PMOS管M1，作为第一电流镜的输入端，其漏极连接外部提供的偏置电流源IBIAS；其源级连接电源电压VCC；其栅极与自身漏极相连，且同时与第二PMOS管M2的栅极相连；

第二PMOS管M2，作为第一电流镜的第一输出端，其漏极与第一NMOS管M8的漏极相连；其源级连接电源电压VCC；其栅极与第三PMOS管M3的栅极相连；

第三PMOS管M3，作为第一电流镜的第二输出端，其漏极与第六PMOS管M6的源极相连；其源级连接电源电压VCC。

4.根据权利要求书2所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于第二电流镜的结构关系为：

第四PMOS管M4，作为第二电流镜的输入端，其漏级与第二NMOS管M9的漏极相连；其源级连接电源电压VCC；其栅极与其自身漏极相连，且同时与第五PMOS管M5的栅极相连；

第五PMOS管M5，作为第二电流镜的输出端，其漏级与第五NMOS管M12的漏极相连；其源级连接电源电压VCC。

5.根据权利要求书2所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于差分对的结构关系为：

第六PMOS管M6，其漏极与第二NMOS管M9的源极相连；其源级与第七PMOS管M7的源级相连；其栅极作为第一缓冲电压模块(1)的输入端A；该第七PMOS管M7，其漏极与第五NMOS管M12的源极相连，其栅极连接到第一缓冲电压模块(1)的输出端B。

6.根据权利要求书2所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于第三电流镜的结构关系为：

第一NMOS管M8，作为第三电流镜的输入端，其源级与第三NMOS管M10的漏极相连；其栅极与自身漏极相连，且同时与第二NMOS管M9的栅极相连；

第二NMOS管M9，作为第三电流镜的第一输出端，其源级与第四NMOS管M11的漏极相连；其栅极与第五NMOS管M12的栅极相连；

第五NMOS管M12，作为第三电流镜的第二输出端，其源级与第六NMOS管M13的漏极相连；其漏极与第七NMOS管M14的栅极相连；

所述第七NMOS管M14，其栅极与地之间跨接有电容C1；其漏极接电源电压VCC；其源级连接有第一电阻R1和第二电阻R2；该第一电阻R1的另一端连接有第三电阻R3，并作为第一缓冲电压模块(1)的输出端B，该第二电阻R2的另一端作为第一缓冲电压模块(1)的输出端C。

7.根据权利要求书2所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于第四电流镜的结构关系为：

第三NMOS管M10，作为第四电流镜的输入端，其源级接地；其栅极与自身漏极相连，且同时与第四NMOS管M11的栅极相连；

第四NMOS管M11，作为第四电流镜的第一输出端，其源级接地；其栅极与第六NMOS管M13的栅极相连；

第六NMOS管M13，作为第四电流镜的第二输出端，其源级接地。

8.根据权利要求书1所述的用于单级功率因数校正控制器的可调输入误差放大器，其特征在于第二缓冲电压模块(2)，其内部结构与第一缓冲电压模块(1)相同。