CN103370754A - 带变阻器功能的层叠型半导体陶瓷电容器及其制造方法 - Google Patents

带变阻器功能的层叠型半导体陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN103370754A
CN103370754A CN2012800075878A CN201280007587A CN103370754A CN 103370754 A CN103370754 A CN 103370754A CN 2012800075878 A CN2012800075878 A CN 2012800075878A CN 201280007587 A CN201280007587 A CN 201280007587A CN 103370754 A CN103370754 A CN 103370754A
Authority
CN
China
Prior art keywords
semiconductor ceramic
ceramic capacitor
firing
laminated semiconductor
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800075878A
Other languages
English (en)
Other versions
CN103370754B (zh
Inventor
川本光俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103370754A publication Critical patent/CN103370754A/zh
Application granted granted Critical
Publication of CN103370754B publication Critical patent/CN103370754B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H01G4/1281—Semiconductive ceramic capacitors with grain boundary layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种带变阻器功能的层叠型半导体陶瓷电容器，其具有部件素体(4)和外部电极(3a)、(3b)，所述部件素体(4)是将由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层(1a)～(1g)和以Ni为主成分的多个内部电极层(2a)～(2f)交替层叠并烧结而成，所述外部电极(3a)、(3b)在该部件素体(4)的两端部与所述内部电极层(2a)～(2f)电连接，除外装用半导体陶瓷层(1a)、(1g)外的半导体陶瓷层(1b)～(1f)的各厚度为20μm以上，所述半导体陶瓷层(1a)～(1g)中的晶粒的平均粒径为1.5μm以下。在用WDX法对半导体陶瓷层的层叠方向的中央部或该中央部附近进行分析时，Ni元素的强度x与Ti元素的强度y的比率x/y为0.06以下。由此，实现制品间的特性偏差小、能够稳定获得良好电特性和绝缘性、且具有良好的可靠性的带变阻器功能的层叠型半导体陶瓷电容器。

Description

带变阻器功能的层叠型半导体陶瓷电容器及其制造方法
技术领域
本发明涉及带变阻器（varistor）功能的层叠型半导体陶瓷电容器及其制造方法，更详细而言，涉及利用SrTiO3系晶界绝缘型的半导体陶瓷的具有变阻器功能的带变阻器功能的层叠型半导体陶瓷电容器及其制造方法。
背景技术
近年来，随着电子学技术的发展，移动电话与笔记本型电脑等便携用电子设备、汽车等搭载的车载用电子设备得到普及，并且，谋求电子设备的小型化、多功能化。
另一方面，为了实现电子设备的小型化、多功能化，大多使用各种IC、LSI等半导体元件，与此相伴，电子设备的噪声耐力不断降低。
因此，一直以来在半导体元件的电源线中配置薄膜电容器、层叠型陶瓷电容器、层叠型半导体陶瓷电容器等作为旁路电容器，由此来确保电子设备的噪声耐力。
特别是在车载导航、车用音响、车载ECU等中，将静电电容为1nF左右的电容器与外部端子连接，由此吸收高频噪音，该方法被广泛实施。
然而，虽然这些电容器对高频噪音的吸收显示出优良的性能，但是电容器自身不具有吸收高电压脉冲、静电的功能。因此，如果这样的高电压脉冲、静电侵入电子设备内，则可能会导致电子设备的误动作、半导体元件的损坏。尤其在静电电容达到1nF左右的低容量时，ESD（Electro-StaticDischarge：“静电放电”）耐压会极端地变低（例如，2kV～4kV左右），有可能导致电容器本身的损坏。
因此，以往，如图5所示，在将外部端子101和半导体元件102连接的电源线103上配置旁路电容器104，并且与该旁路电容器104并联连接例如齐纳二极管105，该方法被广泛实施。齐纳二极管105担负着保护旁路电容器104且保护半导体元件102的作用，由此，在确保ESD耐压的同时，保护半导体元件102。
但是，在如上述那样对旁路电容器104并联设置齐纳二极管105的情况下，除了部件个数增加、导致成本高以外，还必须保证设置空间，有可能导致设备的大型化。
另一方面，已知SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器具有变阻器特性，如果施加一定电压以上的电压，则流通较大的电流，因此还作为ESD应对品受到瞩目。
因此，只要此种层叠型半导体陶瓷电容器能够不仅具有对ESD的耐性而且还担负半导体元件102的保护，则可以代替以往的电容器和齐纳二极管，如图6所示，可以仅用1个层叠型半导体陶瓷电容器106来应对。而且，由此使部件件数的削减、低成本化和设计的标准化变得容易，能够提供具有附加价值的电容器。
而且，专利文献1中提出了一种带变阻器功能的层叠型半导体陶瓷电容器，其具有层叠烧结体和外部电极，所述层叠烧结体是将由SrTiO3系晶界绝缘型半导体陶瓷形成的多个半导体陶瓷层和多个内部电极层交替层叠并烧成而成，所述外部电极在该层叠烧结体的两端部与所述内部电极层电连接，其中，对于上述半导体陶瓷而言，Sr位与Ti位的配合摩尔比m满足1.000＜m≤1.020，施主元素固溶于晶粒中，并且晶界层中以相对于所述Ti元素100摩尔为0.5摩尔以下（其中，不包括0摩尔。）的范围存在有受主元素，且晶粒的平均粒径为1.0μm以下。
在该专利文献1中，内部电极材料使用Ni，将每层半导体陶瓷层的厚度设为13μm、层叠数设为10层，制作半导体陶瓷电容器。而且，得到具有表观介电常数εrAPP为1000以上的良好电特性、具有比电阻logρ为9.5以上的良好绝缘性、能够确保30kV以上的ESD耐压、适于小型低容量且具有变阻器功能的层叠型半导体陶瓷电容器。
此外，专利文献2中提出了一种晶界绝缘型半导体层叠磁器电容器的制造方法，其包括：在氧化性气氛中，对包含用于得到半导体磁器的主成分或用于得到该主成分的物质、和半导体化促进剂的磁器原料进行预烧的工序；使用所述预烧过的磁器材料形成磁器生片的工序；对上述磁器生片的主面涂布混入有用于使所述半导体磁器的晶界绝缘化的物质的导电性糊剂的工序；将涂布有所述导电性糊剂的多个磁器生片层叠而形成层叠体的工序；在还原性气氛中对所述层叠体进行烧成而得到烧结体的工序；以及在弱氧化性气氛中在900℃～1200℃下对上述烧结体进行热处理的工序。
在专利文献2中，由在大气气氛下、1150℃的温度下预烧成的陶瓷原料制作具有糊剂涂布层的生片层叠体（生片的厚度：60μm），将该生片层叠体在还原性气氛下、1300℃下进行一次烧成后，在弱氧化性气氛下、1000℃下进行二次烧成，由此得到能够使用Ni等贱金属材料作为内部电极材料的具有变阻器功能的层叠型半导体陶瓷电容器。
现有技术文献
专利文献
专利文献1：国际公开2008/004389号（权利要求1、段落号〔0100〕、〔0112〕、表1）
专利文献2：日本特开平5－36561号公报（权利要求1、段落号〔0015〕～〔0022〕）
发明内容
发明要解决的技术问题
但是，专利文献1中使用Ni作为内部电极材料，根据本发明人的研究结果可知，Ni在烧成过程中会扩散到半导体陶瓷层侧。但是，由于该Ni在电荷上作为受主发挥作用，因此，如果Ni向陶瓷层中的扩散量变多，则表观介电常数εrapp、绝缘电阻降低，可能会使电特性、绝缘性劣化。此外，由于电特性、绝缘性会根据此种Ni的扩散量而发生变动，因此还可能会在制品间产生特性偏差。
此外，专利文献2中，一次烧成处理的烧成温度比预烧处理的温度高，因此可能会在一次烧成处理时促进晶粒的晶粒生长而使其粗大化。这样如果晶粒发生粗大化，则在二次烧成时氧难以遍布晶界层，因此无法得到比电阻大的晶界绝缘层。
此外，在该专利文献2中，虽然生片的厚度厚达60μm，但是，一次烧成处理的烧成温度高达1300℃，由此会促进作为内部电极材料的Ni向半导体陶瓷层侧的扩散，因此随着上述晶粒的粗大化，可能会助长绝缘性的降低。
本发明是鉴于上述情况而完成的，其目的在于，提供制品间的特性偏差小、能够稳定地得到良好的电特性和绝缘性、且具有良好的可靠性的带变阻器功能的层叠型半导体陶瓷电容器及其制造方法。
用于解决技术问题的技术手段
为了实现上述目的，关于SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器，本发明人使用以Ni为主成分的贱金属材料作为内部电极材料而进行了深入研究。其结果得出以下见解：通过使半导体陶瓷层的各厚度为20μm以上且使半导体陶瓷的晶粒的平均粒径为1.5μm以下，从而可以抑制制品间的特性偏差，由此能够稳定地得到电特性和绝缘性良好且可靠性优良的半导体陶瓷电容器。
本发明是基于这些见解而完成的，本发明的带变阻器功能的层叠型半导体陶瓷电容器（以下，简称为“层叠型半导体陶瓷电容器”。），其特征在于，其是具有层叠烧结体和外部电极的带变阻器功能的层叠型半导体陶瓷电容器，上述层叠烧结体是将由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层和以Ni为主成分的多个内部电极层交替层叠并烧结而成，上述外部电极在该层叠烧结体的两端部与上述内部电极层电连接，其中，上述半导体陶瓷层的各厚度为20μm以上，上述半导体陶瓷层中的晶粒的平均粒径为1.5μm以下。
通过如上述那样规定半导体陶瓷层的各厚度和晶粒的平均粒径，从而两者结合可以抑制制品间的特性偏差，由此能够高效且稳定地得到电特性和绝缘性良好且可靠性优良、适于ESD应对的层叠型半导体陶瓷电容器。
此外，在用波长分散型荧光X射线分析（Wave Length-dispersive X-raySpectroscopy；以下，称为“WDX”。）法对半导体陶瓷层的层叠方向的中央部或该中央部附近进行元素分析时，发现：如果半导体陶瓷层的厚度为20μm以上，则Ni元素的强度x与Ti元素的强度y的比率x/y可以降低至0.06以下。因此，通过在半导体陶瓷层中形成Ni元素的强度x与Ti元素的强度y的比率x/y达到0.06以下的区域带，从而可以尽可能地排除Ni扩散给特性带来的影响。
即，对于本发明的层叠型半导体陶瓷电容器而言，优选：在用WDX法对上述半导体陶瓷层的层叠方向的中央部或该中央部附近进行分析时，Ni元素的强度x与Ti元素的强度y的比率x/y为0.06以下。
由此，能够使半导体陶瓷层的中央部或中央部附近的Ni浓度降低到对特性不构成影响的程度。
此外，对于本发明的层叠型半导体陶瓷电容器而言，优选：上述半导体陶瓷中，Sr位与Ti位的配合摩尔比m满足0.990≤m≤1.010，施主元素固溶于晶粒中，并且晶界层中以相对于上述Ti元素100摩尔为0.7摩尔以下（其中，不包括0摩尔。）的范围存在有受主元素。
而且，本发明的层叠型半导体陶瓷电容器优选以相对于上述Ti元素100摩尔为0.3～0.5摩尔的范围含有上述受主元素。
此外，对于本发明的层叠型半导体陶瓷电容器而言，优选：上述受主元素为Mn、Co、Ni、及Cr中的至少一种元素。
此外，对于本发明的层叠型半导体陶瓷电容器而言，优选：上述施主元素为选自La、Nd、Sm、Dy、Nb、及Ta中的至少一种元素。
此外，本发明的层叠型半导体陶瓷电容器优选以相对于上述Ti元素100摩尔为0.1摩尔以下的范围含有低熔点氧化物。
而且，对于本发明的层叠型半导体陶瓷电容器而言，优选：上述低熔点氧化物为SiO2。
此外，本发明的层叠型半导体陶瓷电容器的制造方法，其特征在于，其包括：预烧粉末制作工序，将Sr化合物、Ti化合物及施主化合物按规定量进行称量并混合粉碎后，进行预烧处理，制作预烧粉末；混合粉末制作工序，将受主化合物与上述预烧粉末混合，制作混合粉末；层叠体形成工序，对上述混合粉末实施成形加工，制作陶瓷生片，之后将以Ni为主成分的导电膜和陶瓷生片交替层叠，形成层叠体；以及烧成工序，在还原气氛下对所述层叠体进行一次烧成处理，之后，在大气气氛下进行二次烧成处理，其中，上述陶瓷生片按照使烧成后的半导体陶瓷层的厚度达到20μm以上的方式来制作，并且上述一次烧成处理的烧成温度比上述预烧处理的预烧温度低。
由此，能够容易地形成Ni扩散的影响少的区域带，并且能够尽可能地抑制晶粒的粗大化。而且，其结果是能够制造特性偏差得到抑制、可靠性优良的高性能层叠型半导体陶瓷电容器。
此外，对于本发明的层叠型半导体陶瓷电容器的制造方法而言，优选：上述预烧粉末制作工序中，将上述预烧温度设定为1300～1450℃来进行预烧处理；上述烧成工序中，将上述一次烧成处理的烧成温度设定为1150～1250℃来进行烧成处理。
通过如此地将上述一次烧成处理的烧成温度设定在1250℃以下的低温来进行上述一次烧成处理，可以抑制作为内部电极材料的Ni向半导体陶瓷层侧的扩散，可以得到表观介电常数εrAPP和绝缘电阻良好的层叠型半导体陶瓷电容器。
发明效果
根据上述层叠型半导体陶瓷电容器，由于半导体陶瓷层的各厚度为20μm以上，且上述半导体陶瓷层中的晶粒的平均粒径为1.5μm以下，因此，能够抑制制品间的特性偏差，由此可以稳定地得到电特性和绝缘性良好且可靠性良好的、具有变阻器功能的层叠型半导体陶瓷电容器。
即，通过使半导体陶瓷层的各厚度为20μm以上，从而在半导体陶瓷层的中央部乃至中央部附近形成不受Ni扩散影响的区域带。而且，由此抑制表观介电常数εrAPP、绝缘电阻的制品间的偏差，且能够实现这些特性的提高。而且，由于晶粒的平均粒径小达1.5μm以下，因此在二次烧成时氧容易遍布在晶界层中，能够得到绝缘电阻大的晶界绝缘层。
由此，根据本发明的层叠型半导体陶瓷电容器，通过如上述那样规定半导体陶瓷层的各厚度和晶粒的平均粒径，从而两者结合而能够抑制制品间的特性偏差，由此，能够高效且稳定地得到电特性和绝缘性良好且可靠性优良、适于ESD应对的层叠型半导体陶瓷电容器。其结果是能够以1个层叠型半导体陶瓷电容器实现电容器和齐纳二极管的功能，部件件数得以削减，能够实现低成本化，设计的标准化也变得容易，从而可以提供具有附加价值的层叠型半导体陶瓷电容器。
此外，根据本发明的层叠型半导体陶瓷电容器的制造方法，陶瓷生片按照使烧成后的半导体陶瓷层的厚度达到20μm以上的方式来制作，并且一次烧成处理的烧成温度比预烧处理的预烧温度低，因此，能够容易地形成Ni扩散的影响少的区域带，并能够尽可能地抑制晶粒的粗大化，由此能够制造特性偏差得到抑制且可靠性优良的高性能层叠型半导体陶瓷电容器。
附图说明
图1是示意性表示本发明的层叠型半导体陶瓷电容器的一个实施方式的剖面图。
图2是表示利用WDX法进行元素分析时的分析点的层叠型半导体陶瓷电容器的要部放大剖面图。
图3是表示实施例的半导体陶瓷层的厚度与表观介电常数εrAPP的关系的图。
图4是表示实施例的半导体陶瓷层的厚度与强度比x/y的关系的图。
图5是将齐纳二极管与配置于电源线的旁路电容器并联连接时的电路图。
图6是将层叠型半导体陶瓷电容器与电源线连接时的电路图。
具体实施方式
下面，对本发明的实施方式进行详细叙述。
图1是示意性表示本发明的层叠型半导体陶瓷电容器的一个实施方式的剖面图。
该层叠型半导体陶瓷电容器具备部件素体4和形成于该部件素体4的两端部的外部电极3a、3b。
部件素体4包含层叠烧结体，该层叠烧结体是将多个半导体陶瓷层1a～1g和多个内部电极层2a～2f交替层叠并烧结而成，内部电极层2a、2c、2e露出于部件素体4的一个端面，并且与一个外部电极3a电连接，内部电极层2b、2d、2f露出于部件素体1的另一个端面，并且与另一个外部电极3b电连接。
此外，内部电极层2a～2f使用以低成本且具有良导电性的Ni为主成分的贱金属材料。
对于半导体陶瓷层1a～1g而言，主成分包含SrTiO3系材料，施主元素固溶于晶粒中，并且受主元素存在于晶界层中。即，半导体陶瓷层1a～1g由包含半导体的晶粒和形成于晶粒周围的晶界层的集合体构成，晶粒彼此经由晶界层形成静电电容。这些半导体陶瓷层1a～1g在内部电极层2a、2c、2e和内部电极层2b、2d、2f的对置面之间串联或并联连接，由此作为整体得到所需的静电电容。
而且，对于上述层叠型半导体陶瓷电容器而言，半导体陶瓷层1a～1g中，除了外装用的半导体陶瓷层1a、1g之外的半导体陶瓷层1b～1f的各厚度为20μm以上，半导体陶瓷中的晶粒的平均粒径为1.5μm以下。由此，能够抑制制品间的特性偏差，能够得到电特性和绝缘性良好且可靠性优良的层叠型半导体陶瓷电容器。
以下，对如上述那样规定半导体陶瓷层的各厚度及晶粒的平均粒径的理由进行说明。
（1）半导体陶瓷层的各厚度
图2是图1的A部放大剖面图。需要说明的是，在图2中，半导体陶瓷层1d表示夹持于内部电极层2c和内部电极层2d的部分，其他半导体陶瓷层及内部电极层也具有同样的关系。
即，内部电极层2a～2f是对涂布导电性糊剂而得的导电膜进行烧成而形成，在烧成时，如图2的箭头B所示，导电膜中的Ni向将要形成半导体陶瓷层1a～1g的陶瓷生片侧扩散。该Ni为2价，其价数比4价的Ti小，在电荷上作为受主发挥作用。因此，对于半导体陶瓷层1a～1g中有助于形成静电电容的半导体陶瓷层1b～1f而言，如果该半导体陶瓷层1b～1f中的Ni浓度变大，则会导致表观介电常数εrAPP的降低。此外，由于Ni进入结晶晶界，因此可能会导致绝缘电阻的降低。而且，由于表观介电常数εrAPP和绝缘电阻也会根据Ni的扩散量而发生变动，因此静电电容和绝缘电阻也会产生偏差。
但是，Ni的扩散量在半导体陶瓷层1b～1f的内部具有一定的浓度梯度，越远离内部电极层2a～2f，则Ni浓度越低。
因此，通过使半导体陶瓷层1b～1f的各厚度为规定厚度以上，从而在远离内部电极层2a～2f的半导体陶瓷层1b～1f的中央部乃至中央部附近，形成完全不存在Ni或者只存在不影响特性的程度的极微量的Ni的区域带。而且，由此，能够降低表观介电常数εrAPP和绝缘电阻，或者避免在制品间使这些特性产生偏差。
因此，半导体陶瓷层1b～1f的各厚度需要为至少20μm以上。
即，在用WDX法对半导体陶瓷层1b～1f的层叠方向的中央部或中央附近（图2中，用点P来表示。）进行元素分析时，如果半导体陶瓷层1b～1f的各厚度为20μm以上，则Ni元素的强度x与Ti元素的强度y的比率（以下，称为“强度比”。）x/y能够降低至0.06以下，由此可以避免Ni扩散给特性带来影响。
WDX装置具备分光晶体、受光狭缝、X射线检测器等，常将试样、分光晶体和X射线检测器以满足布拉格条件的方式配置成圆弧状，对试样的X射线出射角度常是固定的。
在该WDX装置中，如果对试样照射电子射线，则通过该电子射线照射而产生特性X射线，从所产生的特性X射线的X射线光谱中，用分光晶体分选规定波长的X射线，用X射线检测器进行检测，由此可以测量特定元素的强度，从而能够进行微小粒子的元素分析。
而且，在本层叠型半导体陶瓷电容器中，如上述那样将半导体陶瓷层1的各厚度设定为20μm以上，由此能够将点P处所示的层叠方向的中央部或中央附近的强度比x/y降低至0.06以下，由此可以避免Ni扩散给特性带来影响。
需要说明的是，如果半导体陶瓷层1b～1f中的任一厚度小于20μm，则强度比x/y超过0.06、并会受到Ni向半导体陶瓷层1扩散所带来的影响，招致表观介电常数εrAPP和绝缘电阻的降低，可能在制品间使这些特性产生偏差。
半导体陶瓷层1b～1f的厚度的上限值没有特别的限定，优选为50μm以下。在小型的层叠型半导体陶瓷电容器（例如，长度1.0mm、宽度0.5mm、厚度0.5mm）的情况下，如果厚度超过50μm，则将难以得到1nF左右的静电电容。
需要说明的是，外装用的半导体陶瓷层1a、1g不会给特性带来影响，因此其厚度没有特别的限定，可以小于20μm。
（2）晶粒的平均粒径
在上述层叠型半导体陶瓷电容器的制造过程中，在还原气氛下进行一次烧成而使陶瓷半导体化后，在大气气氛下进行二次烧成，通过再氧化处理来使氧扩散到结晶晶界。而且，由此使结晶晶界成为绝缘层（晶界绝缘层），在结晶晶界形成肖特基势垒（Schottky barrier），可以提高绝缘电阻。
但是，如果晶粒的平均粒径超过1.5μm，则平均粒径变得过大，在二次烧成时氧难以遍布，因此使肖特基势垒的形成变得不充分，可能会招致绝缘电阻的降低。
因此，在本实施方式中，使晶粒的平均粒径为1.5μm以下。
这样，对于上述层叠型半导体陶瓷电容器而言，由于半导体陶瓷层1b～1f的各厚度为20μm以上，且使半导体陶瓷中的晶粒的平均粒径为1.5μm以下，因此半导体陶瓷层1b～1f可以抑制Ni扩散的影响，能够形成所需的肖特基势垒，从而能够在抑制静电电容和绝缘电阻的偏差的同时，得到良好的电特性和绝缘性，可以得到可靠性良好且适于高性能的ESD应对的层叠型半导体陶瓷电容器。
因此，能够以1个层叠型半导体陶瓷电容器实现电容器和齐纳二极管的功能，能够实现部件件数的削減和低成本化，设计的标准化也容易实施，能够提供具有附加价值的层叠型半导体陶瓷电容器。
需要说明的是，在本实施方式中，优选以使Sr位与Ti位的配合摩尔比m满足0.990≤m≤1.010的方式进行调制。
即，通过与化学计量组成相比过量地含有Sr，从而抑制未固溶于晶粒而在结晶晶界析出的Sr的晶粒生长，由此得到微粒的晶粒。而且，通过使晶粒微粒化，从而使氧容易遍布于结晶晶界，促进肖特基势垒的形成，能够确保良好的绝缘电阻。
但是，如果配合摩尔比m超过1.010，则未固溶于晶粒的Sr向结晶晶界的析出增加，晶界绝缘层的厚度变得过厚，可能会招致静电电容的过度降低。
另一方面，在与化学计量组成相比过量地含有Ti的情况下，晶粒略微粗大化，绝缘电阻存在降低的倾向，但是，能够充分确保可耐受实用性的绝缘电阻，而且还能够良好地维持ESD耐压。
但是，如果配合摩尔比m小于0.990，则晶粒的平均粒径过度粗大化，绝缘性的降低变得显著，而且ESD耐压也降低。
因此，优选以使配合摩尔比m满足0.990≤m≤1.010的方式进行调制。
需要说明的是，为了如上述那样在还原气氛下进行烧成处理来使陶瓷半导体化，而使施主元素固溶于晶粒中，施主元素的含量没有特别的限定。但是，在施主元素相对于Ti元素100摩尔小于0.2摩尔时，可能会招致静电电容的过度降低。另一方面，如果施主元素相对于Ti元素100摩尔超过1.2摩尔，则可能会使烧成温度的允许温度范围变窄。
因此，施主元素的摩尔含量适宜相对于Ti元素100摩尔为0.2～1.2摩尔，优选为0.4～1.0摩尔。
而且，作为这样的施主元素，没有特别的限定，例如可以使用La、Nd、Sm、Dy、Nb、及Ta等。
此外，受主元素如上述那样存在于晶界绝缘层中。晶界绝缘层形成电活化的能级（晶界能级），促进肖特基势垒的形成，由此可以得到绝缘电阻提高、且具有良好绝缘性的层叠型半导体陶瓷电容器。但是，如果受主元素的摩尔含量相对于Ti元素100摩尔超过0.7摩尔，则招致ESD耐压的降低，故不优选。
因此，优选使受主元素的摩尔含量相对于Ti元素100摩尔为0.7摩尔以下（其中，不包括0摩尔。），优选为0.3～0.5摩尔。
而且，作为这样的受主元素，没有特别的限定，可以使用Mn、Co、Ni、Cr等，尤其优选使用Mn。
此外，在上述半导体陶瓷层1a～1g中，优选在相对于Ti元素100摩尔为0.1摩尔以下的范围内添加低熔点氧化物，通过添加这样的低熔点氧化物，从而可以提高烧结性，并且可以促进上述受主元素向结晶晶界的偏析。
需要说明的是，将低熔点氧化物的摩尔含量设定在上述范围的原因在于，如果其摩尔含量相对于Ti元素100摩尔超过0.1摩尔，则招致静电电容的过度降低，可能无法得到所需电特性。
此外，作为低熔点氧化物，没有特别的限定，可以使用含有SiO2、B、碱金属元素（K、Li、Na等）的玻璃陶瓷、铜－钨盐等，优选使用SiO2。
接着，对上述层叠型半导体陶瓷电容器的制造方法的一个实施方式进行说明。
首先，作为陶瓷原材料，分别准备SrCO3等Sr化合物、含有La、Sm等施主元素的施主化合物、以及、例如比表面积为10m2/g以上（平均粒径：约0.1μm以下）的TiO2等微粒的Ti化合物，并按照规定量进行称量。
接着，在该称量物中添加规定量（例如，1～3重量份）的分散剂，将PSZ（Partially Stabilized Zirconia；“部分稳定化氧化锆”）球等粉碎介质及纯水一起投入到球磨机中，在该球磨机内充分进行湿式混合，制作浆料。
接着，将该浆料蒸发干燥后，在大气气氛下，以规定温度（例如，1300℃～1450℃）预烧处理2小时左右，制作固溶有施主元素的预烧粉末。
接着，按照规定量称量含有Mn、Co等受主元素的受主化合物，并根据需要称量规定量的SiO2等低熔点氧化物。接着，将这些受主化合物及低熔点氧化物与上述预烧粉末混合，添加纯水及有机系分散剂，再次与上述粉碎介质一起投入到球磨机中，在该球磨机内充分进行湿式混合。之后使其蒸发干燥，在大气气氛下以规定温度（例如，500～700℃）热处理5小时左右，制作混合粉末。
接着，在该混合粉末中适当添加甲苯、乙醇等有机溶剂、有机粘结剂、增塑剂、表面活性剂等，充分进行湿式混合，由此得到陶瓷浆料。
接着，使用刮刀法、唇涂法、模涂法等成形加工法，对陶瓷浆料实施成形加工，以烧成后的厚度达到20μm以上的方式制作陶瓷生片。需要说明的是，对于配置在有助于特性的部分的陶瓷生片，需要如上述那样以烧成后的厚度达到20μm以上的方式来制作，但是，对于外装用的陶瓷生片，烧成后的厚度没有特别的限定，优选形成为任意的厚度。
接着，使用以Ni为主成分的内部电极用导电性糊剂，在陶瓷生片上上用丝网印刷法、凹版印刷法、或真空蒸镀法、溅射法等实施转印等，在上述陶瓷生片的表面形成规定图案的导电膜。
接着，使形成有导电膜的陶瓷生片在规定方向上层叠多片，并在层叠未形成导电膜的外装用陶瓷生片之后，进行压接，切断成规定尺寸，制作层叠体。
之后，在氮气气氛下，以300～500℃的温度进行2小时左右的脱粘结剂处理。接着，使用H2气和N2气达到规定的流量比（例如，H2/N2=0.025/100～1/100）而形成还原气氛的烧成炉，在该烧成炉内，以1150～1250℃的温度进行2小时左右的一次烧成，使层叠体半导体化。
这样，通过使一次烧成处理的烧成温度（1150～1250℃）比预烧处理的预烧温度（1300～1450℃）低，从而在一次烧成处理中几乎基本没有促进晶粒的晶粒生长，可以抑制晶粒粗大化，由此可以容易地使晶粒的平均粒径为1.5μm以下。
而且，如此地使层叠体半导体化后，在大气气氛下，以600～900℃的低温进行1小时左右的二次烧成，对半导体陶瓷实施再氧化处理。即，在该二次烧成处理中，由于晶粒的平均粒径为1.5μm以下，因此氧易于遍布晶界层整体，进行所需的再氧化，结晶晶界变成绝缘层，由此制作包含埋设有内部电极2的层叠烧结体的部件素体4。
之后，在部件素体4的两端部涂布外部电极用导电性糊剂，进行烘焙处理，形成外部电极3a、3b，由此制造层叠型半导体陶瓷电容器。
需要说明的是，作为外部电极3a、3b的形成方法，可以用印刷、真空蒸镀、或溅射等来形成。此外，也可以在未烧成的层叠体的两端部涂布外部电极用导电性糊剂后，与层叠体同时实施烧成处理。
对于外部电极用导电性糊剂中含有的导电性材料也没有特别限定，优选使用Ga、In、Ni、Cu等材料，而且，还可以在这些电极上形成Ag电极。
这样，在本实施方式中，陶瓷生片按照使烧成后的半导体陶瓷层的各厚度达到20μm以上的方式来进行制作，并且上述一次烧成处理的烧成温度（1150～1250℃）比上述预烧处理的预烧温度（1300～1450℃）低，因此半导体陶瓷层1a～1f的层叠方向的中央部或中央部附近形成完全不存在Ni或仅存在对特性不构成影响的程度的极微量的Ni的区域带，且在一次烧成时能够尽可能地抑制晶粒粗大化，因此可以使晶粒的平均粒径为1.5μm以下。因此，能够稳定地制造电特性和绝缘性良好、特性偏差得到抑制且可靠性良好、适于ESD应对、具有变阻器功能的高性能的层叠型半导体陶瓷电容器。
需要说明的是，本发明并不受上述实施方式的限定。例如，在上述实施方式中，虽然以固相法制作固溶体，但固溶体的制作方法没有特别的限定，例如可以使用水热合成法、溶胶·凝胶法、水解法、共沉淀法等任意的方法。
接着，具体地说明本发明的实施例。
实施例1
〔试样的制作〕
作为陶瓷原材料，准备SrCO3、比表面积为30m2/g（平均粒径：约30nm）的TiO2、以及作为施主化合物的LaCl3。然后，以使La的含量相对于Ti元素100摩尔达到0.8摩尔的方式称量LaCl3，再以Sr位与Ti位的配合摩尔比m（＝Sr位/Ti位）达到表1所示量的方式称量SrCO3及TiO2。
接着，相对于这些称量物100重量份，添加3重量份的聚羧酸铵盐作为分散剂，然后，将其与作为粉碎介质的直径2mm的PSZ球及纯水一起投入到球磨机中，在该球磨机内湿式混合16小时，制作浆料。
接着，使该浆料蒸发干燥后，在大气气氛下，以表1所示的预烧温度进行2小时预烧处理，得到La固溶于晶粒的预烧粉末。
接着，以使作为受主元素的Mn元素的含量相对于Ti元素100摩尔达到表1所示量的方式，在上述预烧粉末中添加MnCO3，并且以使SiO2的摩尔含量相对于Ti元素100摩尔达到0.1摩尔的方式，在上述预烧粉末中添加四乙氧基硅烷（Si（OC2Ｈ5）4），然后以使作为分散剂的聚羧酸铵盐达到1重量%的方式，在上述预烧粉末中添加该分散剂。接着，再次与直径2mm的PSZ球及纯水一起投入到球磨机中，在该球磨机内湿式混合16小时。需要说明的是，在本实施例中，将MnCO3添加到预烧粉末中，但也可以添加MnCl2溶液、Mn溶胶溶液。
之后，使其蒸发干燥，在大气气氛下，以600℃进行5小时的热处理，除去分散剂等有机成分，得到混合粉末。
接着，在上述混合粉末中适量添加甲苯、乙醇等有机溶剂以及分散剂，再次与直径2mm的PSZ球一起投入到球磨机中，在该球磨机内湿式混合16小时。之后，适量添加作为有机粘结剂的聚乙烯醇缩丁醛（PVB）、作为增塑剂的邻苯二甲酸二辛酯（DOP）、以及阳离子性表面活性剂，进行1.5小时的湿式混合处理，由此制作陶瓷浆料。
接着，使用唇涂法对该陶瓷浆料实施成形加工，以使烧成后的半导体陶瓷层的厚度达到表1所示厚度的方式制作陶瓷生片。接着，使用以Ni为主成分的内部电极用导电性糊剂在陶瓷生片上实施丝网印刷，在上述陶瓷生片的表面形成规定图案的导电膜。
接着，使形成有导电膜的陶瓷生片在规定方向上层叠5片后，在上下赋予未形成导电膜的外装用陶瓷生片，之后，以使厚度达到0.6mm左右的方式进行热压接，得到陶瓷生片和内部电极交替层叠成的块（block）体。
之后，将该块体切断成规定尺寸而制成层叠体，将该层叠体在氮气气氛中以400℃的温度进行2小时的脱粘结剂处理。接着，在调整为H2：N2＝1：100的流量比的还原气氛下，以表1所示的烧成温度对层叠体实施2小时的一次烧成，使层叠体半导体化。
接着，在大气气氛下，以700℃的温度进行1小时的二次烧成，实施再氧化处理，由此使氧分散到晶界中，形成晶界绝缘层，之后，对端面进行研磨，制作部件素体。
接着，在该部件素体的两端面实施溅射，形成包含Ni－Cr层、Ni－Cu层、Ag层的三层结构的外部电极。接着，实施电镀，在外部电极的表面依次形成Ni被膜及Sn被膜，由此制作试样编号1～12的试样。所得的各试样的外径尺寸为，长度L：1.0mm、宽度W：0.5mm、厚度T：0.5mm。需要说明的是，半导体陶瓷层的有效层叠数为4。
〔试样的评价〕
对于试样编号1～12的各试样，通过对试样进行断裂、研磨、化学蚀刻，以便能够观察结晶粒径。然后，用扫描型电子显微镜（SEM）拍摄SEM照片，并对照片进行图像解析，求出晶粒的平均粒径（平均结晶粒径）。
此外，对于试样编号1～12的各试样100个，使用Impedance Analyzer（Agilent Technologies Inc.制造：HP4194A），在频率1kHz、电压1V的条件下对静电电容进行测定，求出静电电容的平均值和作为偏差的指标的3CV（＝3·σ/ξ、σ：标准偏差、ξ：平均值）。此外，由静电电容值的平均值和试样的尺寸，算出表观介电常数εrAPP。
然后，对于试样编号1～12的各试样100个，施加1分钟50V的直流电压，由其泄漏电流测定绝缘电阻。然后，由各试样的绝缘电阻的平均值及最小值、以及试样尺寸，求出比电阻logρ的平均值及最小值。
接着，对试样编号1～12的各试样进行研磨，使用WDX法，求出半导体陶瓷层的层叠方向的中央部的强度比x/y，由此评价Ni扩散量。
表1表示试样编号1～12的配合摩尔比、相对于100摩尔Ti的Mn及SiO2的摩尔含量、预烧温度、烧成温度（一次烧成）、及测定结果。
[表1]
Figure BDA00003613670600171
对于试样编号1而言，静电电容的3CV较大，为14.5%；此外表观介电常数εrAPP极低，为330；比电阻logρ也低，其平均值为9.5，最小值为7.6。认为其原因在于，半导体陶瓷层的厚度薄至2.6μm，因此强度比x/y也大至0.13，受到Ni向半导体陶瓷层扩散所带来的影响。
对于试样编号2而言，静电电容的3CV较大，为12.5%；此外表观介电常数εrAPP为665；比电阻logρ也低，其平均值为10.8、最小值为8.1。认为其原因在于，虽然半导体陶瓷层的厚度（＝6.6μm）比试样编号1厚，但是强度比x/y并不大，为0.09，与试样编号1大致相同，故也受到Ni向半导体陶瓷层扩散所带来的影响。
对于试样编号3而言，静电电容的3CV并不大，为10.1%；此外表观介电常数εrAPP为1300；比电阻logρ也低，其平均值为11.0，最小值为8.6。认为其原因在于，虽然半导体陶瓷层的厚度（＝12μm）比试样编号1和2厚，特性得到改善，但是其厚度并未厚至不受Ni扩散影响的程度，强度比x/y较大，为0.08，受到Ni向半导体陶瓷层扩散所带来的影响。
另一方面，对于试样编号12而言，半导体陶瓷层的厚度较大，为22μm，因此表观介电常数εrAPP也较大，为2100以上；静电电容的3CV较大，为9.2%；比电阻logρ较小，其平均值为9.3，最小值为7.1。认为其原因在于，烧成温度比预烧温度高，因此晶粒发生晶粒生长，平均结晶粒径粗大化达2.2μm，其结果是，在二次烧成时氧并未遍布，比电阻logρ降低。而且，烧成温度也较高，为1300℃，促进Ni的扩散，即使半导体陶瓷层的厚度厚达22μm，强度比x/y仍变大，为0.11。其结果是，受到半导体陶瓷层中的Ni的扩散的影响，招致比电阻降低，静电电容的3CV也变大。
与此相对，对于试样编号4～11的各试样而言，烧成温度比预烧温度低，半导体陶瓷层的厚度也为20μm以上，平均结晶粒径也为1.5μm以下，因此，静电电容的3CV也能抑制在3.7～4.8%，表观介电常数εrAPP也能确保在1700以上，也使比电阻logρ的平均值为11.1～11.3、最小值为10.7～10.9，试样间的偏差也小，可以得到具有良好表观介电常数εrAPP和比电阻logρ的层叠型半导体陶瓷电容器。
其中，试样编号7、8的半导体陶瓷层的厚度分别大至87μm、102μm，因此确认静电电容降低。
图3表示半导体陶瓷层的厚度与表观介电常数εrAPP的关系。
由该图3明确可知，在半导体陶瓷层的厚度为20μm以上时，表观介电常数εrAPP稳定，如果半导体陶瓷层的厚度变薄，则表观介电常数εrAPP变小。
图4表示半导体陶瓷层的厚度与强度比x/y的关系。
由该图4明确可知，在半导体陶瓷层的厚度为20μm以上时，强度比x/y、即Ni扩散的影响稳定，如果半导体陶瓷层的厚度变薄，则强度比x/y变大，即使在半导体陶瓷层的中央部，Ni浓度也变高。
此外，由图3及图4的对比可知，半导体陶瓷层的厚度、表观介电常数εrAPP、及强度比x/y具有相关关系，如果在半导体陶瓷层的厚度达到20μm以上时的强度比x/y为0.06以下，则表观介电常数εrAPP也稳定。
实施例2
使Sr位与Ti位的配合摩尔比m为1.000，使相对于Ti元素100摩尔的Mn的摩尔含量为0.3摩尔，使SiO2的摩尔含量为0.1摩尔，除此以外，按照与实施例1相同的方法和步骤，制作陶瓷浆料。需要说明的是，预烧处理在表2所示的预烧温度下进行。
接着，使用唇涂法对该陶瓷浆料实施成形加工，以使烧成后的半导体陶瓷层的厚度达到表2所示厚度的方式制作陶瓷生片。接着，使用以Ni为主成分的内部电极用导电性糊剂在陶瓷生片上实施丝网印刷，在上述陶瓷生片的表面形成规定图案的导电膜。
接着，使形成有导电膜的陶瓷生片在规定方向上层叠表2所示的有效层叠数后，在上下赋予未形成导电膜的外层用的陶瓷生片，之后，以使厚度达到0.6mm左右的方式进行热压接，得到陶瓷生片和内部电极交替层叠成的块体。
需要说明的是，由于烧成后的半导体陶瓷层的厚度的不同，因此对该有效层叠数进行调整，以使静电电容达到约1nF。
之后，按照与实施例1相同的方法和步骤，制作试样编号21～23的试样。需要说明的是，一次烧成处理在表2所示的烧成温度下进行。
接着，对于试样编号21～23的各试样100个，根据ESD的抗扰度（immunity）试验标准即IEC61000－4－2（国际标准），正反实施10次，使其接触放电，进行30kV下的ESD耐压试验。
表2表示试样编号21～23的各试样的制造条件及测定结果。
[表2]
Figure BDA00003613670600211
对于试样编号21而言，在30kV下的ESD耐压试验中，100个中有15个损坏。认为其原因在于，半导体陶瓷层的厚度薄至12μm，因此受到Ni扩散的影响，比电阻logρ的偏差变大，从而在对ESD的耐性上产生了偏差。
此外，对于试样编号23而言，100个中有28损坏。认为其原因在于，虽然半导体陶瓷层的厚度大至22μm，但是烧成温度比预烧温度高，晶粒粗大化，因此促进Ni向半导体陶瓷层中的扩散，其结果是，比电阻logρ的偏差也变大，在对ESD的耐性上也产生了偏差。
与此相对，对于试样编号22而言，烧成温度比预烧温度低，半导体陶瓷层的厚度为22μm，平均结晶粒径也为0.7μm，确认在100个中未产生损坏的试样。
产业上的可利用性
根据本发明，能够得到制品间的特性偏差小、具有良好的电特性和绝缘性、适于可靠性良好的批量生产的带变阻器功能的层叠型半导体陶瓷电容器，从而能够以1个元件代替电容器和齐纳二极管。
符号说明
1a～1g   半导体陶瓷层
2a～2f   内部电极层
3a、3b   外部电极
4   部件素体（层叠烧结体）

Claims (10)

1.一种带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，其是具有层叠烧结体和外部电极的带变阻器功能的层叠型半导体陶瓷电容器，所述层叠烧结体是将由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层和以Ni为主成分的多个内部电极层交替层叠并烧结而成，所述外部电极在该层叠烧结体的两端部与所述内部电极层电连接，
其中，所述半导体陶瓷层的各厚度为20μm以上，所述半导体陶瓷层中的晶粒的平均粒径为1.5μm以下。
2.根据权利要求1所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，在用波长分散型荧光X射线分析法对所述半导体陶瓷层的层叠方向的中央部或该中央部附近进行元素分析时，Ni元素的强度x与Ti元素的强度y的比率x/y为0.06以下。
3.根据权利要求1或2所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，对于所述半导体陶瓷而言，Sr位与Ti位的配合摩尔比m满足0.990≤m≤1.010，施主元素固溶于晶粒中，并且，在晶界层中以相对于所述Ti元素100摩尔为0.7摩尔以下且不包括0摩尔的范围存在有受主元素。
4.根据权利要求3所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，其以相对于所述Ti元素100摩尔为0.3～0.5摩尔的范围含有所述受主元素。
5.根据权利要求3或4所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，所述受主元素为Mn、Co、Ni、及Cr中的至少一种元素。
6.根据权利要求3至5中任一项所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，所述施主元素为选自La、Nd、Sm、Dy、Nb、及Ta中的至少一种元素。
7.根据权利要求1至6中任一项所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，其以相对于所述Ti元素100摩尔为0.1摩尔以下的范围含有低熔点氧化物。
8.根据权利要求7所述的带变阻器功能的层叠型半导体陶瓷电容器，其特征在于，所述低熔点氧化物为SiO2。
9.一种带变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，其包括：
预烧粉末制作工序，将Sr化合物、Ti化合物及施主化合物按规定量进行称量并混合粉碎后，进行预烧处理，制作预烧粉末；
混合粉末制作工序，将受主化合物与所述预烧粉末混合，制作混合粉末；
层叠体形成工序，对所述混合粉末实施成形加工，制作陶瓷生片，之后将以Ni为主成分的导电膜和陶瓷生片交替层叠，形成层叠体；以及
烧成工序，在还原气氛下对所述层叠体进行一次烧成处理，之后，在大气气氛下进行二次烧成处理，
其中，所述陶瓷生片按照使烧成后的半导体陶瓷层的厚度达到20μm以上的方式来制作，并且
所述一次烧成处理的烧成温度比所述预烧处理的预烧温度低。
10.根据权利要求9所述的半导体陶瓷的制造方法，其特征在于，
所述预烧粉末制作工序中，将所述预烧温度设定为1300～1450℃来进行预烧处理，
所述烧成工序中，将所述一次烧成处理的烧成温度设定为1150～1250℃来进行烧成处理。
CN201280007587.8A 2011-02-04 2012-01-27 带变阻器功能的层叠型半导体陶瓷电容器及其制造方法 Expired - Fee Related CN103370754B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011022504 2011-02-04
JP2011-022504 2011-02-04
PCT/JP2012/051779 WO2012105437A1 (ja) 2011-02-04 2012-01-27 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法

Publications (2)

Publication Number Publication Date
CN103370754A true CN103370754A (zh) 2013-10-23
CN103370754B CN103370754B (zh) 2016-06-08

Family

ID=46602653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280007587.8A Expired - Fee Related CN103370754B (zh) 2011-02-04 2012-01-27 带变阻器功能的层叠型半导体陶瓷电容器及其制造方法

Country Status (5)

Country Link
US (1) US20130286541A1 (zh)
JP (1) JP5472667B2 (zh)
CN (1) CN103370754B (zh)
DE (1) DE112012000669T5 (zh)
WO (1) WO2012105437A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085423A (zh) * 2018-01-26 2019-08-02 太阳诱电株式会社 层叠陶瓷电容器
CN112151268A (zh) * 2019-06-28 2020-12-29 株式会社村田制作所 层叠型电子零件
CN113410052A (zh) * 2020-03-16 2021-09-17 株式会社村田制作所 层叠陶瓷电容器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5652465B2 (ja) * 2012-12-17 2015-01-14 Tdk株式会社 チップバリスタ
JP6955846B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) * 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
CN108335908B (zh) * 2017-01-19 2021-11-30 三星电子株式会社 介电复合物、及包括其的多层电容器和电子器件
KR102392041B1 (ko) 2017-03-10 2022-04-27 삼성전자주식회사 유전체, 그 제조 방법, 이를 포함하는 유전체 소자 및 전자 소자
KR102363288B1 (ko) 2017-03-10 2022-02-14 삼성전자주식회사 유전체, 그 제조 방법, 이를 포함하는 유전체 소자 및 전자 소자
KR102325821B1 (ko) 2017-03-31 2021-11-11 삼성전자주식회사 2차원 페로브스카이트 소재, 이를 포함하는 유전체 및 적층형 커패시터
KR20190121191A (ko) * 2018-10-05 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
DE102019111989B3 (de) 2019-05-08 2020-09-24 Tdk Electronics Ag Keramisches Bauelement und Verfahren zur Herstellung des keramischen Bauelements
JP2021150300A (ja) 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158895A (ja) * 2003-11-21 2005-06-16 Tdk Corp 粒界絶縁型半導体セラミックス及び積層半導体コンデンサ
WO2007074635A1 (ja) * 2005-12-28 2007-07-05 Murata Manufacturing Co., Ltd. 半導体セラミック、及び積層型半導体セラミックコンデンサ
CN101341558A (zh) * 2006-07-03 2009-01-07 株式会社村田制作所 带可变阻功能的层叠型半导体陶瓷电容器及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872454B2 (ja) 1991-07-31 1999-03-17 太陽誘電株式会社 粒界絶縁型半導体積層磁器コンデンサの製造方法
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158895A (ja) * 2003-11-21 2005-06-16 Tdk Corp 粒界絶縁型半導体セラミックス及び積層半導体コンデンサ
WO2007074635A1 (ja) * 2005-12-28 2007-07-05 Murata Manufacturing Co., Ltd. 半導体セラミック、及び積層型半導体セラミックコンデンサ
CN101341558A (zh) * 2006-07-03 2009-01-07 株式会社村田制作所 带可变阻功能的层叠型半导体陶瓷电容器及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085423A (zh) * 2018-01-26 2019-08-02 太阳诱电株式会社 层叠陶瓷电容器
CN110085423B (zh) * 2018-01-26 2021-12-07 太阳诱电株式会社 层叠陶瓷电容器
CN112151268A (zh) * 2019-06-28 2020-12-29 株式会社村田制作所 层叠型电子零件
CN113410052A (zh) * 2020-03-16 2021-09-17 株式会社村田制作所 层叠陶瓷电容器
CN113410052B (zh) * 2020-03-16 2022-06-24 株式会社村田制作所 层叠陶瓷电容器

Also Published As

Publication number Publication date
JP5472667B2 (ja) 2014-04-16
JPWO2012105437A1 (ja) 2014-07-03
WO2012105437A1 (ja) 2012-08-09
CN103370754B (zh) 2016-06-08
DE112012000669T5 (de) 2013-10-31
US20130286541A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
CN103370754A (zh) 带变阻器功能的层叠型半导体陶瓷电容器及其制造方法
US7583493B2 (en) Monolithic semiconductor ceramic capacitor having varistor function and method for manufacturing monolithic semiconductor ceramic capacitor
US7751178B2 (en) Dielectric ceramic and multilayer ceramic capacitor using the same
JP4622537B2 (ja) 誘電体磁器組成物および電子部品
JP5655036B2 (ja) 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
CN107680805B (zh) 层叠陶瓷电容器
US9153643B2 (en) Semiconductor ceramic and method for manufacturing the same, and laminated semiconductor ceramic capacitor with varistor function and method for manufacturing the same
US9741493B2 (en) Laminated semiconductor ceramic capacitor with varistor function and method for manufacturing the same
US8654506B2 (en) Laminate type semiconductor ceramic capacitor with varistor function
CN112992538B (zh) 电介质组合物及电子部件
CN112979308A (zh) 电介质组合物及电子部件
US9343522B2 (en) Ceramic powder, semiconductor ceramic capacitor, and method for manufacturing same
US9105603B2 (en) Laminate type semiconductor ceramic capacitor with varistor functionality and method for manufacturing the same
JP4949220B2 (ja) 誘電体磁器および積層セラミックコンデンサ
JP5418993B2 (ja) 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ
CN114644522B (zh) 电介质陶瓷组合物及电子部件
JP6376002B2 (ja) 誘電体組成物
JP7459756B2 (ja) 積層セラミック電子部品
JP7331659B2 (ja) 積層型電子部品
US20230154681A1 (en) Multilayer ceramic electronic device and manufacturing method of the same
CN116779331A (zh) 层叠陶瓷电子器件及其制造方法
JP2005060190A (ja) 誘電体磁器組成物および電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20210127

CF01 Termination of patent right due to non-payment of annual fee