CN103367320A - 具有较小的过渡层通孔的互连结构 - Google Patents

具有较小的过渡层通孔的互连结构 Download PDF

Info

Publication number
CN103367320A
CN103367320A CN2012103808425A CN201210380842A CN103367320A CN 103367320 A CN103367320 A CN 103367320A CN 2012103808425 A CN2012103808425 A CN 2012103808425A CN 201210380842 A CN201210380842 A CN 201210380842A CN 103367320 A CN103367320 A CN 103367320A
Authority
CN
China
Prior art keywords
hole
line
transition
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103808425A
Other languages
English (en)
Other versions
CN103367320B (zh
Inventor
鲁立忠
陈文豪
侯元德
范芳瑜
高于翔
陈殿豪
林学仕
陈启平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103367320A publication Critical patent/CN103367320A/zh
Application granted granted Critical
Publication of CN103367320B publication Critical patent/CN103367320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种互连结构包括位于衬底上方的底层，其中，底层包含至少一条底层线和至少一个底层通孔。互连结构还包括位于底层上方的过渡层，其中，过渡层包含至少一条过渡层线和至少一个过渡层通孔。互连结构还包括位于过渡层上方的顶层，其中，顶层包含至少一条顶层线和至少一个顶层通孔。至少一个过渡层通孔的截面面积比至少一个顶层通孔的截面面积小至少30％。本发明提供具有较小的过渡层通孔的互连结构。

Description

具有较小的过渡层通孔的互连结构
技术领域
本发明涉及一种互连结构，具体而言，本发明涉及一种具有过渡层通孔的互连结构。
背景技术
互连结构用于在集成电路的元件之间传递信号。互连结构是在衬底上方通过介电材料分开的线和通孔的三维栅格结构，其中线基本上以水平方向延伸，而通孔位于不同层的线之间用于提供电连接。层包含线和电连接至最接近衬底的线的表面的通孔。在同一层上邻近的线之间的间隔叫做间距。离衬底更远的互连结构层具有更大的间距，即线之间更大的距离。因为离衬底更远的线的密度降低，所以线的尺寸增加，从而容许数量减少的线来传递相同的电压。
其中间距增加的层叫做过渡层。过渡层通孔比过渡层下方的一层或多层中的通孔更大，以便机械支撑过渡层通孔顶上的更大的线。然而，更大的通孔尺寸降低了过渡层通孔和邻近更接近于衬底的过渡层的层的线之间的距离。减小的距离增加了过渡层通孔和位于过渡层正下方的层的线之间短路的可能性。减少短路机会的一种方式是在位于过渡层通孔的任一侧上的过渡层下方的平面晶格中不形成线。线的缺少需要增大器件尺寸。在一些情况下，尺寸增加了约12％。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种互连结构，包括：底层，位于衬底上方，其中，所述底层包含至少一条底层线和至少一个底层通孔；过渡层，位于所述底层上方，其中，所述过渡层包含至少一条过渡层线和至少一个过渡层通孔；以及顶层，位于所述过渡层上方，其中，所述顶层包含至少一条顶层线和至少一个顶层通孔，其中，所述至少一个过渡层通孔的截面面积比所述至少一个顶层通孔的截面面积小至少30％。
在上述互连结构中，其中，所述至少一条过渡层线的厚度比所述至少一条顶层线的厚度小至少25％。
在上述互连结构中，其中，所述至少一个过渡层通孔的截面面积基本上等于所述至少一个底层通孔的截面面积。
在上述互连结构中，其中，所述至少一条底层线的厚度小于所述至少一条过渡层线的厚度，并且所述至少一条过渡层线的厚度小于所述至少一条顶层线的厚度。
在上述互连结构中，其中，所述至少一个过渡层通孔的截面面积在700nm2至1100nm2的范围内。
在上述互连结构中，其中，所述至少一条过渡层线的厚度在50nm至150nm的范围内。
在上述互连结构中，其中，所述至少一条过渡层线中的两条之间的间距在85nm至95nm的范围内，并且所述至少一条底层线中的两条之间的间距在60nm至70nm的范围内。
在上述互连结构中，其中，所述至少一条过渡层线中的两条之间的间距基本上等于所述至少一条顶层线中的两条之间的间距。
在上述互连结构中，其中，所述至少一条过渡层线的宽度在50nm至150nm的范围内。
在上述互连结构中，其中，所述至少一条过渡层线的宽度在150nm至300nm的范围内。
根据本发明的另一方面，还提供了一种集成电路，包括：
第一互连结构，包括：
第一底层，位于衬底上方，其中，所述第一底层包含至少一条第一底层线和至少一个第一底层通孔；
第一过渡层，位于所述第一底层上方，其中，所述第一过渡层包含至少一条第一过渡层线和至少一个第一过渡层通孔；以及
第一顶层，位于所述第一过渡层上方，其中，所述第一顶层包含至少一条第一顶层线和至少一个第一顶层通孔，
其中，所述至少一个第一过渡层通孔的截面面积比所述至少一个第一顶层通孔的截面面积小至少30％；以及
第二互连结构，包括：
第二底层，位于所述衬底上方，其中，所述第二底层包含至少一条第二底层线和至少一个第二底层通孔；
第二过渡层，位于所述第二底层上方，其中，所述第二过渡层包含至少一条第二过渡层线和至少一个第二过渡层通孔；以及
第二顶层，位于所述第二过渡层上方，其中，所述第二顶层包含至少一条第二顶层线和至少一个第二顶层通孔，
其中，所述至少一个第二过渡层通孔的截面面积比所述至少一个第二顶层通孔的截面面积小至少30％，
其中，所述至少一条第一过渡层线的宽度小于所述至少一条第二过渡层线的宽度。
在上述集成电路中，其中，所述至少一条第一过渡层线的厚度比所述至少一条第一顶层线的厚度小至少25％，并且所述至少一条第二过渡层的厚度比所述至少一条第二顶层线的厚度小至少25％。
在上述集成电路中，其中，所述至少一个第一过渡层通孔的截面面积基本上等于所述至少一个第一底层通孔的截面面积，并且所述至少一个第二过渡层通孔的截面面积基本上等于所述至少一个第二底层通孔的截面面积。
在上述集成电路中，其中，所述至少一条第一底层线的厚度小于所述至少一条第一过渡层的厚度，所述至少一条第一过渡层线的厚度小于所述至少一条第一顶层线的厚度，所述至少一条第二底层线的厚度小于所述至少一条第二过渡层线的厚度，并且所述至少一条第二过渡层线的厚度小于所述至少一条第二顶层线的厚度。
在上述集成电路中，其中，所述至少一个第一过渡层通孔和所述至少一个第二过渡层通孔的截面面积在700nm2至1100nm2的范围内。
在上述集成电路中，其中，所述至少一条第一过渡层线和所述至少一条第二过渡层线的厚度在50nm至150nm的范围内。
在上述集成电路中，其中，所述至少一条第一过渡层线中的两条之间的间距和所述至少一条第二过渡层线中的两条之间的间距在85nm至95nm的范围内，并且所述至少一条第一底层线中的两条之间的间距和所述至少一条第二底层线中的两条之间的间距在60nm至70nm的范围内。
在上述集成电路中，其中，所述至少一条第一过渡层线中的两条之间的间距基本上等于所述至少一条第一顶层线中的两条之间的间距，并且所述至少一条第二过渡层线中的两条之间的间距基本上等于所述至少一条第二顶层线中的两条之间的间距。
在上述集成电路中，其中，所述至少一条第一过渡层线的宽度在50nm至150nm的范围内。
在上述集成电路中，其中，所述至少一条第二过渡层线的宽度在150nm至300nm的范围内。
附图说明
通过附图中的非限制性实例示出了一个或多个实施例，在整个附图中具有相同附图标记的元件代表相同的元件。强调的是，根据工业中的标准实践，对各种部件可以不按比例绘制，并且仅用于说明的目的。实际上，为了清楚地论述，附图中的各种部件的尺寸可以被任意增大或减小。
图1是常规互连结构的俯视图。
图2是根据一个或多个实施例的用于集成电路的互连结构的侧视图。
图3是根据一个或多个实施例的用于高速集成电路的互连结构的侧视图。
图4是根据一个或多个实施例的图1的互连结构的一部分的仰视图。
具体实施方式
为了实现本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。为了简化本发明，在下面描述元件和布置的具体实例。当然，这些仅仅是实例而不用于限制。
图1是常规互连结构50的俯视图。互连结构50包括线54a和54b。通孔56与线54a的顶部电连接。将不可用线(unavailable line)64描绘为具有虚线轮廓。不可用线64位于与线54a和54b相同的互连层中，其中导电线由于接近通孔56而不能进行布线。在线54a和54b之间以周期性关系设置不可用线64，即，线54a和线64之间的间隔基本上等于线64和线54b之间的间隔。
与线54a和不可用线64之间的间距有关的通孔56的宽度致使在通孔56和线64之间形成短路的可能性增加。尽管通孔56比不可用线64距离衬底更远，但是通孔56和不可用线64之间的间隔距离小于降低短路风险的阈值距离。因此，为了降低短路的风险，在互连结构50中不形成不可用线64。不可用线64的省略带来更大的芯片面积以提供对通过互连结构50传导期望电压所必需数量的线54a和54b，而不会由于单线传导的电压电平对线54a和54b造成损伤。
降低与线54a和不可用线64之间的间距有关的通孔56的宽度，增加通孔56和不可用线64之间的间隔距离，从而使不可用线64能够类似于线54a和54b进行布线。图2示出了具有足够小的通孔尺寸从而能够在更接近衬底的相邻层中布线且降低短路风险的实施例。
图2是根据一个或多个实施例的互连结构100的侧视图。互连结构100位于衬底(未示出)上方。互连结构100包括通孔102、线104、通孔106、线108、通孔110和线112。线104比线108和112更接近于衬底。通孔102位于线104的下方并且与线104电连接。通孔106设置在线104和108之间，并且被配置成在线104和108之间提供电连接。通孔110设置在线108和112之间，并且被配置成在线108和112之间提供电连接。在通孔102、106和110以及线104、108和112的周围设置介电材料130，并且将其配置成在每一个通孔102、106和110以及每一条线104、108和112之间提供电气隔离。图2描述了通孔102、106和110以及线104、108和112的顺序和间隔，但并没有描述通孔102、106和110以及104、108和112的定向方向。
将每组线和接触线的底面的通孔称为层。将通孔102和线104的组称为底层120。将通孔106和线108的组称为过渡层122。将通孔110和线112的组称为顶层124。在图2的实施例中，互连结构100具有一个底层120和一个顶层124。在一些实施例中，互连结构100包括多个底层。在一些实施例中，互连结构100包括多个顶层。
在本申请中，过渡层是指线和连接两个不同间距的金属线的通孔的组。在图2的实施例中，过渡层122包括线108和通孔106。
底层120中的线104分开第一间距P1。过渡层122中的线108分开第二间距P2。顶层124中的线112分开第二间距P2。
在一些实施例中，通孔102、106和110以及线104、108和112各自包含铜、铝、金、钨、氮化钽、氮化钛、合金或其他合适的导电材料。在一些实施例中，通孔102、106和110以及线104、108和112具有相同的组分。在一些实施例中，通孔102、106和110以及线104、108和112各自具有不同的组分。
在一些实施例中，电介质130包含二氧化硅。在一些实施例中，电介质130包含低k介电材料。低k介电材料是介电常数k小于3.5的材料。低k介电材料包括氟掺杂的二氧化硅、碳掺杂的二氧化硅、气凝胶或其他合适的介电材料。
在一些实施例中，通孔102、106和110具有圆形截面。在一些实施例中，通孔102、106和110具有矩形截面或者另一种适当形状的截面。在一些实施例中，通孔102、106或110中的至少一个与通孔102、106或110中的至少另一个具有不同的截面形状。
在一些圆形截面实施例中，通孔102的直径在30nm至36nm的范围内，以及通孔110的直径在40nm至50nm的范围内。在一些实施例中，通孔106比通孔110具有更小的直径。在一些实施例中，通孔106的直径基本上与通孔102相同。在一些实施例中，通孔106的直径基本上不同于通孔102。在一些实施例中，通孔106的直径在通孔102的直径至通孔102的两倍直径的范围内。
在一些矩形截面实施例中，通孔102的宽度和长度在30nm至36nm的范围内，以及通孔110的宽度和长度在40nm至50nm的范围内。在一些实施例中，通孔106比通孔110具有更小的宽度和更小的长度。在一些实施例中，通孔106的宽度和长度基本上与通孔102相同。在一些实施例中，通孔106的宽度和长度基本上不同于通孔102。在一些实施例中，通孔106的宽度在通孔102的宽度至通孔102的两倍宽度的范围内。
在一些实施例中，通孔102的截面面积在750nm2至1100nm2的范围内。在一些实施例中，通孔106的截面面积在750nm2至1100nm2的范围内。在一些实施例中，通孔110的截面面积比通孔102的截面面积大至少30％。在一些实施例中，通孔110的截面面积比通孔106的截面面积大至少30％。在一些实施例中，通孔106的截面面积在通孔102的截面面积至通孔102的4倍截面面积的范围内。
在具有其他截面形状的实施例中，通孔102、106和110具有与圆形或矩形实施例基本上相似的截面面积。
在一些实施例中，线104、108和112是伸长的矩形形状。在一些实施例中，线104、108和112具有圆柱形状或其他合适的形状。在一些实施例中，线104、108和112中的至少一条与线104、108和112中的至少另一条具有不同的形状。
在一些实施例中，底层120的线104之间的第一间距P1在60nm至68nm的范围内。在一些实施例中，过渡层122的线108之间的第二间距P2在线104的第一间距P1至线104的两倍第一间距P1的范围内。
在一些实施例中，通孔106由于通孔106和线108的相对尺寸而缺少支撑线108的足够的机械强度。为了避免损伤通孔106以及不能电连接互连结构，与顶层124中的线112相比，过渡层122中的线108具有减小的厚度。过渡层122中的减小尺寸的线108增大了线108的电阻，并潜在地降低电路的速度。在一些实施例中，沿着关键路径(即，其速度决定整体电路速度的路径)的信号沿着比线108距离衬底更远的层中的线传递。在一些实施例中，沿着关键路径的线108比未沿着关键路径的其他线108更宽。在一些实施例中，沿着关键路径的信号在多于一条以上的线108之间分开。
在一些实施例中，线104的厚度在50nm至150nm的范围内。在一些实施例中，线108的厚度在线104的厚度至线104的两倍厚度的范围内。在一些实施例中，线112比线108更厚。在一些实施例中，线112比线108厚至少25％。在一些实施例中，线108的厚度小于线112的厚度并大于线104的厚度。
在图2的实施例中，线104、108和112的宽度在约50nm至150nm的范围内。
图3是根据一个或多个实施例的高速互连结构200的侧视图。互连结构200位于衬底(未示出)上方。互连结构200包括通孔202、线204、通孔206、线208、通孔210和线212。线204比线208或线212更接近于衬底。通孔202位于线204的下方并且与线204电连接。通孔206设置在线204和208之间，并且被配置成在线204和208之间提供电连接。通孔210设置在线208和212之间，并且被配置成在线208和212之间提供电连接。在通孔202、206和210的周围以及在线204、208和212的周围设置介电材料230，并且将其配置成提供电气隔离。图3描述了通孔202、206和210以及线204、208和212的顺序和间隔，但并没有描述通孔202、206和210以及线204、208和212的定向方向。
互连结构200的分组和材料基本上与互连结构100(图2)相同。互连结构200也包括通孔形状、通孔尺寸、线形状、间距和线厚度，这些基本上与互连结构100相同。然而，线204、208和212的宽度不同于线104、108和112的宽度。
在一些实施例中，线204的宽度在100nm至200nm之间。在一些实施例中，线208的宽度在线204的宽度至线204的两倍宽度的范围内。在一些实施例中，线212比线208更宽。在一些实施例中，线208的宽度小于线212的宽度并大于线204的宽度。与线104、108和112相比，更大宽度的线204、208和212提供了减小的电阻，从而容许更高的电流和更快的电荷输送。
在一些集成电路(IC)设计中，IC具有高速区和标速区，高速区在比标速区更高的速度下传递信号。在一些实施例中，具有更宽的线204、208和212的互连结构200被配置成连接IC的高速区，而互连结构100被配置成连接IC的标速区。
图4示出了互连结构300的仰视图。图4描述了基本上垂直于线108延伸的线104。图4还描述了设置在线108经过线104正上方的一些位置中的通孔106(虚线所示)。通孔106在线104和108之间延伸，从而在线104和108之间提供电连接。图4描述了两个通孔106。在一些实施例中，通孔106位于线108经过线104正上方的至少一个位置。在一些实施例中，通孔106位于线108经过线104正上方的每一个位置。
为了减少形成短路的机会，过渡层122中的通孔106和底层120中的线104之间的间隔必须大于特定的阈值。基于互连结构100中的材料和通过线104和通孔106的电压来确定阈值。
与传统互连结构50(图1)相反，互连结构300具有宽度足够小的通孔106以允许线104以恒定间距布置同时避免省略任何线104。在通孔106的尺寸不够小的情况下，为了避免增加短路的可能性，省略某些线104以保持通孔106和线104之间的足够间隔。
当省略线104时，互连结构100的面积增大以便提供相同水平的功能性。增大面积的互连结构100需要更大的整体电路尺寸。通过形成具有足够小尺寸的通孔106，使互连结构300的可用面积相对于在过渡层中缺少足够小尺寸的通孔的互连结构能够增大最多至约12％。限制过渡层122和衬底之间的底层120的数量有助于最大化地增大可用面积。
减小尺寸的通孔106在形成通孔106时需要更大的精确度，这是因为通孔106的截面面积的减小导致通孔106和线108之间的可接受范围未对准误差减小了。为了减小未对准误差，增大重叠误差采样率。重叠误差测量在光刻工艺中所用的掩模的位置和从掩模转印至晶圆的实际图案之间的偏移(offset)。增大的重叠采样率意味着在生产工艺期间测试的晶圆之间的间隔减小了。
本说明书的一个方面涉及互连结构，该互连结构包括位于衬底上方的底层，其中底层包含至少一条底层线和至少一个底层通孔；位于底层上方的过渡层，其中，过渡层包含至少一条过渡层线和至少一个过渡层通孔；以及位于过渡层上方的顶层，其中，顶层包含至少一条顶层线和至少一个顶层通孔，其中至少一个过渡层通孔的截面面积比至少一个顶层通孔的截面面积小至少30％。
本说明书的另一个方面涉及集成电路，该集成电路包括第一互连结构，第一互连结构包括位于衬底上方的第一底层，其中，第一底层包含至少一条第一底层线和至少一个第一底层通孔；位于第一底层上方的第一过渡层，其中，第一过渡层包含至少一条第一过渡层线和至少一个第一过渡层通孔；以及位于第一过渡层上方的第一顶层，其中第一顶层包含至少一条第一顶层线和至少一个第一顶层通孔，其中，至少一个第一过渡层通孔的截面面积比至少一个第一顶层通孔的截面面积小至少30％；以及第二互连结构，第二互连结构包括位于衬底上方的第二底层，其中第二底层包含至少一条第二底层线和至少一个第二底层通孔；位于第二底层上方的第二过渡层，其中第二过渡层包含至少一条第二过渡层线和至少一个第二过渡层通孔；以及位于第二过渡层上方的第二顶层，其中第二顶层包含至少一条第二顶层线和至少一个第二顶层通孔，其中，至少一个第二过渡层通孔的截面面积比至少一个第二顶层通孔的截面面积小至少30％，其中，至少一条第一过渡层线的宽度小于至少一条第二过渡层线的宽度。
所公开的实施例实现上面所述的一个或多个优点对于本领域普通技术人员而言是显而易见的。在阅读上述说明书之后，本领域普通技术人员能够联想到如本文所宽泛公开的等效物和各种其他实施例的各种变化、替换。因此，预期对其授予的保护范围仅受到包含在所附权利要求及其等效物中的限定的限制。

Claims (10)

1.一种互连结构，包括：
底层，位于衬底上方，其中，所述底层包含至少一条底层线和至少一个底层通孔；
过渡层，位于所述底层上方，其中，所述过渡层包含至少一条过渡层线和至少一个过渡层通孔；以及
顶层，位于所述过渡层上方，其中，所述顶层包含至少一条顶层线和至少一个顶层通孔，
其中，所述至少一个过渡层通孔的截面面积比所述至少一个顶层通孔的截面面积小至少30％。
2.根据权利要求1所述的互连结构，其中，所述至少一条过渡层线的厚度比所述至少一条顶层线的厚度小至少25％。
3.根据权利要求1所述的互连结构，其中，所述至少一个过渡层通孔的截面面积基本上等于所述至少一个底层通孔的截面面积。
4.根据权利要求1所述的互连结构，其中，所述至少一条底层线的厚度小于所述至少一条过渡层线的厚度，并且所述至少一条过渡层线的厚度小于所述至少一条顶层线的厚度。
5.根据权利要求1所述的互连结构，其中，所述至少一个过渡层通孔的截面面积在700nm2至1100nm2的范围内。
6.一种集成电路，包括：
第一互连结构，包括：
第一底层，位于衬底上方，其中，所述第一底层包含至少一条第一底层线和至少一个第一底层通孔；
第一过渡层，位于所述第一底层上方，其中，所述第一过渡层包含至少一条第一过渡层线和至少一个第一过渡层通孔；以及
第一顶层，位于所述第一过渡层上方，其中，所述第一顶层包含至少一条第一顶层线和至少一个第一顶层通孔，
其中，所述至少一个第一过渡层通孔的截面面积比所述至少一个
第一顶层通孔的截面面积小至少30％；以及
第二互连结构，包括：
第二底层，位于所述衬底上方，其中，所述第二底层包含至少一条第二底层线和至少一个第二底层通孔；
第二过渡层，位于所述第二底层上方，其中，所述第二过渡层包含至少一条第二过渡层线和至少一个第二过渡层通孔；以及
第二顶层，位于所述第二过渡层上方，其中，所述第二顶层包含至少一条第二顶层线和至少一个第二顶层通孔，
其中，所述至少一个第二过渡层通孔的截面面积比所述至少一个第二顶层通孔的截面面积小至少30％，
其中，所述至少一条第一过渡层线的宽度小于所述至少一条第二过渡层线的宽度。
7.根据权利要求6所述的集成电路，其中，所述至少一条第一过渡层线的厚度比所述至少一条第一顶层线的厚度小至少25％，并且所述至少一条第二过渡层的厚度比所述至少一条第二顶层线的厚度小至少25％。
8.根据权利要求6所述的集成电路，其中，所述至少一个第一过渡层通孔的截面面积基本上等于所述至少一个第一底层通孔的截面面积，并且所述至少一个第二过渡层通孔的截面面积基本上等于所述至少一个第二底层通孔的截面面积。
9.根据权利要求6所述的集成电路，其中，所述至少一条第一底层线的厚度小于所述至少一条第一过渡层的厚度，所述至少一条第一过渡层线的厚度小于所述至少一条第一顶层线的厚度，所述至少一条第二底层线的厚度小于所述至少一条第二过渡层线的厚度，并且所述至少一条第二过渡层线的厚度小于所述至少一条第二顶层线的厚度。
10.根据权利要求6所述的集成电路，其中，所述至少一个第一过渡层通孔和所述至少一个第二过渡层通孔的截面面积在700nm2至1100nm2的范围内。
CN201210380842.5A 2012-04-03 2012-10-09 具有较小的过渡层通孔的互连结构 Active CN103367320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/438,565 US9553043B2 (en) 2012-04-03 2012-04-03 Interconnect structure having smaller transition layer via
US13/438,565 2012-04-03

Publications (2)

Publication Number Publication Date
CN103367320A true CN103367320A (zh) 2013-10-23
CN103367320B CN103367320B (zh) 2016-01-13

Family

ID=49233813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210380842.5A Active CN103367320B (zh) 2012-04-03 2012-10-09 具有较小的过渡层通孔的互连结构

Country Status (2)

Country Link
US (1) US9553043B2 (zh)
CN (1) CN103367320B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786358A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 二维通孔柱结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247550B (zh) * 2013-05-07 2016-04-13 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US20220336360A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal vias in semiconductor structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406034A (en) * 1992-12-21 1995-04-11 Motorola, Inc. Circuit board having stepped vias
CN1204154A (zh) * 1997-04-08 1999-01-06 日本电气株式会社 具有多层互连结构的半导体器件
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
CN1521843A (zh) * 2003-02-06 2004-08-18 恩益禧电子股份有限公司 具有多层互连结构的半导体器件
CN100485919C (zh) * 2005-01-14 2009-05-06 恩益禧电子股份有限公司 半导体器件以及其制造方法
CN100559576C (zh) * 2006-10-24 2009-11-11 株式会社电装 半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348785B2 (ja) * 1999-11-25 2002-11-20 日本電気株式会社 半導体装置及びその製造方法
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
DE102007050610A1 (de) * 2006-10-24 2008-05-08 Denso Corp., Kariya Halbleitervorrichtung, Verdrahtung einer Halbleitervorrichtung und Verfahren zum Bilden einer Verdrahtung
JP5350681B2 (ja) * 2008-06-03 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406034A (en) * 1992-12-21 1995-04-11 Motorola, Inc. Circuit board having stepped vias
CN1204154A (zh) * 1997-04-08 1999-01-06 日本电气株式会社 具有多层互连结构的半导体器件
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
CN1521843A (zh) * 2003-02-06 2004-08-18 恩益禧电子股份有限公司 具有多层互连结构的半导体器件
CN100485919C (zh) * 2005-01-14 2009-05-06 恩益禧电子股份有限公司 半导体器件以及其制造方法
CN100559576C (zh) * 2006-10-24 2009-11-11 株式会社电装 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786358A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 二维通孔柱结构及其制造方法

Also Published As

Publication number Publication date
US20130256902A1 (en) 2013-10-03
US9553043B2 (en) 2017-01-24
CN103367320B (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US10431566B2 (en) Apparatuses comprising semiconductor dies in face-to-face arrangements
US20170263559A1 (en) Power and ground routing of integrated circuit devices with improved ir drop and chip performance
US7777223B2 (en) Semiconductor device
US7663163B2 (en) Semiconductor with reduced pad pitch
US10885244B2 (en) Test pattern, test method for semiconductor device, and computer-implemented method for designing integrated circuit layout
JP2008258258A (ja) 半導体装置
DE102013103378B4 (de) Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung
CN103367320B (zh) 具有较小的过渡层通孔的互连结构
CN104900629A (zh) 一种检测偏移的测试结构
CN106908632B (zh) 用于测试集成电路的探测器件
JP4611067B2 (ja) 半導体装置
US9851398B2 (en) Via leakage and breakdown testing
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
US9691671B2 (en) Test key array
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
US20090014717A1 (en) Test ic structure
US9521750B2 (en) Printed circuit board of probe card
US6835578B1 (en) Test structure for differentiating the line and via contribution in stress migration
CN107919292B (zh) 线路结构及叠层组合
JP2008098271A (ja) 検査用パッド
JP6015898B2 (ja) 半導体装置用試験素子
EP3201957B1 (en) Electrical interconnecting device for mram-based magnetic devices
JP5012530B2 (ja) 半導体装置及び半導体基板、並びにモニタ装置の検査方法
CN116884955A (zh) 半导体结构及测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant