CN103366791B - 即时可调整读出放大器 - Google Patents
即时可调整读出放大器 Download PDFInfo
- Publication number
- CN103366791B CN103366791B CN201210089949.4A CN201210089949A CN103366791B CN 103366791 B CN103366791 B CN 103366791B CN 201210089949 A CN201210089949 A CN 201210089949A CN 103366791 B CN103366791 B CN 103366791B
- Authority
- CN
- China
- Prior art keywords
- sense amplifier
- memory cell
- selected memory
- coupled
- storage devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Read Only Memory (AREA)
- Amplifiers (AREA)
- Dram (AREA)
Abstract
公开了一种用于存储装置中的可调整读出放大器。本发明涉及一种用于调整读出放大器的方法,包括:在读操作期间把第一读出放大器耦合到选定存储单元和参考电路;在第一读出放大器的调整操作期间使第一读出放大器与选定存储单元和参考电路分离;在第一读出放大器的调整操作期间把选定存储单元和参考电路耦合到第二读出放大器;其中所述调整操作包括确定施加于第一读出放大器以补偿晶体管失配的电流水平。
Description
技术领域
公开了一种用于存储装置中的可调整读出放大器(trimmable senseamplifier)。
背景技术
使用浮栅(floating gate)来在其上存储电荷的非易失性半导体存储单元和形成在半导体基底中的这种非易失性存储单元的存储阵列在现有技术中是公知的。典型地,这种浮栅存储单元具有分栅(split gate)类型或者叠栅(stacked gate)类型。
通常使用读出放大器对浮栅存储单元执行读操作。用于这个目的的读出放大器公开于美国专利No. 5,386,158(“’158专利”),该专利为了所有目的而包括于此以资参考。’158专利公开了使用汲取(draw)已知量的电流的参考单元。’158专利依赖于用于反映(mirror)由参考单元汲取的电流的电流反射镜(current mirror)和用于反映由选定存储单元汲取的电流的另一电流反射镜。然后比较每个电流反射镜中的电流,并且基于哪个电流较大能够确定存储在存储单元中的值(例如,0或者1)。
另一读出放大器公开于美国专利No. 5,910,914(“’914专利”),该专利为了所有目的而包括于此以资参考。’914专利公开了一种读出电路,用于能够存储超过一位数据的多电平浮栅存储单元。它公开了用于确定存储在存储单元中的值(例如,00、01、10或者11)的多个空单元的使用。在这种方案中也使用电流反射镜。
读出放大器中出现的一个问题在于:读出放大器的性能能够受到晶体管失配的影响。通过在测试期间调整或者校准读出放大器能够减缓晶体管失配。然而,例如,当晶体管在工作期间变热时,它们能够再次变得失配。这能够引起部件(诸如,电流反射镜)以非预期的方式工作,这将会引起读出放大器错误地读取数据。在现有技术中,没有用于在读出放大器的工作期间校正晶体管失配的机构。
所需要的是一种机构,用于在读出放大器的实际工作期间减小晶体管失配。
发明内容
通过提供可调整读出放大器解决前述问题和需求,其中读出放大器能够在工作期间被“即时(on the fly)”调整。在一个实施例中,为一组读出放大器提供额外的读出放大器。当某一事件发生(诸如,时间间隔结束或者超过热阈值)时,启动调整过程。逐个地,对所述组中的每个读出放大器测试晶体管失配,并且计算并存储用于补偿失配的电流的合适水平。其后,在读操作期间,前述水平的电流将会被注入到路径中以补偿晶体管失配。存储装置能够在调整过程期间继续工作,因为每个存储单元通过开关或者类似装置连接到超过一个读出放大器,并且在调整过程期间使用所述额外的读出放大器。
通过回顾说明书、权利要求和附图,本发明的其它目的和特征将会变得清楚。
附图说明
图1是现有技术读出电路的示例性方框图。
图2A是能够实现读出放大器的调整的读出电路实施例的示例性方框图。
图2B是在开关配置为用于第一工作模式的情况下的图2A中显示的实施例的示例性方框图。
图2C是在开关配置为用于第二工作模式的情况下的图2A中显示的实施例的示例性方框图。
图2D是在开关配置为用于调整操作的情况下的图2A中显示的实施例的示例性方框图。
图3是图2的读出电路的实施例的电路图。
图4A是在调整过程期间用于确保每个选定单元连接到读出放大器的结构的示例性方框图。
图4B是在调整过程期间用于确保每个参考单元连接到读出放大器的结构的示例性方框图。
图4C是在调整过程期间用于实现连接到多个读出放大器的公共参考电路的结构的示例性方框图。
具体实施方式
图1显示现有技术结构。读出放大器21耦合到选定单元41和参考单元31或者其它类型的参考电路。读出放大器21比较由选定单元41汲取的电流与由参考单元31汲取的电流以确定存储在选定单元41中的值(即,“0”或者“1”)。图1显示单电平(single-level)单元结构,但本领域普通技术人员将会理解,现有技术包括多电平单元结构(诸如,单元能够保存两位数据而非一位数据的多电平单元结构)并且用于这种单元的读出放大器也是已知的。
图2A显示本发明的实施例。读出放大器21耦合到开关30a和开关30b。开关30a又能够耦合到参考电流发生器10、选定单元41和选定单元42。开关30b又能够耦合到参考电流发生器10和参考单元31或者其它类型的参考电路。虽然图2A仅显示两个选定单元,但应该理解,这种描述仅是示例性的,并且装置实际上能够包含数百万或者数十亿的这种装置。参考电流发生器10在调整操作期间被使用,如以下更详细所讨论。读出放大器21还耦合到失配补偿电路50,失配补偿电路50也在调整操作期间被使用。
选定单元41包括存储单元的阵列内的一个存储单元。选定单元41能够通过使用行线和列线而被选择用于读操作,这为本领域普通技术人员所公知。在美国专利No. 7,868,375中解释了能够用作选定单元41的单元的类型的例子,该专利为了所有目的而包括于此以资参考。该专利公开了称为分栅非易失性存储单元的单元类型。本领域技术人员将会理解,某些类型的存储单元能够保存两种不同值(例如,“0”或者“1”)之一而其它类型的存储单元能够保存四种不同值(例如,“00”、“01”、“10”和“11”)、或甚至超过四种不同值之一。
图2B显示与图2A中相同的装置。然而,图2B显示在第一工作模式期间的读出放大器21。这里,开关30a把读出放大器21耦合到选定单元41,并且开关30b把读出放大器21耦合到参考单元31。
图2C显示与图2A中相同的装置。然而,图2C显示在第二工作模式期间的读出放大器21。这里,开关30a把读出放大器21耦合到选定单元42,并且开关30b把读出放大器21耦合到参考单元31。
图2D显示与图2A、2B和2C中相同的装置。然而,图2D显示用于读出放大器21的调整过程。开关30a把读出放大器21耦合到参考电流发生器10,并且开关30b把读出放大器21耦合到参考电流发生器10。一旦这种情况发生,读出放大器21就不再耦合到选定单元41和参考单元31。在没有更多操作的情况下(without nothing more),选定单元41将会不可用于读取。使用图4中显示并在以下讨论的实施例克服这个问题。
图3更详细地显示实施例的各方面。像图2A-2C中一样,读出放大器21在调整过程期间通过开关30a和开关30b(在图3中为了简单而未示出)耦合到失配补偿电路50和参考电流发生器10。在该时间点,开关30a不再把读出放大器21连接到选定单元41,并且开关30b不再把读出放大器21连接到参考单元31。
在调整过程期间,参考电流发生器10将会从单元路径22和参考路径23汲取相同量的电流。单元路径22通常耦合到选定单元41,而参考路径23通常耦合到参考单元31,并且输出24通常指示存储在选定单元41中的值的反相值。也就是说,如果选定单元41存储“0”,则输出24应该是“1”,并且如果选定单元41存储“1”,则输出24应该是“0”。
在调整过程期间,输出24耦合到控制器60。参考电流发生器10和失配补偿电路50也耦合到控制器60。参考电流发生器10首先将会产生与针对选定单元的类型的“0”和“1”之间的断路水平(trip level)相同的电流水平(current level)。控制器60读取输出24。如果它指示“0”,则晶体管失配可能已经发生。控制器60将会使失配补偿电路50把电流注入到PMOS晶体管25的漏极。它以递增方式升高电压,直至在输出24检测到“1”。当这种情况发生时,控制器60记录由失配补偿电路50注入的电流的水平。
如果输出24的初始读取指示“1”,则晶体管失配可能已经发生。控制器60将会使失配补偿电路50从PMOS晶体管25的漏极汲取电流。它以递增方式升高电压,直至在输出24检测到“0”。当这种情况发生时,控制器60记录由失配补偿电路50汲取的电流的水平。
在失配已发生的情况下,控制器60将会存储指示能够弥补(offset)该特定读出放大器21的失配的电压的电平的数据。其后,每当读出放大器21执行读操作时,失配补偿电路50将会使PMOS晶体管25的漏极具有与确定为弥补晶体管失配的合适电平的电压相同的电压。
在刚刚提供的例子中,选定单元是单电平单元。然而,相同的方案能够用于多电平单元。例如,已知多电平单元的一种形式是能够存储四种可能值之一的单元。对于这种单元,将会存在三个不同的参考单元,每个参考单元具有不同水平的电流,并且每个参考单元将会具有关联的一组读出放大器中的晶体管和类似于输出24的输出。前面描述的调整过程将会不同地执行三次,对于与特定参考单元关联的读出放大器的每个部分执行一次。
在第一过程期间,参考电流发生器将会产生与针对关于第一参考单元的选定单元的“0”和“1”之间的断路水平相同的电流,并且第一输出将会被监测。针对这个参考单元的调整过程否则将会(will otherwise)与以上描述的调整过程相同,并且控制器60将会记录关于读出放大器的该部分由失配补偿电路50汲取的电流的水平。
在第二过程期间,参考电流发生器将会产生与针对关于第二参考单元的选定单元的“0”和“1”之间的断路水平相同的电流,并且第二输出将会被监测。调整过程否则将会与以上描述的调整过程相同,并且控制器60将会记录关于读出放大器的该部分由失配补偿电路50汲取的电流的水平。
在第三过程期间,参考电流发生器将会产生与针对关于第三参考单元的选定单元的“0”和“1”之间的断路水平相同的电流,并且第三输出将会被监测。调整过程否则将会与以上描述的调整过程相同,并且控制器60将会记录关于读出放大器的该部分由失配补偿电路50汲取的电流的水平。
为了简单,以下描述的实施例将会采用单电平单元,但本领域普通技术人员将会理解,相同的方案能够用于多电平单元。
图4A显示能够在调整操作正在进行的同时使存储装置继续工作的实施例的方面。将理解,前面附图中讨论的读出放大器21、选定单元41和参考单元31是示例性的,并且典型的存储产品将会包含数百万或者数十亿的这种单元。图4A描述一组这种单元。为了简单起见,图4A仅显示选定单元而未显示参考单元。图4A显示读出放大器i1、读出放大器i2、…、读出放大器in,其中n是整数。在普通操作期间,每个读出放大器将会耦合到选定单元和参考单元。当读出放大器之一正在被调整时,则额外的读出放大器100及其关联的开关(这里,开关100a)将会被使用以确保每个选定单元仍然将会与读出放大器关联并因此将会可用于读取。每个读出放大器i1…in耦合到失配补偿电路m1…mn。
再次参照图4A,在调整过程期间,耦合到失配补偿电路102的额外的读出放大器100通过开关100a耦合到选定单元kn。选定单元kn在未发生调整的情况期间通常与读出放大器in关联。然而,在调整过程期间,读出放大器in将会通过开关jn耦合到选定单元kn-1。这将会沿着链条传播,直至读出放大器i2通过开关j2耦合到选定单元k1。选定单元k1通常与读出放大器i1关联,但在针对读出放大器i1的调整过程期间与读出放大器i2关联。这种方法能够称为“冒泡调整(bubble trim)”方法。在这个例子中,读出放大器i1将会可用于被调整,并且所有选定单元k仍然可用于被读取。
图4A仅显示选定单元而未显示参考单元。图4B再次为了简单起见显示参考单元而未显示选定单元。在图4B中,额外的读出放大器100通过开关100b耦合到参考单元pn。读出放大器in将会通过开关mn耦合到参考单元pn-1。这将会沿着链条传播,直至读出放大器i2通过开关m2耦合到参考单元p1。参考单元p1通常与读出放大器i1关联,但在针对读出放大器i1的调整过程期间与读出放大器i2关联。
图4A和4B显示当读出放大器i1被调整时使用的耦合。在读出放大器i1被调整之后,其它读出放大器中的每一个能够被调整。i1将会再一次耦合到选定单元k1和参考单元p1。当读出放大器i2被调整时,读出放大器i3将会耦合到选定单元k2和参考单元p2,等等,并且额外的读出放大器100将会耦合到选定单元kn和参考单元pn。因此,将理解,每个读出放大器能够在存储装置的实际工作期间被调整而不会影响存储器读操作,并且所有选定单元仍然将会可用于被读取。
因此,参照图4A和4B,在任何给定时间,开关j1…jn和开关110a把除读出放大器i1…in之一之外的所有读出放大器和额外的读出放大器100连接到选定单元k1…kn,并且开关m1…mn和开关110b把除读出放大器i1…in之一之外的所有读出放大器和额外的读出放大器100连接到选定单元k1…kn。开关操作与前面针对图2A、2B和2C描述的开关操作相同,其中开关30a将会是开关j1…jn之一并且开关30b将会是开关m1…mn之一。
图4C显示调整过程的另一实施例。这里,公共参考电路200(诸如,公共参考存储单元)能够耦合到开关m1…mn和开关110b,从而每个读出放大器i1…in和额外的读出放大器100能够共享公共参考电路200而非每一个具有它自己的专用参考电路。
响应于来自用户、驱动程序或其它软件的命令或者响应于某一时间量的过去或者响应于越过温度阈值,调整过程能够启动。响应于越过温度阈值而启动调整过程很有用,因为晶体管失配随着温度改变而恶化。热传感器对于本领域技术人员而言是公知的。
本文中对本发明的提及并不意图限制任何权利要求或者权利要求术语的范围,而是仅提及可由一个或多个权利要求包括的一个或多个特征。以上描述的材料、过程和数值例子仅是示例性的,而不应该视为限制权利要求。应该注意的是,如本文所使用,术语“在…上方”和“在…上”都包括性地既包括“直接在…上”(其间不设置中间材料、元件或者空间)又包括“间接在…上”(其间设置中间材料、元件或者空间)。同样地,术语“相邻”包括“直接相邻”(其间不设置中间材料、元件或者空间)和“间接相邻”(其间设置中间材料、元件或者空间)。例如,“在基底上方”形成元件能够包括直接在基底上形成元件并且在它们之间不存在中间材料/元件,以及间接在基底上形成元件并且在它们之间存在一个或多个中间材料/元件。
Claims (22)
1.一种用于调整读出放大器的方法,包括:
在读操作期间把第一读出放大器耦合到选定存储单元和参考电路;
在第一读出放大器的调整操作期间使第一读出放大器与选定存储单元和参考电路分离;
在第一读出放大器的调整操作期间把选定存储单元和参考电路耦合到第二读出放大器;
其中所述调整操作包括确定施加于第一读出放大器以补偿晶体管失配的电流水平。
2.根据权利要求1所述的方法,其中所述选定存储单元是分栅非易失性存储单元。
3.根据权利要求2所述的方法,其中所述选定存储单元能够存储两种不同值之一。
4.根据权利要求2所述的方法,其中所述选定存储单元能够存储四种不同值之一。
5.根据权利要求1所述的方法,其中所述第一读出放大器通过开关耦合到选定存储单元。
6.根据权利要求1所述的方法,其中所述参考电路包括参考存储单元。
7.根据权利要求1所述的方法,其中所述确定包括:
把第一读出放大器耦合到参考电流发生器和补偿电路;
使用参考电流发生器从第一读出放大器汲取电流;
通过监测第一读出放大器的输出识别晶体管失配;以及
把电流施加于第一读出放大器内的节点以补偿晶体管失配。
8.根据权利要求7所述的方法,其中所述选定存储单元是分栅非易失性存储单元。
9.根据权利要求8所述的方法,其中所述选定存储单元能够存储两种不同值之一。
10.根据权利要求8所述的方法,其中所述选定存储单元能够存储四种不同值之一。
11.根据权利要求7所述的方法,其中所述第一读出放大器通过开关耦合到选定存储单元。
12.一种存储装置,包括:
第一读出放大器,用于耦合到选定存储单元和参考电路;
第二读出放大器,用于耦合到选定存储单元和参考电路;和
开关,用于把选定存储单元和参考电路的耦合从第一读出放大器切换到第二读出放大器,
其中所述存储装置配置为当第二读出放大器耦合到选定存储单元和参考电路时对第一读出放大器执行调整操作。
13.根据权利要求12所述的存储装置,其中所述选定存储单元是分栅非易失性存储单元。
14.根据权利要求13所述的存储装置,其中所述选定存储单元能够存储两种不同值之一。
15.根据权利要求13所述的存储装置,其中所述选定存储单元能够存储四种不同值之一。
16.根据权利要求12所述的存储装置,其中所述第一读出放大器在调整操作期间耦合到参考电流发生器和补偿电路。
17.根据权利要求16所述的存储装置,其中所述选定存储单元是分栅非易失性存储单元。
18.根据权利要求17所述的存储装置,其中所述选定存储单元能够存储两种不同值之一。
19.根据权利要求17所述的存储装置,其中所述选定存储单元能够存储四种不同值之一。
20.根据权利要求12所述的存储装置,其中所述参考电路包括参考存储单元。
21.一种存储装置,包括:
读出放大器;
失配补偿电路,耦合到读出放大器;
参考电流发生器,耦合到读出放大器;和
控制器,耦合到读出放大器和失配补偿电路,
其中所述读出放大器在所述读出放大器的调整操作期间与选定存储单元和参考电路分离并耦合到所述失配补偿电路和所述参考电流发生器。
22.根据权利要求21所述的存储装置,其中所述参考电流发生器通过开关耦合到读出放大器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210089949.4A CN103366791B (zh) | 2012-03-30 | 2012-03-30 | 即时可调整读出放大器 |
JP2015503343A JP6065969B2 (ja) | 2012-03-30 | 2013-03-15 | オンザフライ(on−the−fly)でトリミング可能なセンス増幅器 |
KR1020147030651A KR101685272B1 (ko) | 2012-03-30 | 2013-03-15 | 즉각적으로 트리밍 가능한 감지 증폭기 |
US14/386,815 US9431072B2 (en) | 2012-03-30 | 2013-03-15 | On-the-fly trimmable sense amplifier |
PCT/US2013/032525 WO2013148361A1 (en) | 2012-03-30 | 2013-03-15 | On-the-fly trimmable sense amplifier |
EP13769357.8A EP2831877B1 (en) | 2012-03-30 | 2013-03-15 | On-the-fly trimmable sense amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210089949.4A CN103366791B (zh) | 2012-03-30 | 2012-03-30 | 即时可调整读出放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103366791A CN103366791A (zh) | 2013-10-23 |
CN103366791B true CN103366791B (zh) | 2017-04-12 |
Family
ID=49261097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210089949.4A Active CN103366791B (zh) | 2012-03-30 | 2012-03-30 | 即时可调整读出放大器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9431072B2 (zh) |
EP (1) | EP2831877B1 (zh) |
JP (1) | JP6065969B2 (zh) |
KR (1) | KR101685272B1 (zh) |
CN (1) | CN103366791B (zh) |
WO (1) | WO2013148361A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9218889B1 (en) | 2014-09-05 | 2015-12-22 | Freescale Semiconductor, Inc. | Multibit sense amplifier calibration |
US9361992B1 (en) * | 2014-12-30 | 2016-06-07 | Globalfoundries Singapore Pte. Ltd. | Low voltage semiconductor memory device and method of operation |
US9601165B1 (en) * | 2015-09-24 | 2017-03-21 | Intel IP Corporation | Sense amplifier |
CN106169309B (zh) * | 2016-07-01 | 2019-09-06 | 中国科学院上海高等研究院 | 调整读出电路参考电流的***和方法、读出电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101496108A (zh) * | 2006-07-28 | 2009-07-29 | 飞思卡尔半导体公司 | 使用基准进行感测的存储器电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029130A (en) * | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
JPH07153287A (ja) * | 1993-12-02 | 1995-06-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH10302486A (ja) * | 1996-08-30 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JPH10162585A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | トリミング機能付きセンスアンプを備えた半導体メモリ素子 |
TW451209B (en) | 1998-12-22 | 2001-08-21 | Infineon Technologies Ag | Integrated memory with redundance |
US6504779B2 (en) * | 2001-05-14 | 2003-01-07 | Hewlett-Packard Company | Resistive cross point memory with on-chip sense amplifier calibration method and apparatus |
JP2003173700A (ja) | 2001-12-03 | 2003-06-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6870770B2 (en) * | 2001-12-12 | 2005-03-22 | Micron Technology, Inc. | Method and architecture to calibrate read operations in synchronous flash memory |
US6754103B2 (en) * | 2002-11-04 | 2004-06-22 | Silicon Storage Technology, Inc. | Method and apparatus for programming and testing a non-volatile memory cell for storing multibit states |
US6999366B2 (en) * | 2003-12-03 | 2006-02-14 | Hewlett-Packard Development Company, Lp. | Magnetic memory including a sense result category between logic states |
US7239537B2 (en) * | 2005-01-12 | 2007-07-03 | International Business Machines Corporation | Method and apparatus for current sense amplifier calibration in MRAM devices |
EP2183746B1 (en) * | 2007-08-29 | 2016-03-30 | Avago Technologies General IP (Singapore) Pte. Ltd. | Sense amplifier with redundancy |
JP4768770B2 (ja) * | 2008-03-06 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
JP5376151B2 (ja) | 2009-08-26 | 2013-12-25 | 日本電気株式会社 | A/d変換装置 |
US20110063934A1 (en) * | 2009-09-11 | 2011-03-17 | Stichting Imec Nederland | Memory circuit with multi-sized sense amplifier redundancy |
US8379447B2 (en) * | 2010-06-30 | 2013-02-19 | Texas Instruments Incorporated | Memory bit redundant vias |
CN103366790A (zh) * | 2012-03-30 | 2013-10-23 | 硅存储技术公司 | 用于读出放大器的可调整参考发生器 |
-
2012
- 2012-03-30 CN CN201210089949.4A patent/CN103366791B/zh active Active
-
2013
- 2013-03-15 EP EP13769357.8A patent/EP2831877B1/en active Active
- 2013-03-15 US US14/386,815 patent/US9431072B2/en active Active
- 2013-03-15 KR KR1020147030651A patent/KR101685272B1/ko active IP Right Grant
- 2013-03-15 JP JP2015503343A patent/JP6065969B2/ja active Active
- 2013-03-15 WO PCT/US2013/032525 patent/WO2013148361A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101496108A (zh) * | 2006-07-28 | 2009-07-29 | 飞思卡尔半导体公司 | 使用基准进行感测的存储器电路 |
Also Published As
Publication number | Publication date |
---|---|
KR20140142354A (ko) | 2014-12-11 |
WO2013148361A1 (en) | 2013-10-03 |
CN103366791A (zh) | 2013-10-23 |
JP6065969B2 (ja) | 2017-01-25 |
US9431072B2 (en) | 2016-08-30 |
EP2831877B1 (en) | 2017-05-31 |
KR101685272B1 (ko) | 2016-12-09 |
EP2831877A1 (en) | 2015-02-04 |
EP2831877A4 (en) | 2016-01-13 |
US20150055424A1 (en) | 2015-02-26 |
JP2015515711A (ja) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103366791B (zh) | 即时可调整读出放大器 | |
CN109643569B (zh) | 具有改进温度范围的模拟铁电存储器 | |
TW411478B (en) | Space-efficient semiconductor memory having hierarchical column select line architecture | |
CN102568554B (zh) | 数据读取装置、非易失性存储器装置及其读取方法 | |
CN204332378U (zh) | 集成电路存储器 | |
CN103366790A (zh) | 用于读出放大器的可调整参考发生器 | |
JP2008234832A (ja) | 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及びこの種の装置 | |
US10877099B2 (en) | Method and device for testing battery equalization circuit | |
JP4143094B2 (ja) | 強誘電体記憶装置 | |
CN100536320C (zh) | 一种栅压自适应补偿装置及其栅压自适应补偿方法 | |
CN104134460B (zh) | 一种基于动态参考的非挥发存储器读取电路 | |
EP1323167A1 (en) | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method | |
JP2006521645A5 (zh) | ||
CN107924695A (zh) | 采用共享源极线的互补磁性隧道结mtj位单元及相关方法 | |
CN104937718A (zh) | 用于先进纳米闪速存储器装置的高速感测技术 | |
CN105185404B (zh) | 电荷转移型灵敏放大器 | |
US9659933B2 (en) | Body bias multiplexer for stress-free transmission of positive and negative supplies | |
KR20140063759A (ko) | 데이터를 저장하기 위한 장치 및 메모리셀을 판독하는 방법 | |
TW201603018A (zh) | 靜態記憶體裝置及其資料讀取方法 | |
CN103903650B (zh) | 存储器阵列及其控制方法和闪存 | |
CN105518792B (zh) | 半导体存储装置和存储数据的读取方法 | |
US9053785B2 (en) | Phase-change memory cell | |
KR101062742B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
CN105097048A (zh) | 一种用于htol测试的闪存设置方法 | |
CN103219044A (zh) | 非易失性存储装置的读出电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |