CN101496108A - 使用基准进行感测的存储器电路 - Google Patents

使用基准进行感测的存储器电路 Download PDF

Info

Publication number
CN101496108A
CN101496108A CNA200780028041XA CN200780028041A CN101496108A CN 101496108 A CN101496108 A CN 101496108A CN A200780028041X A CNA200780028041X A CN A200780028041XA CN 200780028041 A CN200780028041 A CN 200780028041A CN 101496108 A CN101496108 A CN 101496108A
Authority
CN
China
Prior art keywords
current
temperature
storer
generate
reference current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780028041XA
Other languages
English (en)
Inventor
乔恩·S·乔伊
塔赫米那·阿克特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101496108A publication Critical patent/CN101496108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

存储器(12)包括：多个存储器单元(12)；耦合到所述多个存储器单元中的至少一个的读出放大器(18)；温度相关电流生成器(26)，包括多个可选择的温度相关电流源(52－62)用于生成温度相关电流；温度无关电流生成器(28)包括多个可选择的温度无关电流源(70，72，74)用于生成温度无关电流；以及耦合到所述温度相关电流生成器(26)和温度无关电流生成器(28)的加法器(30)，用于将温度相关电流和温度无关电流组合以生成由读出放大器(18)使用的基准电流。基准电流的温度系数与所述多个存储器单元中的至少一个的存储器单元电流的温度系数大致相同。

Description

使用基准进行感测的存储器电路
技术领域
本发明涉及存储器电路，尤其涉及使用基准来感测存储器电路中的存储器单元的逻辑状态。
背景技术
在非易失性存储器(NVM)中，用于感测的典型的基准基于一个或多个存储器单元，该存储器单元和存储器阵列中使用的存储器单元以相同的方式构建。这有利于跟踪阵列中存储器单元的特性。一种困难一直在干扰基准单元的状态。通常预期基准单元被分成编程的和擦除的。然后，这些编程的和擦除的基准单元将用于生成基准。当这些基准单元被干扰并且失去电子时，该基准的变化会降低基准的有效性。
因此，期望使用一种不易受干扰的基准来进行感测。
附图说明
通过对与下述附图相结合的优选实施例的详细描述，本发明的前述和进一步的以及更具体的目标和优点对于本领域技术人员来说将变得显而易见。
图1示出了根据本发明实施例的存储器的框图。
图2示出了图1的一部分存储器以及根据本发明实施例的测试器的框图。
图3是根据本发明实施例的图2中所示的那部分存储器的大部分的电路图。
具体实施方式
一方面，存储器具有读出放大器，该读出放大器使用由温度无关电流和温度相关电流的组合生成的基准。该存储器单元在电流随温度增大的域中被偏置。温度相关电流，同样地，随着温度升高而增大。将温度无关电流添加到温度相关电流上以获得组合电流，该组合电流以与存储器单元的电流相同的速率变化。因此，组合电流跟踪存储器单元的温度影响。组合电流被调节以获得期望的偏置水平并被用作读出放大器的基准电流，该读出放大器用于感测存储器单元的逻辑状态。参考附图和下面的描述将更好地理解本发明。
图1所示的是存储器电路10，其包括非易失性存储器单元的存储器阵列12，耦合到阵列12并用于接收行地址的行解码器14，耦合到阵列12并用于接收列地址的列解码器16，耦合到列解码器16的读出放大器18，耦合到读出放大器18并提供输出信号DO的输出缓冲器，以及耦合到读出放大器18用于生成基准电流Iref的基准生成器22。在该示例中，阵列12的存储器单元优选为浮栅存储器单元，并且存储器10为闪速存储器。基准生成器22提供基准电流Iref，而无需使用阵列12中存在的类型的存储器单元，其随温度跟踪阵列12的存储器单元。在操作中，由行解码器和列解码器16选择存储器单元用于感测，所述行解码器使能通过行地址线选择的字线，且列解码器16将通过列地址线选择的位线耦合到读出放大器18。在所选择的字线和所选择的位线的交叉处的存储器单元由读出放大器18进行感测。读出放大器18将所选择的存储器单元的电流和基准电流Iref进行比较以确定所选择的存储器单元的逻辑状态，编程的或擦除的。输出缓冲器20提供输出信号，该输出信号处于表示由读出放大器18感测到的逻辑状态上。
图2所示的是基准生成器22的更多细节以及存储器外部的测试器24。基准生成器22包括：温度相关电流源(TDCS)26，其生成由输入TD选择的输出电流Itd；温度无关电流源(TICS)28，其生成由输入Ti选择的输出电流Iti；加法器30，其将电流Itd和Iti相加以提供电流I30；电流调节器(current scaler)32，其提供作为输出的基准电流Iref，提供测试基准电流Ireft，并接收电流调节器信号CS，该电流调节器信号CS选择电流调节器32的调节比例(scaling)；以及比较器34，其接收测试基准电流Ireft，接收外部电流Iext，并提供输出以指示该外部电流Iext和测试基准电流匹配。测试器24具有耦合到比较器34的输出的输入，并向电流调节器32提供电流调节器信号CS。测试器24调整电流调节器信号CS直到外部电流Iext和测试基准电流Ireft匹配。电流调节器32向读出放大器18提供电流基准Iref。优选地测试基准电流Ireft和基准电流Iref为相同量级或为精确倍数。由此测试器24使用外部电流Iext来设置基准电流Iref的水平。
针对基准电流Iref选择的水平优选地介于编程的和擦除的存储器单元的电流的中间。基于远离所选择的偏置水平的某裕量执行该编程和擦除功能。因此，编程的单元应当提供至少比偏置水平低某预定的量的电流。类似地，擦除的单元被擦除以提供至少比偏置水平高预定的量的电流。
图3所示的是TDCS 26，TICS 28，加法器30，以及一部分电流调节器32。TDCS 26以电路形式被示出并包括晶体管40、41、42、43、44、46、47、48、49、51、52、54、56、58、60、和62；开关64、66、和68；以及电阻器50。TICS 28包括恒流源70、72、和74以及由信号TI控制的开关。图3中调节器32的部分包括晶体管78、80、82和开关84、86、和88。
关于TDCS 26，晶体管40，该P沟道晶体管具有连接到被示为VDD的正电源端子的源极，栅极，和漏极。晶体管41，其为P沟道晶体管，具有连接到晶体管40漏极的源极，用于接收偏置信号Pbias的栅极，和漏极。晶体管42，其为N沟道，具有连接到晶体管41漏极的漏极，用于接收偏置信号Nbias的栅极，和源极。晶体管43，其为N沟道，具有连接到晶体管42源极的漏极，连接到晶体管42漏极的栅极，和源极。晶体管44，其为PNP双极晶体管，具有连接到晶体管43源极的发射极以及连接到负电源端子的基极和集电极，负电源端子被示为地。晶体管46，其为P沟道，具有连接到VDD的源极，连接到晶体管40栅极的栅极，和漏极。晶体管47，其为P沟道，具有连接到晶体管46漏极的源极，连接到晶体管41栅极的栅极，和漏极。晶体管48，其为N沟道，具有连接到晶体管47漏极的漏极，连接到晶体管42栅极的栅极，和源极。晶体管49，其为N沟道，具有连接到晶体管48源极的漏极，连接到晶体管43栅极的栅极，和源极。电阻器50具有第一端子和第二端子，所述第一端子连接到晶体管49的源极。晶体管51，其为PNP型，具有连接到电阻器50的第二端子的发射极以及连接到地的基极和集电极。晶体管52，其为P沟道，具有连接到VDD的源极，连接到晶体管46栅极的栅极，和漏极。晶体管54，其为P沟道，具有连接到晶体管52栅极的源极，连接到晶体管47栅极的栅极，和漏极。开关64具有连接到晶体管54漏极的第一端子和连接到加法器30的第二端子。晶体管56，其为P沟道，具有连接到VDD的源极，连接到晶体管46栅极的栅极，和漏极。晶体管58，其为P沟道，具有连接到晶体管56漏极的源极，和漏极。开关66具有连接到晶体管58漏极的第一端子以及连接到开关64的第二端子的第二端子。晶体管60，其为P沟道，具有连接到VDD的源极，连接到晶体管46栅极的栅极，和漏极。晶体管62，其为P沟道，具有连接到晶体管60漏极的源极，和漏极。开关68具有连接到晶体管62漏极的第一端子以及连接到开关64第二端子的第二端子。
晶体管52和54以及开关64组成可由信号TD选择的电流源，并且该电流源是温度相关的，因为电流随温度增大。如由三点所指示的，可能存在由晶体管对中的一对诸如晶体管52和54的晶体管以及诸如开关64的开关组成的额外的电流源。PNP晶体管44和51具有预定的尺寸比率，其中晶体管51较大。这典型地通过对晶体管的简单复制来完成。因此对于为8的比率来说，将有与晶体管44相同尺寸的8个晶体管并联来形成晶体管51。晶体管44和51被偏置以具有相同的电流，但由于它们尺寸不同，因此具有不同的基极发射极，Vbe，压降。这个差别被用来建立温度相关偏置，使得通过该电流源供给的电流是温度相关的。这种类型的配置在一部分带隙基准中是普通的。信号TD选择电流源，该电流源将温度相关电流供给加法器30。这些电流源也可以具有不同的尺寸，诸如以二进制方式。因此每一个电流源将提供两倍于与其邻接的电流源的电流。相对于温度的电流斜率，即电流变化率，随着供给的电流的增大而增大。这在图4中通过由TDCS 26供给的四个不同电流Itd1、Itd2、Itd3、和Itd4示出。在这种情况下，电流Itd1是被供给的最大电流且具有最大斜率；每温度变化的电流变化。第二大电流，Itd2，具有第二大斜率。类似地，第三大电流，Itd3，具有第三大斜率。最后，最小的电流，Itd4，具有最小斜率。
关于TICS 28，电流源70、72、和74通过由信号Ti控制的开关选择性地耦合到加法器30。电流源70、72、和74优选为带隙基准。带隙基准通常用于生成电压和电流基准，因为它们在相应的温度范围内被认为是温度相关的，所述温度范围诸如从-40摄氏度到125摄氏度。
关于加法器30，晶体管76具有连接到地的源极并且具有连接到TDCS 26的开关64、68，和68以及TICS 28的开关的共同连接的漏极和栅极。TDCS 26的开关64、66、和68与TICS 28的开关及晶体管76的共同连接具有将分别由信号TD和TI选择的TDCS 26和TICS的电流相加的效果。加法器30提供一个表示来自TDCS 26和TICS 28的电流之和的电压输出。
关于调节器32，晶体管78具有连接到地的源极，连接到晶体管76漏极的栅极，和漏极。开关84具有第一端子和第二端子，该第一端子连接到晶体管78的漏极。晶体管80具有连接到地的源极，连接到晶体管76漏极的栅极，和漏极。开关86具有连接到晶体管80漏极的第一端子以及连接到开关84第二端子的第二端子。晶体管82具有连接到地的源极，连接到晶体管76漏极的栅极，和漏极。开关88具有连接到晶体管82漏极的第一端子以及连接到开关84第二端子的第二端子。每一个晶体管/开关对，例如晶体管78和84，包括可由信号CS选择的电流路径。如三点所指示的，还可以存在额外的电流路径。每一个电流路径都是与其相邻的电流路径的两倍大，以便于二进制选择。这些开关的第二端子的共同连接向读出放大器18提供基准电流Iref。
参考图5有助于显示如何选择Iref。图5所示的是表示擦除的存储器单元的电流的电流Ie。该电流随温度而增大。类似地，电流Ip表示编程的存储器单元的电流。电流Ip比电流Ie小，但是两者具有相同的斜率。将该斜率显示为线性的基本上是正确的。还有一些相对小的二级效果这里未示出。所示的期望的基准电流Ird在相应温度范围内介于电流Ie和Ip中间。这基本上是通过使用信号TD从TDCS 26选择具有与电流Ie、Ip、和Ird相同斜率的电流来获得的。这在图6中示为电流Itd。由信号TI选择来自TICS 28的电流Iti，Iti被添加到电流Itd上。然后通过加法器30将电流Iti和Itd相加以提供电流I30。加法器30实际上提供了表示电流Itd和Iti之和的电压。调节器32将来自加法器30的电压转换成处于电流Ie和Ip中间水平的基准电流Iref。调节器32的按比例调节动作(scaling action)保持了电流I30中的现有斜率，以便电流Iref与电流Ie和Ip的斜率匹配。
Ie和Ip的斜率相对固定，从而不必使用诸如信号TD这样的信号在可能的Itd电流之间进行选择。这可以能够是用于提供温度相关电流的固定电路。类似地，对于TICS 28，电流Iti可以不必是可选择的。可以简单地实施固定的电路来提供电流Iti，该电流足以确保足够的基准电流I30，以便调节器32可以提供期望的基准电流Iref。调节器32可能需要保留其具有选择性的调节性能的能力。
因此，基准生成器22能够提供温度跟踪的益处，而不易受与基准并存的干扰的影响，所述基准依靠存储器单元以生成该基准。因此，基准电流Iref具有用于匹配电流Ie及Ip的温度系数的温度系数。
对于本领域技术人员来说，将很容易想到对在这里出于说明的目的所选的实施例的各种变化和修改。例如，上面描述的操作是针对单个存储器单元的，但是使用相同的基准电流，在同一时间，通过类似的读出放大器，也可以感测其他存储器单元。晶体管的尺寸指沟道宽度和沟道长度的比率。虽然相信具有如上面所述的P沟道与N沟道的比率是有益的，但是对于这些比率来说，可以存在其他可能有益的比率的可能性。上面所述的开关可以是单个晶体管开关，发射栅极，或其他方式。上面所述的温度无关电流源为带隙基准，但是也可以使用其他温度无关电流源。上面所述的感测，需要电流基准，但是可以可替代地使用电压感测并且电压源可以很容易地从上述的电流基准得来。上面所述的调节器和时间无关的电流源是不同的但是可以将它们进行组合。在这些修改和变化均不偏离本发明的精神的程度上，他们都将被包括在仅由下述权利要求的公正解释所评估的范围之内。

Claims (20)

1.一种存储器，包括：
多个存储器单元；
读出放大器，耦合到所述多个存储器单元中的至少一个；以及
基准电流生成器，被耦合用于生成所述读出放大器的基准电流，所述基准电流生成器生成温度相关电流及温度无关电流，所述基准电流生成器从所述温度相关电流和所述温度无关电流中生成所述基准电流。
2.权利要求1所述的存储器，其中所述基准电流生成器包括：
耦合到所述基准电流生成器的电流调节器，所述电流调节器将所述基准电流调节到预定的电流值。
3.权利要求1所述的存储器，其中相对于温度，所述基准电流的温度系数与所述至少一个存储器单元的电流的温度系数大致相同。
4.权利要求1所述的存储器，其中所述基准电流生成器包括多个可选择的温度相关电流源，用于生成所述温度相关电流。
5.权利要求4所述的存储器，其中温度相关电流相对于温度的电流变化率取决于被选择的所述多个可选择的温度相关电流源的数目。
6.权利要求4所述的存储器，其中所述多个可选择的电流源包括第一双极晶体管和具有不同于所述第一双极晶体管的面积的第二双极晶体管。
7.权利要求1所述的存储器，其中所述温度相关电流相对于温度的电流变化率与所述存储器单元的电流相对于温度的电流变化率大致相同。
8.权利要求1所述的存储器，其中所述基准电流生成器包括多个可选择的温度无关电流源，用于生成所述温度无关电流，其中所述温度无关电流的水平取决于被选择的所述多个可选择的温度无关电流源的数目。
9.权利要求8所述的存储器，其中所述可选择的温度无关电流源包括带隙电流基准。
10.权利要求1所述的存储器，进一步包括耦合到所述电流调节器的比较器，所述比较器将外部电流与所述基准电流进行比较。
11.一种用于生成存储器的基准电流的方法，包括：
生成温度相关电流，所述温度相关电流具有相对于温度的电流变化率，所述电流变化率表示所述存储器的存储器单元电流相对于温度的电流变化率；
生成温度无关电流；以及
将所述温度相关电流和所述温度无关电流组合，以生成由所述存储器的读出放大器使用的基准电流。
12.权利要求11所述的方法，其中所述基准电流具有下述温度系数，该温度系数与所述存储器单元电流的温度系数大致相同。
13.权利要求11所述的方法，进一步包括：
在提供由所述读出放大器使用的所述基准电流之前，将所述基准电流调节到预定的电流值。
14.权利要求13所述的方法，进一步包括：
将衰减的基准电流与外部电流进行比较，以确定所述衰减的基准电流是否与所述预定的电流值匹配。
15.权利要求11所述的方法，其中生成所述温度相关电流的步骤包括：选择一个或多个可选择的温度相关电流源，以生成所述温度相关电流。
16.权利要求11所述的方法，其中生成所述温度无关电流的步骤包括：选择一个或多个可选择的温度无关电流源，以生成所述温度无关电流。
17.权利要求11所述的方法，其中所述生成的基准电流不是由所述存储器的基准存储器单元生成的。
18.一种存储器，包括：
多个存储器单元；
读出放大器，耦合到所述多个存储器单元中的至少一个；
温度相关电流生成器，包括多个可选择的温度相关电流源，用于生成温度相关电流；
温度无关电流生成器，包括多个可选择的温度无关电流源，用于生成温度无关电流；以及
加法器，耦合到所述温度相关电流生成器和所述温度无关电流生成器，用于将所述温度相关电流与所述温度无关电流组合，以生成由所述读出放大器使用的基准电流。
19.权利要求18所述的存储器，其中所述基准电流的温度系数与所述多个存储器单元中至少一个存储器单元的存储器单元电流的温度系数大致相同。
20.权利要求18所述的存储器，进一步包括：
耦合到所述加法器的电流调节器，用于在由所述读出放大器使用之前，将所述基准电流调节到预定的电流值。
CNA200780028041XA 2006-07-28 2007-05-03 使用基准进行感测的存储器电路 Pending CN101496108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/460,745 US7471582B2 (en) 2006-07-28 2006-07-28 Memory circuit using a reference for sensing
US11/460,745 2006-07-28

Publications (1)

Publication Number Publication Date
CN101496108A true CN101496108A (zh) 2009-07-29

Family

ID=38982157

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780028041XA Pending CN101496108A (zh) 2006-07-28 2007-05-03 使用基准进行感测的存储器电路

Country Status (8)

Country Link
US (1) US7471582B2 (zh)
EP (1) EP2050097B1 (zh)
JP (1) JP2009545098A (zh)
KR (1) KR20090033879A (zh)
CN (1) CN101496108A (zh)
DE (1) DE602007013765D1 (zh)
TW (1) TW200807430A (zh)
WO (1) WO2008014033A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366791A (zh) * 2012-03-30 2013-10-23 硅存储技术公司 即时可调整读出放大器
CN107548562A (zh) * 2015-03-24 2018-01-05 Tdk株式会社 电荷泵组件
CN108022621A (zh) * 2016-10-28 2018-05-11 爱思开海力士有限公司 电子器件
CN108109660A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
CN109841255A (zh) * 2017-11-29 2019-06-04 北京兆易创新科技股份有限公司 闪存参考电流的温度系数的选择方法及装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986579B2 (en) * 2008-02-13 2011-07-26 Spansion Llc Memory device and method thereof
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
US8027187B2 (en) * 2008-09-12 2011-09-27 Micron Technology, Inc. Memory sensing devices, methods, and systems
EP2462001A4 (en) 2009-08-07 2017-07-12 Auckland UniServices Limited Roadway powered electric vehicle system
KR20110046808A (ko) * 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
US8743641B2 (en) * 2011-09-07 2014-06-03 Macronix International Co., Ltd. Memory with temperature compensation
JP2015508940A (ja) 2012-02-16 2015-03-23 オークランド ユニサービシズ リミテッドAuckland Uniservices Limited 複数コイル磁束パッド
US10529883B2 (en) * 2014-11-03 2020-01-07 First Solar, Inc. Photovoltaic devices and method of manufacturing
US9595340B2 (en) * 2015-01-20 2017-03-14 Taiwan Semiconductor Manufacturing Company Limited Nonvolatile memory device and method of setting a reference current in a nonvolatile memory device
JP6434344B2 (ja) * 2015-03-17 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US9691491B2 (en) * 2015-09-18 2017-06-27 Texas Instruments Incorporated Methods and apparatus to track bit cell current using temperature and voltage dependent reference currents
KR102532204B1 (ko) * 2017-09-15 2023-05-16 삼성전자 주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
KR102523129B1 (ko) 2018-06-08 2023-04-20 삼성전자주식회사 읽기/프로그램/소거 전압을 생성하기 위한 보상 회로
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697283B2 (en) 2001-01-03 2004-02-24 Micron Technology, Inc. Temperature and voltage compensated reference current generator
US6801454B2 (en) * 2002-10-01 2004-10-05 Sandisk Corporation Voltage generation circuitry having temperature compensation
EP1420412B1 (en) * 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7551489B2 (en) * 2005-12-28 2009-06-23 Intel Corporation Multi-level memory cell sensing

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366791A (zh) * 2012-03-30 2013-10-23 硅存储技术公司 即时可调整读出放大器
US9431072B2 (en) 2012-03-30 2016-08-30 Silicon Storage Technology, Inc. On-the-fly trimmable sense amplifier
CN103366791B (zh) * 2012-03-30 2017-04-12 硅存储技术公司 即时可调整读出放大器
CN107548562A (zh) * 2015-03-24 2018-01-05 Tdk株式会社 电荷泵组件
US10433069B2 (en) 2015-03-24 2019-10-01 Tdk Corporation Charge pump assembly
CN107548562B (zh) * 2015-03-24 2021-04-23 Tdk株式会社 电荷泵组件
CN108022621A (zh) * 2016-10-28 2018-05-11 爱思开海力士有限公司 电子器件
CN108022621B (zh) * 2016-10-28 2021-08-24 爱思开海力士有限公司 电子器件
US11211121B2 (en) 2016-10-28 2021-12-28 SK Hynix Inc. Resistive storage electronic device for adjusting voltage depending on temeperature
CN108109660A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的读取方法及装置
CN109841255A (zh) * 2017-11-29 2019-06-04 北京兆易创新科技股份有限公司 闪存参考电流的温度系数的选择方法及装置
CN109841255B (zh) * 2017-11-29 2020-12-01 北京兆易创新科技股份有限公司 闪存参考电流的温度系数的选择方法及装置

Also Published As

Publication number Publication date
US7471582B2 (en) 2008-12-30
KR20090033879A (ko) 2009-04-06
EP2050097A2 (en) 2009-04-22
WO2008014033A3 (en) 2008-11-06
DE602007013765D1 (de) 2011-05-19
WO2008014033A2 (en) 2008-01-31
EP2050097B1 (en) 2011-04-06
TW200807430A (en) 2008-02-01
EP2050097A4 (en) 2010-01-06
US20080025111A1 (en) 2008-01-31
JP2009545098A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
CN101496108A (zh) 使用基准进行感测的存储器电路
US5163021A (en) Multi-state EEprom read and write circuits and techniques
US7405988B2 (en) Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
US7542363B2 (en) Semiconductor memory device enhancing reliability in data reading
KR100420574B1 (ko) 반도체집적회로장치
US7733730B2 (en) Negative voltage detection circuit and semiconductor integrated circuit
EP0774759A1 (en) Reference cells track charge leakage
JPH08194554A (ja) ほぼ一定の基準電流を発生するための電流発生器回路
TW440849B (en) Sensing scheme for non-volatile memories
EP1079396B1 (en) Nonvolatile semiconductor memory device and overerase correction method
EP1211691A2 (en) Reference voltage generator circuit for nonvolatile memory
CN102193578A (zh) 电流模式可编程基准电路及其方法
KR100816214B1 (ko) 플래쉬 메모리 장치의 전압 생성기
JP3450629B2 (ja) 負電圧検知回路及び不揮発性半導体記憶装置
CN100435242C (zh) 在存储器装置中恢复超擦比特的方法
JP2001101884A (ja) 感知増幅器回路
KR100505705B1 (ko) 플래쉬 메모리 셀의 안정적인 프로그래밍을 위한 프로그램전압 발생 회로 및 그 프로그래밍 방법
US7583107B2 (en) Sense amplifier circuit for low voltage applications
KR100422174B1 (ko) 향상된프리-프로그램및소거특성을갖는플래시메모리셀및어레이
JP2924774B2 (ja) 不揮発性半導体記憶装置
KR100281799B1 (ko) 다른 워드 라인 전압들을 발생하는 회로를 구비한 반도체 메모리 장치
KR100320794B1 (ko) 플래쉬메모리셀의읽기및소거확인전압발생회로
KR20090120686A (ko) 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
KR20130072843A (ko) 라이트 드라이버 및 이를 구비하는 비휘발성 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090729